溅射靶材的制造方法及半导体装置的制造方法.pdf

本公开涉及溅射靶材的制造方法及半导体装置的制造方法。在利用溅射法形成氧化物半导体的情况下，当比较溅射靶材的组成和使用该溅射靶材形成的膜的组成时，根据氧化物半导体的材料而产生组成的差异。在包含氧化锌的溅射靶材的制造中，预先形成包含氧化锌的结晶，粉碎该结晶，添加固定量的氧化锌而将它们混合，然后，使该物质烧结来制造溅射靶材。使溅射靶材包含多于包含在最后获得的具有所希望的组成的膜中的锌并考虑到当利用溅射法形成膜时减少的锌的量或当进行烧结时减少的锌的量等而调整上述溅射靶材的组成。

权利要求书一种溅射靶材的制造方法，包括如下步骤：
对多个金属氧化物进行第一焙烧，以形成结晶；
将所述结晶粉碎为粉末；
对所述粉末及氧化锌进行第二焙烧，以形成烧结体；
对所述烧结体进行机械加工，以形成靶材；
对所述靶材进行加热处理；以及
将所述靶材贴合到垫板。
根据权利要求1所述的溅射靶材的制造方法，其中，所述第一焙烧及所述第二焙烧的温度都为1200℃以上且1500℃以下。
根据权利要求1所述的溅射靶材的制造方法，其中，在施加机械压力的状态下进行所述第一焙烧及所述第二焙烧。
根据权利要求1所述的溅射靶材的制造方法，其中，所述靶材的截面具有锥形部分。
根据权利要求1所述的溅射靶材的制造方法，其中，所述加热处理的温度为425℃以上且750℃以下。
根据权利要求1所述的溅射靶材的制造方法，
其中，在氧气氛中进行所述第一焙烧及所述第二焙烧，
并且，包含在所述氧气氛中的氧气体的纯度高于99.9999％。
根据权利要求1所述的溅射靶材的制造方法，其中，所述垫板包含铜、钛、铜合金或不锈钢合金。
根据权利要求1所述的溅射靶材的制造方法，其中，所述多个金属氧化物包含氧化锌、氧化镓、氧化铟、氧化钛、氧化锗及氧化锡。
一种溅射靶材的制造方法，包括如下步骤：
对氧化铟、氧化镓及第一氧化锌进行第一焙烧，以形成结晶；
将所述结晶粉碎为粉末；
对所述粉末及第二氧化锌进行第二焙烧，以形成烧结体；
对所述烧结体进行机械加工，以形成靶材；
对所述靶材进行加热处理；以及
将所述靶材贴合到垫板。
根据权利要求9所述的溅射靶材的制造方法，其中，所述第一焙烧及所述第二焙烧的温度都为1200℃以上且1500℃以下。
根据权利要求9所述的溅射靶材的制造方法，其中，在施加机械压力的状态下进行所述第一焙烧及所述第二焙烧。
根据权利要求9所述的溅射靶材的制造方法，其中，所述靶材的截面具有锥形部分。
根据权利要求9所述的溅射靶材的制造方法，其中，所述加热处理的温度为425℃以上且750℃以下。
根据权利要求9所述的溅射靶材的制造方法，
其中，在氧气氛中进行所述第一焙烧及所述第二焙烧，
并且，包含在所述氧气氛中的氧气体的纯度高于99.9999％。
根据权利要求9所述的溅射靶材的制造方法，其中，所述垫板包含铜、钛、铜合金或不锈钢合金。
根据权利要求9所述的溅射靶材的制造方法，其中，所述第二氧化锌与所述第一氧化锌的比率为1∶1至1∶10。

说明书溅射靶材的制造方法及半导体装置的制造方法
技术领域
本发明涉及溅射靶材及其制造方法。另外，本发明涉及使用该溅射靶材制造的利用氧化物半导体的半导体装置的制造方法。
注意，在本说明书中，半导体装置是指能够通过利用半导体特性而起到作用的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
以液晶显示装置为代表的在玻璃衬底等的平板上形成的晶体管主要使用非晶硅或多晶硅等的半导体材料制造。使用非晶硅的晶体管虽然其场效应迁移率低，但是可以对应于玻璃衬底的大面积化。与此相反，使用多晶硅的晶体管虽然其场效应迁移率高，但是需要激光退火等的晶化工序，因此有不一定适合于玻璃衬底的大面积化的特性。
另一方面，使用氧化物半导体作为半导体材料来制造晶体管，并将该晶体管应用于电子装置和光装置的技术方案受到关注。例如，专利文献1及专利文献2公开了作为半导体材料使用氧化锌、In‑Ga‑Zn类氧化物半导体来制造晶体管，并将它用于图像显示装置的开关元件等的技术方案。
在氧化物半导体中设置沟道形成区(也称为沟道区)的晶体管可以实现比使用非晶硅的晶体管更高的场效应迁移率。氧化物半导体层可以通过溅射法等在较低的温度下形成，其制造工序比使用多晶硅的晶体管简单。
可以期待通过使用这些氧化物半导体在玻璃衬底、塑料衬底等上形成晶体管，并将其应用于液晶显示器、电致发光显示器(也称为EL显示器)或电子纸等的显示装置。
[专利文献1]日本专利申请公开2007‑123861号公报
[专利文献2]日本专利申请公开2007‑96055号公报
在利用溅射法形成氧化物半导体的情况下，当比较溅射靶材的组成和使用该溅射靶材形成的膜的组成时，有时根据氧化物半导体的材料而产生组成的差异。
尤其是，与溅射靶材相比，在通过使用包含氧化锌的溅射靶材的溅射法来获得的膜中减少了锌。
另外，在提高膜的结晶性的情况下，膜的组成对结晶结构的形成的影响大。例如，有如下担忧：当不足为了形成结晶结构而需要的元素的数量时，膜具有非晶结构。
在包含氧化锌的溅射靶材的制造中，预先形成包含氧化锌的结晶，粉碎该结晶，添加所定量的氧化锌而将它们混合，然后，使该混合物烧结来制造溅射靶材。通过考虑到当利用溅射法形成膜时减少的锌的量或当进行烧结时减少的锌的量等而使溅射靶材包含多于包含在最后获得的具有所希望的组成的膜中的锌，来调整上述溅射靶材的组成。
当使用通过上述工序来获得的溅射靶材并利用溅射法形成膜时，可以获得具有所希望的组成的膜。
另外，可以根据溅射靶材的制造方法控制所形成的膜的组成。
发明内容
本说明书所公开的结构是一种包含氧化锌的溅射靶材的制造方法，包括如下步骤：预先形成包含氧化锌的结晶，粉碎该结晶，然后还添加固定量的氧化锌而对其进行烧结，来制造溅射靶材。
在上述结构中，溅射靶材包含铟、镓、钛或锗。
另外，本说明书所公开的结构是一种溅射靶材的制造方法，包括如下步骤：称量包含第一元素的氧化物的粉末及包含第二元素的氧化物的粉末；对包含第一元素的氧化物的粉末及包含第二元素的氧化物的粉末进行加热来形成包含第一元素及第二元素的结晶，粉碎结晶来形成第一粉末；对第一粉末还添加包含第一元素的氧化物的粉末而将它们混合来形成第二粉末；以及对第二粉末进行烧结来制造溅射靶材，其中，溅射靶材包含第一元素及第二元素，并且，第一元素是锌。
在上述结构中，第二元素是铟、镓、钛、锗和锡中的任一个。
根据考虑到成膜时减少的元素而调整溅射靶材的组成的制造方法，可以使通过溅射法形成的膜的组成与化学计量比一致或为其附近的值。
另外，可以获得具有所希望的组成的膜，并且可以在使该膜晶化时得到高结晶性。
附图说明
图1是示出溅射靶材的制造方法的流程图；
图2A至图2C是示出溅射靶材的顶面及截面的一部分的图；
图3A至图3D是示出本发明的一个方式的平面图及截面图；
图4A至图4D是示出本发明的一个方式的平面图及截面图；
图5A至图5E是示出本发明的一个方式的平面图及截面图；
图6A至图6C是示出本发明的一个方式的平面图及截面图；
图7A至图7C是说明半导体装置的一个方式的平面图；
图8A和图8B是说明半导体装置的一个方式的平面图及截面图；
图9A和图9B是示出半导体装置的一个方式的截面图；
图10A和图10B是示出半导体装置的一个方式的电路图及透视图；
图11A和图11B是示出半导体装置的一个方式的截面图及平面图；
图12A至图12C是示出电子设备的图；
图13A至图13C是示出电子设备的图。
具体实施方式
以下参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式。此外，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
实施方式1
在本实施方式中，参照图1说明本发明的一个方式的溅射靶材的制造方法。图1是表示根据本实施方式的溅射靶材的制造方法的一个例子的流程图。
首先，对构成溅射靶材的材料的多种单体元素(Zn、Ti、Zr、In、Ga、Ge、Sn等)的每一个反复进行蒸馏、升华或再晶化来进行精炼(S101)。然后，将精炼后的金属加工为粉末状。另外，在作为溅射靶材的材料使用Ga、Si或Ge的情况下，通过区熔(zone melt)法或提拉法获取单晶体之后，将其加工为粉末状。然后，通过在高纯度的氧气氛中焙烧上述各溅射靶材的材料来进行氧化。然后，适当地称量所获得的各氧化物粉末，并混合称量后的各氧化物粉末(S102)。
例如，将高纯度的氧气氛的纯度设定为6N(99.9999％)以上，优选为7N(99.99999％)以上(即，杂质浓度为1ppm以下，优选为0.1ppm以下)。
在本实施方式中，制造In‑Ga‑Zn类氧化物半导体用溅射靶材。例如，对In2O3、Ga2O3及ZnO进行称量以使它们的比率成为In2O3∶Ga2O3∶ZnO＝2∶2∶1[摩尔数比]。
接着，在高纯度的氧气氛下对上述混合了的氧化物粉末进行加热来获得In‑Ga‑Zn类结晶(S103)。而且，粉碎该结晶来加工为粉末状(S104)。
接着，添加与成膜时减少的氧化锌相同程度的量的氧化锌。当所形成的膜的组成为In∶Ga∶Zn＝1∶1∶1时，添加氧化锌以使溅射靶材的组成成为In∶Ga∶Zn＝1∶1∶1.1至1∶1∶2。注意，必需要预先调查成膜后的膜与溅射靶材之间的组成的差异。以下，说明通过进行实验来得到的组成的差异。
使用In∶Ga∶Zn＝1∶1∶1的溅射靶材在玻璃衬底上形成50nm的膜，并通过利用感应耦合等离子体质量分析法(ICP‑MS：Inductively Coupled Plasma Mass Spectrometry)进行测量。成膜条件是如下：压力为0.4Pa；T‑S间距离为60mm；成膜时的衬底温度为250℃；氩流量为30sccm；以及氧流量为15sccm。其结果，减少了锌，而膜的组成成为In∶Ga∶Zn＝1∶1∶0.7。
在本实施方式中，添加氧化锌而进行混合，以使混合物的组成成为In∶Ga∶Zn＝1∶1∶1.5(S105)。
接着，将混合物形成为预定的形状，并进行焙烧，以获得金属氧化物的烧结体(S106)。通过对溅射靶材的材料进行焙烧，可以防止氢、水分或碳化氢等混入到溅射靶材中。可以在惰性气体气氛(氮或稀有气体气氛)中、高纯度氧气氛中、真空中或高压气氛中进行焙烧，而且还可以在施加机械压力的状态下进行焙烧。作为焙烧方法，可以适当地利用常压焙烧法、加压焙烧法等。另外，作为加压焙烧法，优选利用热压法、热等静压(HIP：Hot Isostatic Pressing)法、放电等离子体烧结法或冲击法。焙烧的最高温度根据溅射靶材的材料的烧结温度选择，并优选设定为1000℃至2000℃左右，更优选为1200℃至1500℃。另外，最高温度的保持时间根据溅射靶材的材料选择，并优选设定为0.5小时至3小时。
另外，本实施方式的氧化物半导体用溅射靶材的填充率优选为90％以上且100％以下，更优选为95％以上且99.9％以下。
接着，进行机械加工以形成具有所希望的尺寸、所希望的形状、所希望的表面粗糙度的溅射靶材(S107)。作为加工方法，例如可以使用机械抛光、化学机械抛光(CMP：Chemical Mechanical Polishing)或它们的组合。
接着，为了去除因机械加工产生的尘埃或研磨液成分，可以进行清洗。但是，在作为清洗利用在水或有机溶剂中浸渍溅射靶材的超声波清洗或利用流水清洗来清洗溅射靶材的情况下，优选在其后进行加热处理以充分降低溅射靶材中及溅射靶材表面上的含氢浓度。
然后，对溅射靶材进行加热处理(S108)。该加热处理优选在惰性气体气氛(氮或稀有气体气氛)中进行。加热处理的温度根据溅射靶材的材料而不同，并且设定为不使溅射靶材的材料变性的温度。具体来说，将加热处理的温度设定为150℃以上且750℃以下，优选为425℃以上且750℃以下。另外，具体而言，将加热时间设定为0.5小时以上，优选为1小时以上。另外，也可以在真空中或高压气氛中进行加热处理。
然后，将溅射靶材贴合到被称为垫板的金属板(S109)。因为垫板起到冷却溅射靶材的作用和溅射电极的作用，所以优选采用优越于导热性及导电性的铜。另外，除了铜之外，可以利用钛、铜合金、不锈钢合金等。
另外，当对垫板贴合溅射靶材时，也可以将溅射靶材分割并结合在一个垫板上。图2A和图2B示出将溅射靶材分割并贴合(结合)在一个垫板上的例子。
图2A示出一个例子，其中将溅射靶材851分割为溅射靶材851a、851b、851c、851d四个溅射靶材并贴合到垫板850上。另外，图2B是将溅射靶材分割成更多个的例子，其中将溅射靶材852分割为852a、852b、852c、852d、852e、852f、852g、852h、852i九个溅射靶材并贴合到垫板850上。这里，溅射靶材的分割数及形状不局限于图2A和图2B。通过对溅射靶材进行分割，可以缓和贴合到垫板时的溅射靶材的翘曲。尤其是，当在大面积的衬底上形成膜时，可以将像这样被分割的溅射靶材用于随着衬底的大面积化而大型化的溅射靶材。当然，也可以对一个垫板贴合一个溅射靶材。
另外，如图2C所示，也可以使溅射靶材的截面形状具有锥形部分，以降低利用溅射法时产生的氧化物半导体层的成膜厚度的不均匀。图2C示出图2B的截面图的一部分。
另外，为了防止水分、氢、碱金属等的杂质的再次混入，优选在高纯度的氧气体、高纯度的N2O气体、或超干燥空气(露点为‑40℃以下，优选为‑60℃以下)气氛中传送并保存加热处理后的溅射靶材。另外，可以利用由不锈钢合金等透水性低的材料形成的保护材料覆盖该溅射靶材，或者，还可以将上述气体引入该保护材料与溅射靶材之间的间隙。氧气体或N2O气体优选不包含水、氢等。或者，优选将氧气体或N2O气体的纯度设定为6N(99.9999％)以上，更优选设定为7N(99.99999％)以上(亦即，将氧气体或N2O气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
通过上述步骤，可以制造本实施方式的溅射靶材。本实施方式所示的溅射靶材通过考虑到在制造工序中的成膜时减少的锌而制造，并且通过使用该溅射靶材可以获得具有所希望的组成的膜。
另外，优选的是，在不暴露于大气并且在惰性气体气氛(氮或稀有气体气氛)中进行上述溅射靶材的制造。
通过不暴露于大气并且在惰性气体气氛(氮或稀有气体气氛)中将溅射靶材安装到溅射装置，可以防止氢、水分或碱金属等附着到溅射靶材。
另外，优选在将溅射靶材安装到溅射装置之后进行脱氢处理，以去除残留在溅射靶材表面或溅射靶材材料中的氢。作为脱氢处理，有在减压下将成膜处理室内加热到200℃至600℃的方法以及在加热的状态下反复进行氮或惰性气体的引入和排气的方法等。
另外，优选的是，安装有溅射靶材的溅射装置的泄漏率低于1×10‑6Pa·m3/秒，优选低于1×10‑10Pa·m3/秒，尤其是，作为排气装置利用低温泵来减小杂质的水的混入并防止逆流。
另外，作为在本实施方式中制造的氧化物半导体用溅射靶材，制造所形成的膜的组成为In∶Ga∶Zn＝1∶1∶1的溅射靶材，但是不局限于此，可以制造所形成的膜的组成为In∶Ga∶Zn＝3∶1∶2的溅射靶材、所形成的膜的组成为In∶Ga∶Zn＝5∶1∶3的溅射靶材、所形成的膜的组成为In∶Ga∶Zn＝7∶1∶4的溅射靶材或所形成的膜的组成为In∶Ga∶Zn＝7∶2∶3的溅射靶材。
另外，在本实施方式中制造的氧化物半导体用溅射靶材不局限于In‑Ga‑Zn类氧化物半导体用溅射靶材，还可以举出In‑Sn‑Zn类氧化物半导体用溅射靶材或Sn‑Ga‑Zn类氧化物半导体用溅射靶材等。
另外，还可以举出In‑Ga‑Ti‑Zn类氧化物半导体用溅射靶材、In‑Ga‑Zr‑Zn类氧化物半导体用溅射靶材、In‑Ga‑Ge‑Zn类氧化物半导体用溅射靶材或In‑Ga‑Sn‑Zn类氧化物半导体用溅射靶材等。
当利用安装有通过上述步骤而得到的溅射靶材的溅射装置来制造晶体管时，可以实现以具有所希望的组成的氧化物半导体层为沟道形成区的晶体管。
实施方式2
在本实施方式中，参照图3A和图3B对半导体装置及半导体装置的制造方法的一个方式进行说明。
作为半导体装置的一个例子，在图3A和图3B中示出晶体管420的平面图及截面图。图3A是晶体管420的平面图，图3B是沿着图3A的A‑B的截面图。另外，在图3A中，为了简化起见，省略晶体管420的构成要素的一部分(例如，绝缘层407等)。
图3A及3B所示的晶体管420包括：衬底400上的基底绝缘层436；基底绝缘层436上的氧化物半导体层403；设置在氧化物半导体层403上的栅极绝缘层402；隔着栅极绝缘层402设置在氧化物半导体层403上的栅电极层401；设置在栅电极层401上的绝缘层406和绝缘层407；以及通过栅极绝缘层402、绝缘层406及绝缘层407中的开口与氧化物半导体层403电连接的源电极层405a或漏电极层405b。
另外，在晶体管420中，氧化物半导体层403优选包括：与栅电极层401重叠的沟道形成区403c；以及夹着沟道形成区403c的低电阻区403a及低电阻区403b，该低电阻区403a及低电阻区403b的电阻比沟道形成区403c低且含有掺杂剂。在形成栅电极层401之后，通过以该栅电极层401为掩模引入杂质，可以自对准地形成低电阻区403a及低电阻区403b。此外，可以将该区域用作晶体管420的源区或漏区。通过设置低电阻区403a及低电阻区403b，可以缓和施加到设置在该一对的低电阻区之间的沟道形成区403c的电场。另外，通过使源电极层405a及漏电极层405b分别与低电阻区接触，可以降低氧化物半导体层403与源电极层405a及漏电极层405b之间的接触电阻。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝3∶1∶3的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝3∶1∶2的组成的膜用于氧化物半导体层403。
另外，优选在形成氧化物半导体层403之前加热衬底400来去除附着在衬底等的水分等。衬底400可以使用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等，也可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。此外，也可以在形成基底绝缘层436之后进行去除附着在衬底的表面的水分等的加热处理。
作为加热处理，也可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热(RTA(Rapid Thermal Anneal：快速热退火))。例如作为RTA，可以利用GRTA(Gas Rapid Thermal Anneal：气体快速热退火)、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)等。LRTA通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物。GRTA利用高温气体进行热处理。作为气体使用惰性气体。在利用RTA的短时间的热处理中，即使以衬底的应变点以上的温度进行加热衬底也不会发生扭曲，所以可以高效地进行脱水化处理或脱氢化处理。
加热处理也可以采用电阻加热方式，例如衬底温度设定为500℃以上且650℃以下，处理时间设定为1分钟以上且10分钟以下即可。加热温度设定为300℃以上且低于衬底的应变点，优选为400℃以上且650℃以下，并在惰性气氛、减压气氛或干燥气氛中进行加热处理。惰性气氛是指以氮、稀有气体(氦、氖、氩、氪或氙)等惰性气体为主要成分的气氛，优选不包含氢。例如，将引入的惰性气体的纯度设定为8N(99.999999％)以上，优选设定为9N(99.9999999％)以上。或者，惰性气体气氛是指以惰性气体为主要成分的气氛，即反应性气体低于0.1ppm的气氛。反应性气体是指与半导体或金属等反应的气体。减压气氛是指压力为10Pa以下的气氛。干燥空气气氛是指露点为‑40℃以下，优选为‑50℃以下的气氛即可。
另外，在本实施方式中，氧化物半导体层403优选为几乎不包含铜、铝、氯等杂质的高纯度化了的层。在晶体管的制造工序中，优选适当地选择这些杂质不会混入或附着于氧化物半导体层表面的工序。在这些杂质附着于氧化物半导体层表面的情况下，优选通过进行将氧化物半导体层表面暴露于草酸或稀氢氟酸等的处理或者进行等离子体处理(N2O等离子体处理等)来去除氧化物半导体层表面的杂质。具体而言，将氧化物半导体层中的铜浓度降低到1×1018atoms/cm3以下，优选降低到1×1017atoms/cm3以下。另外，将氧化物半导体层中的铝浓度降低到1×1018atoms/cm3以下。另外，将氧化物半导体层中的氯浓度降低到2×1018atoms/cm3以下。
另外，在刚成膜之后，由于氧化物半导体层优选为包含多于化学计量组成的氧的过饱和的状态，所以优选在溅射气体中氧所占的比率大的条件下进行成膜，更优选在氧气氛(氧气体为100％)下进行成膜。通过在溅射气体中氧所占的比率大的条件下，尤其是在氧气体为100％的气氛下进行成膜，即使将成膜温度设定为300℃以上，也可以抑制从膜中释放Zn。
优选通过充分地去除氢等杂质或供给充分的氧使氧化物半导体层处于氧过饱和的状态，来使其高纯度化。具体而言，氧化物半导体层中的氢浓度为5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下。此外，上述氧化物半导体层中的氢浓度是通过使用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)而测量的。
另外，在本实施方式中，氧化物半导体层403优选为CAAC‑OS(CAxis Aligned Crystalline Oxide Semiconductor)膜。
CAAC‑OS膜不是完全的单晶，也不是完全的非晶。CAAC‑OS膜是在非晶相中具有结晶部的结晶‑非晶混合相结构的氧化物半导体层。另外，在很多情况下该结晶部分的尺寸为能够容纳于一个边长小于100nm的立方体的尺寸。另外，在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察到的图像中，包括在CAAC‑OS膜中的非晶部与结晶部的边界不明确。另外，利用TEM在CAAC‑OS膜中观察不到晶界(grain boundary)。因此，在CAAC‑OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包含于CAAC‑OS膜中的结晶部的c轴在垂直于CAAC‑OS膜的被形成面或表面的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书等中，在只记载“垂直”时，还包括85°以上且95°以下的范围。
另外，在CAAC‑OS膜中，结晶部的分布也可以不均匀。例如，在CAAC‑OS膜的形成过程中，当从氧化物半导体层的表面一侧进行结晶生长时，有时与被形成面附近相比表面附近的结晶部所占的比率高。
因为包括在CAAC‑OS膜中的结晶部的c轴在垂直于CAAC‑OS膜的被形成面的法线向量或表面的法线向量的方向上一致，所以有时根据CAAC‑OS膜的形状(被形成面的截面形状或表面的截面形状)朝向彼此不同的方向。另外，结晶部的c轴方向是垂直于形成CAAC‑OS膜时的被形成面或表面的方向。结晶部通过成膜或成膜后进行的加热处理等的晶化处理来形成。
将CAAC‑OS膜用作氧化物半导体层403的晶体管可以降低因可见光或紫外光的照射而导致的晶体管电特性变动。因此，该晶体管的可靠性高。
再者，通过使用调整了其组成的溅射靶材形成氧化物半导体层403，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
另外，为了对氧化物半导体层403供应充分的氧而使氧化物半导体层403成为氧过饱和的状态，优选以包围氧化物半导体层且与此接触的方式设置包含过剩的氧的绝缘层(SiOx等)。作为基底绝缘层436及栅极绝缘层402使用包含过剩的氧的绝缘层(SiOx等)。
另外，因为包含过剩的氧的绝缘层的氢浓度也影响到晶体管的特性，所以是重要的。
当包含过剩的氧的绝缘层的氢浓度为7.2×1020atoms/cm3以上时，晶体管的初期特性的偏差增大，L长度(沟道长度)依赖性增大，并且在BT压力测试中大幅度地劣化，所以包含过剩的氧的绝缘层的氢浓度低于7.2×1020atoms/cm3。就是说，优选的是，氧化物半导体层的氢浓度为5×1019atoms/cm3以下，并且，包含过剩的氧的绝缘层的氢浓度低于7.2×1020atoms/cm3。
再者，优选的是，以设置在包含过剩的氧的绝缘层的外侧的方式设置抑制从氧化物半导体层释放氧的阻挡层(AlOx等)。阻挡层是绝缘层406。
通过在氧化物半导体层的上下设置包含过剩的氧的绝缘层和阻挡层，可以实现如下状态：在氧化物半导体层中氧比化学计量组成多的过饱和的状态。例如，当氧化物半导体层是IGZO时，化学计量组成的一个例子为In∶Ga∶Zn∶O＝1∶1∶1∶4，因此成为包含在IGZO中的氧的原子数比多于4的状态。
通过使用调整了其组成的溅射靶材，可以实现所形成的氧化物半导体层的组成与化学计量组成大致一致的状态。再者，通过设置包含过剩的氧的绝缘层或阻挡层，可以实现氧比化学计量组成多的过饱和的状态。通过将上述氧化物半导体层403用于晶体管，可以获得良好的晶体管的初期特性及晶体管的可靠性。
实施方式3
在本实施方式中，图3C和图3D示出与实施方式2不同的结构的例子。注意，与实施方式2相同的部分使用相同的符号，在此为了简化起见省略详细说明。
图3C是晶体管421的平面图，图3D是沿着图3C的C‑D的截面图。图3C和图3D所示的晶体管421包括：衬底400上的基底绝缘层436；基底绝缘层436上的氧化物半导体层403；设置在氧化物半导体层403上的栅极绝缘层402；隔着栅极绝缘层402设置在氧化物半导体层403上的栅电极层401；设置在栅电极层401上的绝缘层406、绝缘层407；通过栅极绝缘层402、绝缘层406及绝缘层407中的开口与氧化物半导体层403电连接的源电极层405a或漏电极层405b；以及以接触于源电极层405a或漏电极层405b上的方式设置的源布线层465a或漏布线层465b。
在晶体管421中，源电极层405a及漏电极层405b以填充设置在栅极绝缘层402、绝缘层406及绝缘层407中的开口中的方式设置，并都与氧化物半导体层403接触。上述电极层是通过如下方法形成的：以上述电极层填充到达氧化物半导体层403的栅极绝缘层402、绝缘层406及绝缘层407中的开口中的方式在绝缘层407上形成导电膜，通过对该导电膜进行抛光处理去除设置在绝缘层407上(至少与栅电极层401重叠的区域中)的导电膜而断开导电膜来形成。
另外，在晶体管421中，沟道长度方向上的源电极层405a与漏电极层405b之间的宽度比沟道长度方向上的源布线层465a与漏布线层465b之间的宽度小。此外，在晶体管421中，沟道长度方向上的源电极层405a与漏电极层405b之间的宽度比实施方式2所示的晶体管420中的沟道长度方向上的源电极层405a与漏电极层405b之间的宽度小，因此可以实现微细的晶体管。
另外，栅电极层401、源电极层405a、漏电极层405b、源布线层465a及漏布线层465b可以使用含有选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层403。
再者，通过作为氧化物半导体层403使用调整了其组成的溅射靶材，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
此外，本实施方式可以与实施方式2自由地组合。
实施方式4
在本实施方式中，图4A及4B示出与实施方式2不同的结构的例子。注意，与实施方式2相同的部分使用相同的符号，在此为了简化起见省略详细说明。
图4A是晶体管422的平面图，图4B是沿着图4A的E‑F的截面图。
如作为沟道长度方向上的截面图的图4B所示，晶体管422在设置有基底绝缘层436的衬底400上包括：包括沟道形成区403c、低电阻区403a、403b的氧化物半导体层403；源电极层405a；漏电极层405b；栅极绝缘层402；栅电极层401；设置在栅电极层401的侧面的侧壁绝缘层412a、412b；设置在栅电极层401上的绝缘层413；设置在源电极层405a及漏电极层405b上的绝缘层406及绝缘层407。另外，以覆盖晶体管422的方式形成绝缘层415。到达源电极层405a或漏电极层405b的开口形成在绝缘层406、绝缘层407及绝缘层415中，在绝缘层415上设置源布线层465a及漏布线层465b。
通过以覆盖侧壁绝缘层412a、412b的方式在绝缘层413上形成导电膜，并对该导电膜进行抛光处理而去除设置在绝缘层413上(至少与栅电极层401重叠的区域中)的导电膜，该导电膜被断开而形成源电极层405a及漏电极层405b。
另外，源电极层405a及漏电极层405b以与露出的氧化物半导体层403的上表面及侧壁绝缘层412a或侧壁绝缘层412b接触的方式设置。由此，源电极层405a或漏电极层405b与氧化物半导体层403接触的区域(接触区域)和栅电极层401之间的距离相当于侧壁绝缘层412a、412b的沟道长度方向上的宽度，除了可以实现晶体管的微型化，还可以降低因制造工序导致的晶体管的电特性的不均匀。
如此，由于可以缩短将源电极层405a或漏电极层405b与氧化物半导体层403接触的区域(接触区域)和栅电极层401之间的距离，所以源电极层405a或漏电极层405b与氧化物半导体层403接触的区域(接触区域)和栅电极层401之间的电阻变小，从而能够提高晶体管422的导通特性。
作为栅极绝缘层402的材料，可以使用氧化硅、氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝或氮氧化硅等。栅极绝缘层402优选在接触于氧化物半导体层403的部分中含有氧。尤其是，栅极绝缘层402优选在其膜中(块体中)至少含有超过化学计量组成的量的氧。例如，当将氧化硅膜用作栅极绝缘层402时，优选将其分子式设定为SiO2+α(注意，α＞0)。在本实施方式中，作为栅极绝缘层402使用满足SiO2+α(注意，α＞0)的氧化硅膜。通过将该氧化硅膜用作栅极绝缘层402，可以向氧化物半导体层403供应氧，从而能够使特性优良。再者，优选考虑到所制造的晶体管的尺寸或栅极绝缘层402的台阶覆盖性而形成栅极绝缘层402。
此外，通过作为栅极绝缘层402的材料使用氧化铪、氧化钇、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪HfSiOxNy(x＞0、y＞0))、铝酸铪(HfAlxOy(x＞0、y＞0))以及氧化镧等high‑k材料，可以降低栅极泄漏电流。而且，栅极绝缘层402既可以是单层结构，又可以是叠层结构。
另外，作为基底绝缘层436、绝缘层413、侧壁绝缘层412a、412b、绝缘层406、407、415，可以从用于栅极绝缘层的上述材料中适当地选择而使用。此外，除了上述材料以外，绝缘层407、415还可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂等有机材料。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层403。
再者，通过作为氧化物半导体层403使用调整了其组成的溅射靶材，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
此外，本实施方式可以与实施方式2或实施方式3自由的组合。
实施方式5
在本实施方式中，图4C及4D示出与实施方式2不同的结构的例子。注意，与实施方式2相同的部分使用相同的符号，在此为了简化起见省略详细说明。
图4C是晶体管423的平面图，图4D是沿着图4C的G‑H的截面图。
图4C和图4D所示的晶体管423包括：衬底400上的基底绝缘层436；源电极层405a及漏电极层405b；夹在源电极层405a及漏电极层405b之间的包括沟道形成区403c及低电阻区403a、403b的氧化物半导体层403；与氧化物半导体层403、源电极层405a及漏电极层405b的上表面接触的栅极绝缘层402；隔着栅极绝缘层402设置在氧化物半导体层403上的栅电极层401；与栅电极层401的沟道长度方向上的侧面中的一方接触的侧壁绝缘层412a；与栅电极层401的沟道长度方向上的侧面中的另一方接触的侧壁绝缘层412b；覆盖栅电极层401的绝缘层406及绝缘层407；以及以与源电极层405a或漏电极层405b接触的方式设置在绝缘层407上的源布线层465a或漏布线层465b。
另外，也可以在氧化物半导体层403中不设置低电阻区403a、403b。此时，在沟道形成区403c的沟道长度方向上的一方的侧面中沟道形成区403c与源电极层405a接触，在沟道形成区403c的沟道长度方向上的另一方的侧面中沟道形成区403c与漏电极层405b接触。
氧化物半导体层403、源电极层405a、漏电极层405b的上表面大致一致，在岛状的氧化物半导体层上形成成为源电极层及漏电极层(也包括由与此相同的层形成的布线)的导电膜，然后进行抛光(切削、研磨)处理，以使氧化物半导体层403的上表面露出的方式去除导电膜的一部分。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层403。
再者，通过作为氧化物半导体层403使用调整了其组成的溅射靶材，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
另外，本实施方式可以与实施方式2至4中任一个自由地组合。
实施方式6
在实施方式2至5中示出了顶栅型结构的例子，但是在本实施方式中示出底栅型结构(也称为沟道停止型)的例子。
图5A是晶体管424的平面图，图5B是沿着图5A的I‑J的截面图。
如作为沟道长度方向上的截面图的图5B所示，晶体管424在设置有基底绝缘层436的衬底400上包括栅电极层401、栅极绝缘层402、氧化物半导体层403、绝缘层414、源电极层405a、漏电极层405b。
另外，作为衬底400可以使用诸如铝硅酸盐玻璃衬底、钡硼硅酸盐玻璃衬底或铝硼硅酸盐玻璃衬底等的用于电子工业的各种玻璃衬底。另外，作为衬底，优选使用热膨胀系数为25×10‑7/℃以上且50×10‑7/℃以下(优选为30×10‑7/℃以上且40×10‑7/℃以下)且应变点为650℃以上且750℃以下(优选为700℃以上且740℃以下)的衬底。
当使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)及第10代(2880mm×3130mm)等大型玻璃衬底时，有时由于半导体装置的制造工序中的加热处理等所产生的衬底的缩小而微细加工变得困难。由此，当将上述大型玻璃衬底用作衬底时，优选使用缩小少的衬底。例如，作为衬底可以使用以450℃，优选以500℃的温度进行1小时的加热处理之后的缩小量为20ppm以下，优选为10ppm以下，更优选为5ppm以下的大型玻璃衬底。
接触于氧化物半导体层403的绝缘层414设置在与栅电极层401重叠的氧化物半导体层403中的沟道形成区上，其一部分用作沟道保护膜。再者，绝缘层414具有开口435a、435b，该开口到达氧化物半导体层403且被源电极层405a或漏电极层405b覆盖其内壁。由此，氧化物半导体层403的周边部被绝缘层414覆盖，绝缘层414也具有层间绝缘膜的功能。在栅极布线与源极布线的交叉部中，通过作为层间绝缘膜除了栅极绝缘层402以外还设置绝缘层414，可以降低寄生电容。
作为绝缘层414的材料，可以使用氧化硅、氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝或氮氧化硅等。
另外，绝缘层414既可以为单层又可以为叠层。此外，当采用叠层时，也可以根据多个蚀刻工序分别改变图案形状而形成下层的端部与上层的端部不一致的形状，即与上层相比下层的端部突出的截面结构。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层403。
再者，通过作为氧化物半导体层403使用调整了其组成的溅射靶材，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
另外，本实施方式可以与实施方式2至5中任一个自由地组合。
实施方式7
在本实施方式中，图5C和图5D示出其一部分与实施方式6不同的结构的晶体管的例子。
图5C是晶体管425的平面图，图5D是沿着图5C的K‑L的截面图。
如作为沟道长度方向上的截面图的图5D所示，晶体管425在设置有基底绝缘层436的衬底400上包括栅电极层401、栅极绝缘层402、氧化物半导体层403、绝缘层414、源电极层405a、漏电极层405b。
接触于氧化物半导体层403的绝缘层414设置在与栅电极层401重叠的氧化物半导体层403中的沟道形成区上，用作沟道保护膜。
另外，在图5C中示出了以覆盖氧化物半导体层403的周边的方式设置源电极层405a或漏电极层405b的平面图，但是没有特别的限制，例如如平面图的图5E所示，也可以以使氧化物半导体层403的周边部露出的方式设置源电极层405a或漏电极层405b。此时，在利用蚀刻法形成源电极层405a或漏电极层405b时，氧化物半导体层403的露出的部分有可能被蚀刻气体等污染。当氧化物半导体层403的露出的部分有可能被蚀刻气体等污染时，优选在利用蚀刻法形成源电极层405a及漏电极层405b之后，对氧化物半导体层403的露出的部分进行等离子处理(N2O气体及O2气体)或洗涤(水、草酸或稀氢氟酸(100倍稀释))。另外，图5E与图5C的区别仅在于氧化物半导体层403的图案形状，图5E的其他的结构与图5C的其他的结构相同。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层403。
再者，通过作为氧化物半导体层403使用调整了其组成的溅射靶材，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
另外，本实施方式可以与实施方式2至6中任一个自由地组合。
实施方式8
在本实施方式中，参照图6A和图6B说明其一部分与实施方式6不同的结构的晶体管的例子。
在本实施方式中示出底栅型结构(也称为沟道蚀刻型)的例子。
图6B是晶体管426的平面图，图6A是沿着图6B的M‑N的截面图。
如作为沟道长度方向上的截面图的图6A所示，晶体管426在设置有基底绝缘层436的衬底400上包括栅电极层401、栅极绝缘层402、氧化物半导体层403、源电极层405a、漏电极层405b。
另外，在图6B中示出了以覆盖氧化物半导体层403的周边的方式设置源电极层405a或漏电极层405b的平面图，但是没有特别的限制，例如如作为平面图的图6C所示，也可以以使氧化物半导体层403的周边部露出的方式设置源电极层405a或漏电极层405b。此时，在利用蚀刻法形成源电极层405a或漏电极层405b时，氧化物半导体层403的露出的部分有可能被蚀刻气体等污染。当氧化物半导体层403的露出的部分有可能被蚀刻气体等污染时，优选在利用蚀刻法形成源电极层405a及漏电极层405b之后，对氧化物半导体层403的露出的部分进行等离子体处理(N2O气体或O2气体)或洗涤(水、草酸或稀氢氟酸(稀释100倍))。另外，图6C与图6B的区别仅在于氧化物半导体层403的图案形状，图6C的其他的结构与图6B的其他的结构相同。
在本实施方式中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层403。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层403。
再者，通过作为氧化物半导体层403使用调整了其组成的溅射靶材，可以提高氧化物半导体层403的结晶性。通过提高氧化物半导体层403的结晶性，提高氧化物半导体层403的可靠性。
另外，本实施方式可以与实施方式2至7中任一个自由地组合。
实施方式9
通过使用实施方式6、实施方式7或实施方式8所示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一体地形成在相同的衬底上，可以形成系统化面板(system‑on‑panel)。
在图7A中，以围绕设置在第一衬底4001上的像素部4002的方式设置有密封剂4005，使用第二衬底4006进行密封。在图7A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004及像素部4002的各种信号及电位由FPC(Flexible Printed Circuit：柔性印刷电路)4018a、4018b供给。
在图7B和图7C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图7B和图7C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图7B和图7C中，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004及像素部4002的各种信号及电位由FPC4018供给。
此外，虽然图7B和图7C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃上芯片)方法、引线键合方法或者TAB(Tape Automated Bonding：卷带式自动接合)方法等。图7A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图7B是通过COG方法安装信号线驱动电路4003的例子，图7C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括：安装有诸如FPC、TAB胶带或TCP的连接器的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；或者通过COG方法将IC(集成电路)直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管，并且可以应用实施方式6、实施方式7或实施方式8所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence：电致发光)、有机EL等。此外，也可以应用电子墨水等的对比度因电作用而发生变化的显示媒介。
另外，参照图7A至图9B对半导体装置的一种方式进行说明。图9A和图9B相当于沿着图7B的M‑N的截面图。
如图7A至图7C及图9A和图9B所示，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018、4018b所具有的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、4011的栅电极层相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管，在图7A至图7C及图9A和图9B中例示出像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图9A中，在晶体管4010、晶体管4011上设置有绝缘膜4020，在图9B中，还设置有绝缘膜4021。另外，绝缘膜4023是用作基底膜的绝缘膜。
作为晶体管4010、4011，可以使用实施方式6、实施方式7或实施方式8所示的晶体管。在本实施方式中，示出使用具有与实施方式7所示的晶体管425相同的结构的晶体管的例子。晶体管4010、4011是在氧化物半导体层上设置有用作沟道保护膜的绝缘层的底栅结构的晶体管。
在具有与实施方式7所示的晶体管425同样的结构的晶体管4010、4011中，使用添加氧化锌而混合以成为In∶Ga∶Zn＝1∶1∶1.5的组成的溅射靶材来形成氧化物半导体层。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝1∶1∶1的组成的膜用于氧化物半导体层。再者，通过作为氧化物半导体层使用调整了其组成的溅射靶材，可以提高氧化物半导体层的结晶性。通过提高氧化物半导体层的结晶性，提高氧化物半导体层的可靠性。
另外，也可以将与实施方式6所示的晶体管424相同的结构用于晶体管4010、4011。
另外，也还可以在与驱动电路用晶体管4011的氧化物半导体层的沟道形成区重叠的位置进一步设置导电层。通过在与氧化物半导体层中的沟道形成区重叠的位置设置导电层，可以进一步降低偏压温度压力测试(BT测试)前后的晶体管4011的阈值电压变化量。此外，导电层的电位既可以与晶体管4011的栅电极层的电位相同又可以不同，也可以将该导电层用作第二栅电极层。此外，导电层的电位也可以为GND、0V或者浮动状态。
此外，该导电层还具有遮蔽外部的电场，即不使外部的电场作用到内部(包括晶体管的电路部)的功能(尤其是，遮蔽静电的静电遮蔽功能)。利用导电层的遮蔽功能，可以防止由于静电等外部的电场的影响导致晶体管的电特性变动。
设置在像素部4002中的晶体管4010与显示元件电连接，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
图9A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图9A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。另外，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外，间隔物4035是通过对绝缘膜进行选择性地蚀刻而获得的柱状间隔物，并且它是为了控制液晶层4008的膜厚(单元间隙(cell gap))而设置的。另外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料(液晶组成物)根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，作为液晶层4008也可以使用呈现蓝相的液晶组成物。在此情况下，液晶层4008与第一电极层4030及第二电极层4031接触。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。使用混合了液晶和手性试剂的液晶组成物可以呈现蓝相。另外，为了扩大呈现蓝相的温度范围，对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等，可以进行高分子稳定化的处理来形成液晶层。由于呈现蓝相的液晶组成物的响应时间短，并且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。因此，可以提高液晶显示装置的生产率。在使用氧化物半导体层的晶体管中，晶体管的电特性因静电的影响而有可能显著地变动而超出设计范围。因此，将呈现蓝相的液晶组成物用于具有使用氧化物半导体层的晶体管的液晶显示装置是更有效的。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的固有电阻值为在20℃下测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在所定的期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。根据晶体管的截止电流等设定存储电容器的大小即可。
液晶显示装置可以采用TN(Twisted Nematic：扭曲向列)模式、IPS(In‑Plane‑Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro‑cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反铁电性液晶)模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透过型液晶显示装置。作为垂直配向模式，可以举出几个例子，例如可以使用MVA(Multi‑Domain Vertical Alignment：多象限垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。另外，也可以用于VA型液晶显示装置。VA型液晶显示装置是一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外，也可以使用将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色因素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，也可以采用RGBW(W表示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。另外，也可以按每个颜色因素的点使其显示区域的大小不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层，以使电流流过。并且，通过这些载流子(电子及空穴)重新结合，具有发光性的有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。在本实施方式中，示出作为发光元件使用有机EL元件的例子。
为了取出发光，使发光元件的一对电极的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件，作为发光元件，有：从与衬底相反一侧的表面取出发光的顶部发射；从衬底一侧的表面取出发光的底部发射；以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件，可以应用上述任一种发射结构的发光元件。
图8A、图8B及图9B示出作为显示元件使用发光元件的发光装置的例子。
图8A是发光装置的平面图，沿着图8A中的点划线V1‑W1、V2‑W2、V3‑W3切断的截面相当于图8B。另外，在图8A的平面图中，省略场致发光层542及第二电极层543而不对其图示。
图8A和图8B所示的发光装置在设置有用作基底膜的绝缘膜501的衬底500上具有晶体管510、电容元件520、布线层交叉部530，晶体管510与发光元件540电连接。另外，图8A和图8B示出透过衬底500从发光元件540取光的底部发射型结构的发光装置。
作为晶体管510，可以使用实施方式6、实施方式7或实施方式8所示的晶体管。在本实施方式中，示出使用具有与实施方式6所示的晶体管424相同的结构的晶体管的例子。晶体管510是在氧化物半导体层上设置有用作沟道保护膜的绝缘层的底栅结构的反交错型晶体管。
晶体管510包括栅电极层511a、511b、栅极绝缘层502、氧化物半导体层512、绝缘层503、用作源电极层或漏电极层的导电层513a、513b。
在具有与实施方式6所示的晶体管424相同的结构的晶体管510中，用作沟道保护膜的绝缘层503设置在包括至少与栅电极层511a、511b重叠的氧化物半导体层512中的沟道形成区上的氧化物半导体层512上，该晶体管510还具有以到达氧化物半导体层512且以用作源电极层或漏电极层的导电层513a、513b覆盖内壁的方式设置的开口。
另外，也可以将与实施方式7所示的晶体管425相同的结构用于晶体管510。
因此，作为包括图8A和图8B所示的本实施方式的使用氧化物半导体层512的具有稳定的电特性的晶体管510的半导体装置，可以提供高可靠性的半导体装置。另外，以高成品率制造上述高可靠性的半导体装置，而可以实现高生产化。
电容元件520包括导电层521a、521b、栅极绝缘层502、氧化物半导体层522、导电层523，通过由导电层521a、521b和导电层523夹持栅极绝缘层502及氧化物半导体层522来形成容量。
布线层交叉部530是栅电极层511a、511b和导电层533的交叉部，栅电极层511a、511b与导电层533隔着栅极绝缘层502及绝缘层503交叉。当采用本实施方式所示的结构时，布线层交叉部530在栅电极层511a、511b和导电层533之间不仅可以设置栅极绝缘层502而且可以设置绝缘层503，由此可以降低在栅电极层511a、511b和导电层533之间产生的寄生电容。
在本实施方式中，作为栅电极层511a及导电层521a使用厚度为30nm的钛膜，作为栅电极层511b及导电层521b使用厚度为200nm的铜薄膜。由此，栅电极层为钛膜和铜薄膜的层叠结构。
使用添加氧化锌而混合以成为In∶Ga∶Zn＝3∶1∶3的组成的溅射靶材来形成氧化物半导体层512、522。将通过溅射法减少成膜时的锌并具有In∶Ga∶Zn＝3∶1∶2的组成的厚度为25nm的In‑Ga‑Zn‑O膜用于氧化物半导体层512、522。
在晶体管510、电容元件520及布线层交叉部530上形成有层间绝缘膜504，在层间绝缘膜504上的与发光元件540重叠的区域中设置有滤色片层505。在层间绝缘膜504及滤色片层505上设置有用作平坦化绝缘膜的绝缘膜506。
在绝缘膜506上设置有包括依次层叠第一电极层541、场致发光层542、第二电极层543的层叠结构的发光元件540。在到达导电层513a的形成于绝缘膜506及层间绝缘膜504中的开口中，由于第一电极层541与导电层513a接触，发光元件540与晶体管510电连接。另外，以覆盖第一电极层541的一部分及上述开口的方式设置有隔壁507。
可以将通过等离子体CVD法形成的厚度为200nm以上且600nm以下的氧氮化硅膜用作层间绝缘膜504。另外，作为绝缘膜506，可以使用厚度为1500nm的感光丙烯酸膜，作为隔壁507，可以使用厚度为1500nm的感光聚酰亚胺膜。
作为滤色片层505，例如可以使用彩色的透光树脂。作为彩色的透光树脂，可以使用感光性有机树脂、非感光性有机树脂。当使用感光性有机树脂层时，可以减少抗蚀剂掩模数量而简化工序，所以是优选的。
彩色是指如黑色、灰色和白色等无彩色以外的颜色。滤色片层由只使被着色的彩色光透过的材料形成。至于彩色，可以使用红色、绿色、蓝色等。另外，还可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。只使被着色的彩色的光透过意味着：透过滤色片层的光在其彩色的光的波长中具有峰值。可以根据所包含的着色材料的浓度与光的透过率的关系适当地决定滤色片层的厚度。例如，滤色片层505的厚度可以为1500nm以上且2000nm以下。
在图9B所示的发光装置中，作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。另外，发光元件4513的结构是第一电极层4030、场致发光层4511、第二电极层4031的叠层结构，但是，不局限于所示的结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
隔壁4510、507使用有机绝缘材料或无机绝缘材料形成。尤其是，优选使用感光树脂材料，在第一电极层4030、541上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、542可以由单层构成，也可以由多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中，也可以在第二电极层4031、543及隔壁4510、507上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC(Diamond Like Carbon：类金刚石碳)膜等。
另外，为了不使氧、氢、水分、二氧化碳等侵入到发光元件4513、540，也可以通过蒸镀法形成覆盖发光元件4513、540的包含有机化合物的层。
此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充材料4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂、热固化树脂，例如，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯‑醋酸乙烯酯)。例如，作为填充材料使用氮，即可。
另外，如果需要，也可以在发光元件的射出表面上适当地设置诸如偏振片、或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)、滤色片等光学薄膜。此外，也可以在偏振片或者圆偏振片上设置防反射膜。例如，进行抗眩光处理，该处理可以利用表面的凹凸来扩散反射光降低眩光。
另外，在图7A至图9B中，作为第一衬底4001、500及第二衬底4006，除了玻璃衬底以外，也可以使用柔性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用FRP(Fiberglass‑Reinforced Plastics：玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，若不需要透光性，则也可以使用铝或不锈钢等的金属衬底(金属薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中，作为绝缘膜4020使用氧化铝膜。可以通过溅射法和等离子体CVD法形成绝缘膜4020。
在氧化物半导体层上作为绝缘膜4020设置的氧化铝膜具有高遮断效果(阻挡效果)，即，不使氢、水分等杂质及氧这两者透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及之后成为变动的主要原因的氢、水分等杂质混入到氧化物半导体层，并防止从氧化物半导体层放出作为构成氧化物半导体的主要成分材料的氧。
另外，作为用作平坦化绝缘膜的绝缘膜4021、506，可以使用丙烯酸、聚酰亚胺、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，也可以使用低介电常数材料(low‑k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘膜。
对绝缘膜4021、506的形成法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法等)、丝网印刷、胶版印刷等。
显示装置通过透过来自光源或显示元件的光来进行显示。因此，设置在透过光的像素部中的衬底、绝缘膜、导电膜等的薄膜全都对可见光的波长区域的光具有透光性。
作为对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，可以根据取出光的方向、设置电极层的位置以及电极层的图案结构选择透光性、反射性。
作为第一电极层4030、541及第二电极层4031、543，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(以下表示为ITO)、铟锌氧化物、添加了氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外，第一电极层4030、541及第二电极层4031、543可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或其金属氮化物中的一种或多种来形成。
在本实施方式中，图8A和图8B所示的发光装置为底部发射型，所以第一电极层541具有透光性，第二电极层543具有反射性。由此，当作为第一电极层541使用金属膜时，可以将金属膜形成得薄以使其具有的透光性，当作为第二电极层543使用具有透光性的导电膜时，可以层叠具有反射性的导电膜。
另外，第一电极层4030、541及第二电极层4031、543可以使用包括导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子，可使用所谓的π电子共轭类导电高分子。例如，可以举出：聚苯胺或其衍生物；聚吡咯或其衍生物；聚噻吩或其衍生物；或者由苯胺、吡咯和噻吩中的两种以上而成的共聚物或其衍生物等。
另外，由于晶体管容易被静电等破坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式6、实施方式7或实施方式8所示的晶体管，可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构、方法等可以与其他本实施方式所示的结构、方法等适当地组合而实施。
实施方式10
在本实施方式中，参照附图对使用本说明书所示的晶体管的半导体装置的一个例子进行说明。该半导体装置使用晶体管，即使在没有电力供应的情况下也能够保持存储内容，并且对写入次数也没有限制。
图10A示出半导体装置的电路结构的一个例子，图10B是示出半导体装置的一个例子的示意图。首先对图10A所示的半导体装置进行说明，接着对图10B所示的半导体装置进行说明。
在图10A所示的半导体装置中，位线BL与晶体管162的源电极或漏电极电连接，字线WL与晶体管162的栅电极电连接，并且晶体管162的源电极或漏电极与电容元件254的第一端子电连接。
接着，说明对图10A所示的半导体装置(存储单元250)进行信息的写入及保持的情况。
首先，通过将字线WL的电位设定为使晶体管162成为导通状态的电位，来使晶体管162成为导通状态。由此，将位线BL的电位施加到电容元件254的第一端子(写入)。然后，通过将字线WL的电位设定为使晶体管162成为截止状态的电位，来使晶体管162成为截止状态，由此保持电容元件254的第一端子的电位(保持)。
虽然根据使用的材料不同而有所变化，但是使用氧化物半导体的晶体管162的截止电流极小。由此，当使用截止电流极小的氧化物半导体材料时，通过使晶体管162成为截止状态，能够极长期保持电容元件254的第一端子的电位(或累积在电容元件254中的电荷)。
接着，对信息的读出进行说明。当晶体管162成为导通状态时，处于浮动状态的位线BL与电容元件254导通，于是，在位线BL与电容元件254之间电荷被再次分配。其结果，位线BL的电位发生变化。位线BL的电位的变化量根据电容元件254的第一端子的电位(或累积在电容元件254中的电荷)而不同。
例如，当以V表示电容元件254的第一端子的电位，以C表示电容元件254的容量，以CB表示位线BL所具有的电容成分(以下也称为位线电容)，并且以VB0表示电荷被再次分配之前的位线BL的电位时，电荷被再次分配之后的位线BL的电位成为(CB×VB0+C×V)/(CB+C)。因此，作为存储单元250的状态，当电容元件254的第一端子的电位为V1和V0(V1＞V0)的两个状态时，保持电位V1时的位线BL的电位(＝CB×VB0+C×V1)/(CB+C)高于保持电位V0时的位线BL的电位(＝CB×VB0+C×V0)/(CB+C)。
并且，通过比较位线BL的电位与指定的电位，可以读出信息。
如此，当图10A所示的半导体装置将晶体管162的截止电流极小的氧化物半导体材料用于晶体管162的沟道形成区时，可以长期保持累积在电容元件254中的电荷。换言之，因为不需要进行刷新工作，或者，可以使刷新工作的频度极低，所以可以充分降低耗电量。另外，即使在没有电力供给的情况下也可以长期保持存储内容。
接着对图10B所示的半导体装置进行说明。
图10B所示的半导体装置在其上部作为存储电路具有存储单元阵列251a及251b，该存储单元阵列251a及251b具有多个图10A所示的存储单元250。此外，图10B所示的半导体装置在其下部具有用来使存储单元阵列251(存储单元阵列251a及251b)工作的外围电路253。另外，外围电路253与存储单元阵列251电连接。
通过采用图10B所示的结构，可以将外围电路253设置在存储单元阵列251(存储单元阵列251a及251b)的正下方，从而可以实现半导体装置的小型化。
作为设置在外围电路253中的晶体管，更优选使用与晶体管162不同的半导体材料。例如，可以使用硅、锗、硅锗、碳化硅或砷化镓等，优选使用单晶半导体。另外，还可以使用有机半导体材料。使用这种半导体材料的晶体管能够进行充分的高速工作。因此，通过利用该晶体管，能够顺利实现被要求高速工作的各种电路(逻辑电路、驱动电路等)。
另外，图10B所示的半导体装置例示出层叠有两个存储单元阵列251(存储单元阵列251a、存储单元阵列251b)的结构，但是所层叠的存储单元阵列的个数不局限于此。也可以采用层叠有三个以上的存储单元阵列的结构。
接着，参照图11A和图11B对图10A所示的存储单元250的具体结构进行说明。
图11A和图11B示出存储单元250的结构的一个例子。图11A是示出存储单元250的截面图，图11B是示出存储单元250的平面图。在此，图11A相当于沿着图11B的F1‑F2及G1‑G2的截面。
图11A和图11B所示的晶体管162可以采用与实施方式2所示的晶体管420相同的结构。
在晶体管162上设置有单层或叠层的绝缘膜256。另外，在隔着绝缘膜256与晶体管162的电极层142a重叠的区域中设置有导电层262，并由电极层142a、绝缘层135、绝缘膜256、导电层262构成电容元件254。换言之，晶体管162的电极层142a用作电容元件254的一方的电极，导电层262用作电容元件254的另一方的电极。
在晶体管162及电容元件254上设置有绝缘膜258。并且，在绝缘膜258上设置有用来连接存储单元250与相邻的存储单元250的布线260。虽然未图示，但是布线260通过形成在绝缘膜256及绝缘膜258等中的开口，与晶体管162的电极层142a电连接。但是，也可以在开口中设置其他导电层，并通过该其他导电层电连接使布线260与电极层142a电连接。另外，布线260相当于图10A的电路图中的位线BL。
在图11A和图11B中，晶体管162的电极层142b也可以用作包括在相邻的存储单元中的晶体管的源电极。
通过采用图11B所示的平面布局，可以减小半导体装置的占有面积，从而可以实现高集成化。
如上所述，在上部层叠形成的多个存储单元由使用氧化物半导体的晶体管形成。由于使用氧化物半导体的晶体管的截止电流小，因此通过使用这种晶体管，能够长期保持存储内容。换言之，可以使刷新工作的频度极低，所以可以充分降低耗电量。
如上所述，通过将利用使用氧化物半导体以外的材料的晶体管(换言之，能够进行充分高速的工作的晶体管)的外围电路以及利用使用氧化物半导体的晶体管(作更广义解释，其截止电流十分小的晶体管)的存储电路设置为一体，能够实现具有新颖特征的半导体装置。另外，通过采用外围电路和存储电路的叠层结构，可以实现半导体装置的集成化。
可以提供如上所述实现了微型化及高集成化且被赋予高电特性的半导体装置以及该半导体装置的制造方法。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式11
本说明书所公开的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、移动信息终端、声音再现装置、游戏机(弹子机、投币机等)框体游戏机等。图12A至图12C示出上述电子设备的具体例子。
图12A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示映像。另外，示出利用四个腿部9002支撑框体9001的结构。另外，框体9001具有用于供应电力的电源供应线9005。
实施方式2至9中的任一实施方式所示的半导体装置都可以用于显示部9003，可以使电子设备具有高可靠性。
显示部9003具有触屏输入功能，而通过用手指等接触显示于桌子9000的显示部9003中的显示按钮9004来可以进行屏面操作或信息输入，并且显示部9003也可以用作如下控制装置，即通过使其具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能，而通过屏面操作控制其他家电产品。例如，通过使用具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以与地板垂直的方式立起来，从而也可以将桌子用作电视装置。虽然在小房间里设置大屏面的电视装置会使自由使用的空间变小，但是若桌子安装有显示部则可以有效地利用房间的空间。
图12B示出电视装置9100。在电视装置9100中，框体9101组装有显示部9103，利用显示部9103可以显示映像。注意，在此示出利用支架9105支撑框体9101的结构。
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的图像进行操作。另外，也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图12B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以通过利用接收机，接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
实施方式2至9中的任何实施方式所示的半导体装置可以用于显示部9103、9107，可以使电视装置及遥控操作机具有高可靠性。
图12C示出计算机，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端9205、定位装置9206等。该计算机通过将利用本发明的一个方式制造的半导体装置用于显示部9203来制造。通过使用上述实施方式所示的半导体装置，可以制造可靠性高的计算机。
图13A和图13B是能够进行折叠的平板终端。图13A是打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
在图13A和图13B所示的便携式设备中，作为用来暂时储存图像数据的存储器使用SRAM或DRAM。例如，可以将实施方式10所说明的半导体装置用作存储器。通过将上述实施方式所说明的半导体装置用于存储器，能够以高速进行信息的写入和读出，能够长期保持存储内容，还能够充分降低耗电量。
实施方式2至9中任一实施方式所示的半导体装置都可以用于显示部9631a、显示部9631b，由此可以制造高可靠性的平板终端。
另外，在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过按触所显示的操作键9638来输入数据。此外，作为一个例子，示出显示部9631a的一半只具有显示的功能，而另一半具有触摸屏的功能的结构，但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示画面。
此外，在显示部9631b中与显示部9631a同样也可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等按触触摸屏上的显示键盘显示切换按钮9639的位置，可以在显示部9631b上显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。
另外，显示模式切换开关9034能够切换竖屏显示和横屏显示等显示的方向并选择黑白显示或彩色显示等的切换。根据通过平板终端所内置的光传感器检测到的使用时的外光的光量，省电模式切换开关9036可以使显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图13A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，既可以使一方的尺寸和另一方的尺寸不同又可以使它们的显示质量有差异。例如显示部9631a和显示部9631b中的一方与另一方相比可以进行高精细的显示。
图13B是合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外，在图13B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端能够进行折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图13A和图13B所示的平板终端还可以具有如下功能：显示各种各样的信息(静态图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件(程序)控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。注意，太阳能电池9633可以设置在框体9630的一面或双面，所以可以高效地对电池9635充电。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图13C所示的方框图对图13B所示的充放电控制电路9634的结构和工作进行说明。图13C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至开关SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至开关SW3对应图13B所示的充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，当不进行显示部9631中的显示时，可以采用使开关SW1截止且使开关SW2导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如，也可以使用以无线(不接触)的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合来使用。
符号说明
400：衬底
401：栅极电极层
402：栅极绝缘层
403：氧化物半导体层
403a：低电阻区
403b：低电阻区
403c：沟道形成区
405a：源电极层
405b：漏电极层
406：绝缘层
407：绝缘层
412a：侧壁绝缘层
412b：侧壁绝缘层
413：绝缘层
414：绝缘层
415：绝缘层
420：晶体管
421：晶体管
422：晶体管
423：晶体管
424：晶体管
425：晶体管
426：晶体管
435a：开口
435b：开口
436：基底绝缘层
465a：源布线层
465b：漏布线层