《非挥发性记忆体装置及其制造方法.pdf》由会员分享，可在线阅读，更多相关《非挥发性记忆体装置及其制造方法.pdf（22页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102867785 A (43)申请公布日 2013.01.09 CN 102867785 A *CN102867785A* (21)申请号 201110194657.2 (22)申请日 2011.07.08 H01L 21/8247(2006.01) H01L 27/115(2006.01) H01L 29/423(2006.01) H01L 29/788(2006.01) (71)申请人 旺宏电子股份有限公司 地址 中国台湾新竹科学工业园区力行路 16 号 (72)发明人 卢棨彬 (74)专利代理机构 北京中原华和知识产权代理 有限责任公司 11019 代理人 寿。
2、宁 张华辉 (54) 发明名称 非挥发性记忆体装置及其制造方法 (57) 摘要 本发明是有关于一种非挥发性记忆体装置及 其制造方法。该非挥发性记忆体装置的制造方法 包括下列步骤 ： 形成一导电层， 其中该导电层具 有一第一顶部 ； 以及， 将该第一顶部转换为一第 二顶部， 该第二顶部具有一穹形表面。 该非挥发性 记忆体装置包括 ： 一晶体管结构 ； 以及一第一导 电层， 设置在该晶体管结构中并具有一顶表面， 其 中该顶表面具有是有限的一最小拟合曲率半径。 (51)Int.Cl. 权利要求书 3 页 说明书 11 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利。
3、要求书 3 页 说明书 11 页 附图 7 页 1/3 页 2 1. 一种非挥发性记忆体装置的制造方法， 其特征在于其包括以下步骤 ： 形成一第一导电结构， 其中该第一导电结构具有一第一顶部 ； 以及 将该第一顶部转换为一第二顶部， 该第二顶部具有一穹形表面。 2. 根据权利要求 1 所述的非挥发性记忆体装置的制造方法， 其特征在于其还包括下列 步骤 ： 形成一工件， 其中该工件包括该第一导电结构和耦合于该第一导电结构的一第一介电 结构， 该第一顶部具有一子部分， 该子部分具有一暴露的边缘修剪表面， 且所述形成该工件 的步骤包括下列步骤 ： 提供一基板 ； 在该基板上方形成一第一介电层 ； 在。
4、该第一介电层上方形成一第一导电层 ； 在该第一导电层上形成一第二介电层 ； 图型化并移除该第二介电层、 该第一导电层、 该第一介电层和该基板的部分， 形成一残 留第二介电层、 一残留第一导电层、 一残留第一介电层以及一沟槽结构， 其中该残留第一导 电层形成该第一导电结构， 且该第一导电结构具有一上表面 ； 用一介电结构填满该沟槽结构 ； 平坦化并移除部分该介电结构以形成一第一介电结构， 其中该第一介电结构具有一上 表面且该第一介电结构的上表面低于该第一导电结构的上表面 ； 移除该残留第二介电层已暴露该第一导电结构以形成该工件， 其中该顶边缘部分被移 除来形成该暴露的边缘修剪表面 ； 藉由对该暴。
5、露的边缘修剪表面应用一低温氧化过程， 将该子部分转变为一第一氧化 层， 以将该第一顶部转换为一第三顶部， 其中该第一氧化层覆盖该第三顶部 ； 移除该第一氧化层， 将该第三顶部转换为该第二顶部 ； 以及 覆盖该第二顶部来形成该非挥发性记忆体装置。 3. 根据权利要求 2 所述的非挥发性记忆体装置的制造方法， 其特征在于其中 ： 所述移除该介电结构的步骤是藉由一稀释氢氟酸清洁过程和一干蚀刻过程的其中之 一而执行的 ； 所述移除该残留第二介电层的步骤是藉由使用一热磷酸清洁过程而执行的 ； 该第一顶部具有一第一前视盖轮廓， 该第二顶部具有一第二前视盖轮廓， 该第一前视 盖轮廓和该第二前视盖轮廓分别具有。
6、一第一最小拟合曲率半径和一第二最小拟合曲率半 径， 且该第一最小拟合曲率半径小于该第二最小拟合曲率半径 ； 该低温氧化过程包括从一低温等离子体氧化过程、 一自由基氧化过程和一臭氧清洁过 程中所选的一个 ； 以及 该低温氧化过程包括一等向氧化过程， 该第一顶部在该暴露的边缘修剪表面损坏， 且 所述将该子部分转变的步骤包括一修理该损坏的步骤。 4. 一种非挥发性记忆体装置的制造方法， 其特征在于其包括以下步骤 ： 形成一晶体管工件和设置在该晶体管工件中的一第一导电层 ； 以及 形成该第一导电层的一顶表面， 其中该顶表面具有是有限的一最小拟合曲率半径。 5. 根据权利要求 4 所述的非挥发性记忆体装。
7、置的制造方法， 其特征在于其中 ： 权 利 要 求 书 CN 102867785 A 2 2/3 页 3 该晶体管工件包括一介电模块， 该第一导电层设置在该介电模块下面 ； 该介电模块包括一第一介电部分和一介电结构， 其中该第一介电部分具有一第一厚 度， 并设置在该第一导电层上和在该介电结构下面， 且该介电结构耦合于该第一导电层 ； 该介电结构包括一第二介电部分、 一第三介电部分和一介电层 ； 该第一导电层具有一第二厚度、 一顶边缘部分和一导电部分 ； 该制造方法还包括下列步骤 ： 藉由一化学机械研磨过程和一回蚀过程的其中之一， 将该介电结构平坦化来移除该第 二介电部分 ； 用大于该第一厚度的。
8、一所移除厚度将该第三介电部分移除， 以留下该介电结构的该介 电层， 其中该介电层包括一第四介电部分 ； 将该第一介电部分和该顶边缘部分移除来留下该第一导电层的该导电部分， 其中该导 电部分包括一第一顶部， 该第一顶部具有一子部分， 该子部分具有一暴露的边缘修剪表面， 且该顶边缘部分被移除来形成该暴露的边缘修剪表面 ； 藉由对该暴露的边缘修剪表面应用一低温氧化过程， 将该子部分转变为一第一氧化 层， 以将该第一顶部转换为一第二顶部， 其中该第一氧化层覆盖该第二顶部 ； 藉由移除该第一氧化层和该第四介电部分， 将该第二顶部转换为一第三顶部， 其中该 第三顶部具有该顶表面 ； 以及 覆盖该第三顶部来。
9、形成该非挥发性记忆体装置。 6. 根据权利要求 4 所述的非挥发性记忆体装置的制造方法， 其特征在于其中所述形成 该晶体管工件的步骤包括下列步骤 ： 提供一基板， 其中该基板包括一基板部分 ； 在该基板上方形成一第一介电层， 其中该第一介电层包括一第一介电部分 ； 在该第一介电层上方形成一第二导电层， 其中该第二导电层包括一导电部分和该第一 导电层 ； 在该第二导电层上形成一第二介电层， 其中该第二介电层包括一第二介电部分和一第 三介电部分 ； 藉由将该第二介电部分、 该导电部分、 该第一介电部分和该基板部分移除， 形成一沟槽 结构， 以留下该第二介电层的该第三介电部分和该第二导电层的该第一导。
10、电层 ； 以及 用一介电结构填满该沟槽结构来形成该晶体管工件。 7. 一种非挥发性记忆体装置， 其特征在于其包括 ： 一晶体管结构 ； 以及 一第一导电层， 设置在该晶体管结构中并具有一顶表面， 其中该顶表面具有是有限的 一最小拟合曲率半径。 8. 根据权利要求 7 所述的非挥发性记忆体装置， 其特征在于其中所述的晶体管结构包 括 ： 一基板， 具有一顶部 ； 一穿隧层， 设置在该基板的该顶部上， 其中该第一导电层设置在该穿隧层上并具有一 底部 ； 一沟槽隔离层， 耦合于该基板的该顶部、 该穿隧层和该第一导电层的该底部 ； 权 利 要 求 书 CN 102867785 A 3 3/3 页 4 。
11、一介电层， 设置在该第一导电层和该沟槽隔离层上 ； 以及 一第二导电层， 设置在该介电层上， 其中 ： 该基板的该顶部、 该穿隧层和该导电层的该底部是成为对齐的 ； 该第一导电层是一多晶硅浮动栅极层， 该第二导电层是一控制栅极层， 且更具有一第 一表面和在该第一表面中的一拟合曲率半径分布， 其中该第一表面包括该顶表面和耦合于 该顶表面的一侧表面 ； 该拟合曲率半径分布在该顶表面中具有该最小拟合曲率半径 ； 以及 该顶表面平滑地延伸到该侧表面。 9. 一种非挥发性记忆体装置， 其特征在于其包括 ： 一第一导电层 ； 一第二导电层 ； 以及 一介电层， 设置在该第一导电层和该第二导电层之间， 且具。
12、有一内穹形表面。 10. 根据权利要求 9 所述的非挥发性记忆体装置， 其特征在于其还包括 ： 一基板， 具有一顶部 ； 一穿隧层， 设置在该基板的该顶部上， 其中该第二导电层设置在该穿隧层上并具有一 底部 ； 以及 一沟槽隔离层， 耦合于该基板的该顶部、 该穿隧层和该导电层的该底部， 其中 ： 该第一导电层设置在该介电层上， 且该介电层设置在该第二导电层和该沟槽隔离层 上 ； 该介电层更具有一外穹形表面、 一内侧表面和一外侧表面 ； 该内穹形表面具有一第一底部和形成一内圆形尖端的一第一顶部 ； 该外穹形表面具有一第二底部和形成一外圆形尖端的一第二顶部 ； 该第一底部平滑地延伸到该内侧表面和该。
13、第一顶部 ； 以及 该第二底部平滑地延伸到该外侧表面和该第二顶部。 权 利 要 求 书 CN 102867785 A 4 1/11 页 5 非挥发性记忆体装置及其制造方法 技术领域 0001 本发明涉及一种记忆体装置及其制造方法， 特别是涉及一种非挥发性记忆体装置 及其制造方法。 背景技术 0002 在先前技术中， 一非挥发性记忆体装置包括一基板、 一浮动栅极、 一控制栅极和一 绝缘体。该绝缘体设置在该基板和该控制栅极之间， 且该浮动栅极埋入该绝缘体中。该绝 缘体包括一穿隧氧化层和一多晶硅间介电层。 该穿隧氧化层设置在该基板和该浮动栅极之 间， 且该多晶硅间介电层设置在该浮动栅极和该控制栅极之。
14、间。 0003 采用小于 20 纳米技术层次的制造过程， 具有上述结构的浮动栅极记忆体单元被 生产出来。 该浮动栅极记忆体单元在该浮动栅极的边缘上遭受与场拥挤效应相关的高多晶 硅间介电漏电流。严重的多晶硅间介电漏电流造成小的规划窗与差的耐久性， 并减少快闪 记忆体的资料保留力。 0004 由此可见， 上述现有的非挥发性记忆体装置及其制造方法在产品结构、 制造方法 与使用上， 显然仍存在有不便与缺陷， 而亟待加以进一步改进。为了解决上述存在的问题， 相关厂商莫不费尽心思来谋求解决之道， 但长久以来一直未见适用的设计被发展完成， 而 一般产品及方法又没有适切的结构及方法能够解决上述问题， 此显然是。
15、相关业者急欲解决 的问题。因此如何能创设一种新的非挥发性记忆体装置及其制造方法， 实属当前重要研发 课题之一， 亦成为当前业界极需改进的目标。 发明内容 0005 本发明的主要目的在于， 克服现有的非挥发性记忆体装置及其制造方法存在的缺 陷， 而提供一种新的非挥发性记忆体装置及其制造方法， 所要解决的技术问题是使其能够 减少元件中多晶硅间介电漏电流的问题， 非常适于实用。 0006 本发明的目的及解决其技术问题是采用以下技术方案来实现的。 依据本发明提出 的一种非挥发性记忆体装置的制造方法， 该制造方法包括下列步骤 ： 形成一第一导电结构， 其中该第一导电结构具有一第一顶部 ； 以及， 将该第。
16、一顶部转换为一第二顶部， 该第二顶部 具有一穹形表面。 0007 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 0008 前述的非挥发性记忆体装置的制造方法， 还包括下列步骤 ： 形成一工件， 其中该工 件包括该第一导电结构和耦合于该第一导电结构的一第一介电结构， 该第一顶部具有一子 部分， 该子部分具有一暴露的边缘修剪表面， 且所述形成该工件的步骤包括下列步骤 ： 提供 一基板 ； 在该基板上方形成一第一介电层 ； 在该第一介电层上方形成一第一导电层 ； 在该 第一导电层上形成一第二介电层 ； 图型化并移除该第二介电层、 该第一导电层、 该第一介电 层和该基板的部分， 形成一。
17、残留第二介电层、 一残留第一导电层、 一残留第一介电层以及一 沟槽结构， 其中该残留第一导电层形成该第一导电结构， 且该第一导电结构具有一上表面 ； 说 明 书 CN 102867785 A 5 2/11 页 6 用一介电结构填满该沟槽结构 ； 平坦化并移除部分该介电结构以形成一第一介电结构， 其 中该第一介电结构具有一上表面且该第一介电结构的上表面低于该第一导电结构的上表 面 ； 移除该残留第二介电层已暴露该第一导电结构以形成该工件， 其中该顶边缘部分被移 除来形成该暴露的边缘修剪表面 ； 藉由对该暴露的边缘修剪表面应用一低温氧化过程， 将 该子部分转变为一第一氧化层， 以将该第一顶部转换为。
18、一第三顶部， 其中该第一氧化层覆 盖该第三顶部 ； 移除该第一氧化层， 将该第三顶部转换为该第二顶部 ； 以及覆盖该第二顶 部来形成该非挥发性记忆体装置。 0009 前述的非挥发性记忆体装置的制造方法， 其中所述移除该介电结构的步骤是藉由 一稀释氢氟酸清洁过程和一干蚀刻过程的其中之一而执行的 ； 所述移除该残留第二介电层 的步骤是藉由使用一热磷酸清洁过程而执行的 ； 该第一顶部具有一第一前视盖轮廓， 该第 二顶部具有一第二前视盖轮廓， 该第一前视盖轮廓和该第二前视盖轮廓分别具有一第一最 小拟合曲率半径和一第二最小拟合曲率半径， 且该第一最小拟合曲率半径小于该第二最小 拟合曲率半径 ； 该低温氧。
19、化过程包括从一低温等离子体氧化过程、 一自由基氧化过程和一 臭氧清洁过程中所选的一个 ； 以及该低温氧化过程包括一等向氧化过程， 该第一顶部在该 暴露的边缘修剪表面损坏， 且所述将该子部分转变的步骤包括一修理该损坏的步骤。 0010 本发明的目的及解决其技术问题还采用以下技术方案来实现。 依据本发明提出的 一种非挥发性记忆体装置的制造方法， 该制造方法包括下列步骤 ： 形成一晶体管工件和设 置在该晶体管工件中的一第一导电层 ； 以及， 形成该导电层的一顶表面， 其中该顶表面具有 是有限的一最小拟合曲率半径。 0011 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 0012 前述。
20、的非挥发性记忆体装置的制造方法， 其中该晶体管工件包括一介电模块， 该 第一导电层设置在该介电模块下面 ； 该介电模块包括一第一介电部分和一介电结构， 其中 该第一介电部分具有一第一厚度， 并设置在该第一导电层上和在该介电结构下面， 且该介 电结构耦合于该第一导电层 ； 该介电结构包括一第二介电部分、 一第三介电部分和一介电 层 ； 该第一导电层具有一第二厚度、 一顶边缘部分和一导电部分 ； 该制造方法还包括下列 步骤 ： 藉由一化学机械研磨过程和一回蚀过程的其中之一， 将该介电结构平坦化来移除该 第二介电部分 ； 用大于该第一厚度的一所移除厚度将该第三介电部分移除， 以留下该介电 结构的该介。
21、电层， 其中该介电层包括一第四介电部分 ； 将该第一介电部分和该顶边缘部分 移除来留下该第一导电层的该导电部分， 其中该导电部分包括一第一顶部， 该第一顶部具 有一子部分， 该子部分具有一暴露的边缘修剪表面， 且该顶边缘部分被移除来形成该暴露 的边缘修剪表面 ； 藉由对该暴露的边缘修剪表面应用一低温氧化过程， 将该子部分转变为 一第一氧化层， 以将该第一顶部转换为一第二顶部， 其中该第一氧化层覆盖该第二顶部 ； 藉 由移除该第一氧化层和该第四介电部分， 将该第二顶部转换为一第三顶部， 其中该第三顶 部具有该顶表面 ； 以及覆盖该第三顶部来形成该非挥发性记忆体装置。 0013 前述的非挥发性记忆。
22、体装置的制造方法， 其中所述的形成该晶体管工件的步骤包 括下列步骤 ： 提供一基板， 其中该基板包括一基板部分 ； 在该基板上方形成一第一介电层， 其中该第一介电层包括一第一介电部分 ； 在该第一介电层上方形成一第二导电层， 其中该 第二导电层包括一导电部分和该第一导电层 ； 在该第二导电层上形成一第二介电层， 其中 该第二介电层包括一第二介电部分和一第三介电部分 ； 藉由将该第二介电部分、 该导电部 说 明 书 CN 102867785 A 6 3/11 页 7 分、 该第一介电部分和该基板部分移除， 形成一沟槽结构， 以留下该第二介电层的该第三介 电部分和该第二导电层的该第一导电层 ； 以。
23、及用一介电结构填满该沟槽结构来形成该晶体 管工件。 0014 本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明 提出的一种非挥发性记忆体装置， 该非挥发性记忆体装置包括一晶体管结构和一第一导电 层。该导电层设置在该晶体管结构中并具有一顶表面， 其中该顶表面具有是有限的一最小 拟合曲率半径。 0015 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 0016 前述的非挥发性记忆体装置， 其中所述的晶体管结构包括 ： 一基板， 具有一顶部 ； 一穿隧层， 设置在该基板的该顶部上， 其中该第一导电层设置在该穿隧层上并具有一底部 ； 一沟槽隔离层， 耦合于该基板的该顶。
24、部、 该穿隧层和该第一导电层的该底部 ； 一介电层， 设 置在该第一导电层和该沟槽隔离层上 ； 以及一第二导电层， 设置在该介电层上， 其中 ： 该基 板的该顶部、 该穿隧层和该导电层的该底部是成为对齐的 ； 该第一导电层是一多晶硅浮动 栅极层， 该第二导电层是一控制栅极层， 且更具有一第一表面和在该第一表面中的一拟合 曲率半径分布， 其中该第一表面包括该顶表面和耦合于该顶表面的一侧表面 ； 该拟合曲率 半径分布在该顶表面中具有该最小拟合曲率半径 ； 以及该顶表面平滑地延伸到该侧表面。 0017 本发明的目的及解决其技术问题另外还采用以下技术方案来实现。 依据本发明提 出的一种非挥发性记忆体装。
25、置， 该非挥发性记忆体装置包括一第一导电层、 一第二导电层 和一介电层。该介电层设置在该第一导电层和该第二导电层之间， 且具有一内穹形表面。 0018 本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 0019 前述的非挥发性记忆体装置， 还包括 ： 一基板， 具有一顶部 ； 一穿隧层， 设置在该 基板的该顶部上， 其中该第二导电层设置在该穿隧层上并具有一底部 ； 以及一沟槽隔离层， 耦合于该基板的该顶部、 该穿隧层和该导电层的该底部， 其中 ： 该第一导电层设置在该介电 层上， 且该介电层设置在该第二导电层和该沟槽隔离层上 ； 该介电层更具有一外穹形表面、 一内侧表面和一外侧表面。
26、 ； 该内穹形表面具有一第一底部和形成一内圆形尖端的一第一顶 部 ； 该外穹形表面具有一第二底部和形成一外圆形尖端的一第二顶部 ； 该第一底部平滑地 延伸到该内侧表面和该第一顶部 ； 以及该第二底部平滑地延伸到该外侧表面和该第二顶 部。 0020 本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案， 本发明 非挥发性记忆体装置及其制造方法至少具有下列优点及有益效果 ： 利用本发明的制造方法 形成一第一导电结构， 其中该第一导电结构具有一第一顶部 ； 以及， 将该第一顶部转换为一 第二顶部， 该第二顶部具有一穹形表面。 上述穹形表面能够减少漏电流的产生， 提高元件的 资料保存力。 0。
27、021 综上所述， 本发明是有关于一种非挥发性记忆体装置及其制造方法。该非挥发性 记忆体装置的制造方法包括下列步骤 ： 形成一导电层， 其中该导电层具有一第一顶部 ； 以 及， 将该第一顶部转换为一第二顶部， 该第二顶部具有一穹形表面。 该非挥发性记忆体装置 包括 ： 一晶体管结构 ； 以及一第一导电层， 设置在该晶体管结构中并具有一顶表面， 其中该 顶表面具有是有限的一最小拟合曲率半径。本发明在技术上有显著的进步， 并具有明显的 积极效果， 诚为一新颖、 进步、 实用的新设计。 说 明 书 CN 102867785 A 7 4/11 页 8 0022 上述说明仅是本发明技术方案的概述， 为了。
28、能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施， 并且为了让本发明的上述和其他目的、 特征和优点能够 更明显易懂， 以下特举较佳实施例， 并配合附图， 详细说明如下。 附图说明 0023 图 1 是本发明一实施例所提供一非挥发性记忆体装置的制造方法的流程图。 0024 图 2A、 图 2B、 图 2C、 图 2D、 图 2E 和图 2F 是本发明一实施例所提供该非挥发性记忆 体装置的制造方法的示意图。 0025 图 2G 是本发明一实施例所提供用于在图 2F 中配置的一可替代配置的示意图。 0026 图 3 是本发明一实施例所提供一非挥发性记忆体装置的示意图。 0027 图 4。
29、 是本发明一实施例所提供另一非挥发性记忆体装置的示意图。 0028 41、 81 ： 基板 0029 411、 51 ： 基板部分 0030 42、 44、 48、 66、 88 ： 介电层 0031 43、 49 ： 导电层 0032 431、 53 ： 导电部分 0033 44S、 52S、 53S、 54S、 56S、 66S、 76S ： 顶表面 0034 45 ： 沟槽结构 0035 45S、 9S ： 表面 0036 46 ： 介电结构 0037 46A ： 衬垫氧化物层 0038 46B ： 填料氧化物 0039 46Q、 421、 52、 441、 54、 56Q、 66Q、 。
30、76 ： 介电部分 0040 47 ： 氧化层 0041 50 ： 晶体管工件 0042 501 ： 介电模块 0043 51D、 511D、 52D、 53D、 83D、 83P ： 侧表面 0044 531、 631、 731、 831、 8322、 8822、 8842、 9322 ： 顶部 0045 53E ： 顶边缘部分 0046 56 ： 平坦化结构 0047 60 ： 工件 0048 63、 83 ： 导电层 0049 632 ： 子部分 0050 633 ： 暴露的边缘修剪表面 0051 80 ： 晶体管结构 0052 82 ： 穿隧层 0053 83 ： 导电层 0054 8。
31、32 ： 穹形表面 0055 8321、 835、 8821、 8841、 9321 ： 底部 说 明 书 CN 102867785 A 8 5/11 页 9 0056 86 ： 沟槽隔离层 0057 882 ： 外穹形表面 0058 882D ： 外侧表面 0059 884 ： 内穹形表面 0060 884D ： 内侧表面 0061 89 ： 控制栅极层 0062 91、 91A、 91B、 93、 94 ： 非挥发性记忆体装置 0063 932 ： 顶表面 0064 DS1、 DS2 ： 特定距离 0065 H83 ： 高度 0066 L83 ： 长度 0067 MR ： 遮罩区域 006。
32、8 NR ： 非遮罩区域 0069 R1 ： 拟合曲率半径分布 0070 RM ： 最小拟合曲率半径 0071 TH1、 TH2 ： 所移除厚度 0072 TH53、 TH54、 TH88 ： 厚度 0073 W83 ： 宽度 具体实施方式 0074 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效， 以下结合 附图及较佳实施例， 对依据本发明提出的非挥发性记忆体装置及其制造方法其具体实施方 式、 结构、 方法、 步骤、 特征及其功效， 详细说明如后。 0075 有关本发明的前述及其他技术内容、 特点及功效， 在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过具体实施方。
33、式的说明， 应当可对本发明为达成预定 目的所采取的技术手段及功效获得一更加深入且具体的了解， 然而所附图式仅是提供参考 与说明之用， 并非用来对本发明加以限制。 0076 请参阅图 1 所示， 其为本发明一实施例所提供一非挥发性记忆体装置的制造方法 300的流程图， 其中用于详细解说制造方法300的图形显示在图2A、 图2B、 图2C、 图2D、 图2E 和图2F中。 用于图1中流程的下列叙述涉及制造多个非挥发性记忆体单元中的一个。 在步 骤 302 中， 提供一基板 41， 基板 41 包括一基板部分 411 和一基板部分 51。例如， 基板 41 是 一半导体基板， 比如一硅基板。在步骤 。
34、304 中， 在基板 41 上形成一介电层 42， 介电层 42 包 括一介电部分 421 和一介电部分 52。例如， 介电层 42 是一氧化物层， 比如一氧化硅 (SiO2) 层。 0077 在步骤306中， 在介电层42上形成一导电层43， 导电层43包括一导电部分431和 一导电部分 53。例如， 导电层 43 是一多晶硅层。在步骤 308 中， 在导电层 43 上形成一介 电层 44， 介电层 44 包括一介电部分 441 和一介电部分 54。例如， 介电层 44 是一硬遮罩层。 介电层 44 可以是一氮化硅 (Si3N4) 层。 0078 在步骤310中， 图案化介电层44， 应用自。
35、对齐浅沟槽隔离(self-aligned shallow 说 明 书 CN 102867785 A 9 6/11 页 10 trench isolation， SA-STI) 过程来形成一沟槽结构 45。所述沟槽结构 45 通过介电层 44、 导电层 43 和介电层 42 而向下延伸入基板 41。例如， 介电层 44 配置在其上具有一遮罩区域 和一非遮罩区域。 该自对齐浅沟槽隔离过程在该非遮罩部分中形成沟槽结构45。 沟槽结构 45 用于将多个记忆体单元区域分开。通过步骤 310， 藉由将介电部分 441、 导电部分 431、 介 电部分 421 和基板 411 部分移除， 形成沟槽结构 45。
36、， 以留下介电部分 54、 导电部分 53、 介电 部分 52 和基板部分 51。介电部分 54 和导电部分 53( 是一导电层 ) 可分别作为一遮罩层和 一浮动栅极层。介电部分 52 和基板部分 51 可分别形成该非挥发性记忆体装置的一穿隧层 和一基板。 0079 在步骤 312 中， 形成一介电结构 46 来填满沟槽结构 45。例如， 介电结构 46 是一 填料介电物并包括一可选择的衬垫氧化物层 46A 和一填料氧化物 46B。例如， 该填料氧化 物可以是藉由采用一高密度等离子体 (high density plasma， HDP) 沉积或者一玻璃悬涂 (spinon glass， SOG。
37、) 技术而形成的。 0080 在步骤 314 中， 化学机械研磨 (chemical-mechanical polishing， CMP) 过程或者 回蚀过程被应用来平坦化介电结构46， 其中介电结构46被处理直到暴露介电部分54为止。 利用步骤 314， 介电结构 46 具有被留下的一平坦化结构 56。结果， 介电部分 54 的顶表面可 以与平坦化结构 56 的顶表面对齐。例如， 平坦化结构 56 被填补在沟槽结构 45 中， 并耦合 于介电部分 54、 导电部分 53( 是一导电层 ) 和介电部分 52。 0081 在步骤 316 中， 用大于介电部分 54 的厚度的一所移除厚度， 回蚀或。
38、者藉由 CMP 处 理平坦化结构 56 来将平坦化结构 56 的一部分移除， 以使平坦化结构 56 具有被留下的一介 电层 66。例如， 步骤 316 是藉由一稀释氢氟酸 (dilute HF) 清洁过程和一干蚀刻过程的其 中之一而执行的。例如， 介电层 66 具有一顶表面， 介电层 66 的该顶表面以一特定距离低于 导电部分 53 的一顶表面。 0082 在步骤 318 中， 将介电部分 54 移除， 且能够同时将导电部分 53 的一顶边缘部分 53E 移除来使导电部分 53 具有被留下的一导电层 63( 是一导电部分 )。导电层 63 具有一 顶部 631， 其中导电层 63 的顶部 63。
39、1 可以具有一子部分 632， 且子部分 632 具有一暴露的边 缘修剪表面 633。例如， 导电部分 53 的顶边缘部分 53E 被移除来形成暴露的边缘修剪表面 633， 且步骤 318 是藉由使用一热磷酸 (hot H3P04) 清洁过程而执行的。 0083 在步骤 320 中， 藉由应用一低温氧化过程到暴露的边缘修剪表面 633， 将子部分 632 转变为一氧化层 47 来将顶部 631 转换为一顶部 731， 其中氧化层 47 覆盖顶部 731。例 如， 该低温氧化过程包括从一低温等离子体氧化过程、 一自由基氧化过程和一臭氧清洁过 程中所选的一个。 0084 在步骤 322 中， 将氧。
40、化层 47 移除， 且用与导电部分 53 的厚度相关的一所移除厚 度， 将介电层66的一部分移除， 以将顶部731转换为一顶部831并使介电层66和导电层63 分别具有被留下的一导电层 83 和一介电部分 76， 其中导电层 83 具有顶部 831， 且顶部 831 是暴露的并具有一穹形表面 (domed surface)832。例如， 步骤 322 是藉由使用一稀释氢氟 酸 (dilute HF) 清洁过程而执行的。例如， 介电部分 76 具有一顶表面， 介电部分 76 的该顶 表面以一特定距离高于介电部分 52 的一顶表面。 0085 在步骤 324 中， 在介电部分 76 和导电层 83。
41、 的顶部 831 上形成一介电层 48。例如， 介电层48是沉积在介电部分76和导电层83的顶部831上的一氧化物氮化物氧化物(ONO) 说 明 书 CN 102867785 A 10 7/11 页 11 层。在步骤 326 中， 在介电层 48 上形成一导电层 49 来形成该非挥发性记忆体装置。例如， 导电层 49 是一多晶硅层， 且介电层 48 是一多晶硅间介电层。例如， 介电层 48 是该非挥发 性记忆体装置的一控制栅极层。 0086 请参阅图 2A、 图 2B、 图 2C、 图 2D、 图 2E 和图 2F 琐事， 其为本发明一实施例所提供 非挥发性记忆体装置 91 的制造方法 300。
42、 的示意图。在图 2A- 图 2F 中， 非挥发性记忆体装 置 91 包括两个非挥发性记忆体装置 91A 和 91B， 比如两个浮动栅极非挥发性记忆体单元。 为了下列的叙述便于理解， 虽然讨论将涉及每一个非挥发性记忆体装置， 但将参考非挥发 性记忆体装置 91A 和 91B 的其中之一。例如， 非挥发性记忆体装置 91A 是一 NAND 浮动栅极 记忆体装置和一 NOR 浮动栅极记忆体装置的其中之一。 0087 在图 2A 中， 已提供一基板 41， 基板 41 包括两基板部分 411 和 51。例如， 基板 41 是一半导体基板， 比如一硅基板。在基板 41 上已形成一介电层 42， 介电层。
43、 42 包括两介电 部分 421 和 52。例如， 介电层 42 是一氧化物层， 比如一氧化硅 (SiO2) 层。在介电层 42 上 已形成一导电层 43， 导电层 43 包括两导电部分 431 和 53。例如， 导电层 43 是一多晶硅层。 在导电层 43 上已形成一介电层 44， 介电层 44 包括两介电部分 441 和 54。例如， 介电层 44 是一硬遮罩层。介电层 44 可以是一氮化硅 (Si3N4) 层。 0088 在图 2B 中， 藉由将介电部分 441、 导电部分 431、 介电部分 421 和基板部分 411 移 除， 沟槽结构 45 已被形成， 以留下介电部分 54、 导电。
44、部分 53、 介电部分 52 和基板部分 51。 沟槽结构 45 从介电层 44 的顶表面 44S 通过介电层 44、 导电层 43 和介电层 42 而向下延 伸入基板 41。例如， 应用自对齐浅沟槽隔离 (self-aligned shallow trench isolation， SA-STI) 过程以形成沟槽结构 45。例如， 介电部分 54 和导电部分 53( 是一导电层 ) 可分别 作为一遮罩层和一浮动栅极层。介电部分 52 和基板部分 51 可分别形成非挥发性记忆体装 置 91A 的一穿隧层和一基板。 0089 介电层44配置在其上具有一遮罩区域MR和一非遮罩区域NR。 该自对齐浅。
45、沟槽隔 离过程在非遮罩部分NR形成沟槽结构45。 沟槽结构45用于将多个非挥发性记忆体单元区 域分开。例如， 基板部分 51 的顶部 511、 介电部分 52 和导电部分 53 是成为对齐的。 0090 在图 2B 中， 已形成一介电结构 46 来填满沟槽结构 45， 且形成一晶体管工件 50， 介电结构 46 作为一填料介电物。在一具体实施例中， 介电结构 46 是一氧化物结构， 且包 括一衬垫氧化物层 46A 和一填料氧化物 46B ； 衬垫氧化物层 46A 是藉由一现场蒸汽生长 (in-situ steam growth， ISSG) 或者一热处理过程 (thermal process)。
46、 而沉积在沟槽结构 45的表面45S上， 然后填料氧化物46B是在衬垫氧化物层46A上形成的来填满沟槽结构45。 例如， 填料氧化物 46B 可以是藉由采用一高密度等离子体 (high density plasma， HDP) 沉 积或者一玻璃悬涂 (spin on glass， SOG) 技术而形成的。例如， 介电结构 46 包括一介电部 分 46Q、 一介电部分 56Q 和一介电层 66。 0091 例如， 晶体管工件 50 可包括基板部分 51、 介电部分 52 和一介电模块 501， 其中介 电部分 52 设置在基板部分 51 上， 导电部分 53 设置在晶体管工件 50 中， 且介电。
47、模块 501 耦 合于基板部分 51、 介电部分 52 和导电部分 53。介电模块 501 包括介电部分 54 和介电结构 46， 其中介电部分 54 是设置在导电部分 53( 是一导电层 ) 上和在介电结构 46 下面， 且介电 结构 46 耦合于介电部分 54、 导电部分 53 和介电部分 52。导电部分 53 包括一顶边缘部分 53E 和一导电层 63( 是一导电部分 )， 且是设置在介电部分 52 上和介电模块 501 下面。例 说 明 书 CN 102867785 A 11 8/11 页 12 如， 介电部分 54、 导电部分 53 和介电部分 52 由介电结构 46 所围绕。 00。
48、92 在图 2C 中， 化学机械研磨 (CMP) 过程或者回蚀过程已被应用来平坦化介电结构 46， 且由介电部分 54 的顶表面 54S 所停止。因此， 介电结构 46 的介电部分 46Q( 显示在图 2B中)可以予以移除来暴露介电部分54， 并使介电结构46具有被留下的一平坦化结构56， 其中导电部分 53 具有一顶表面 53S 和一厚度 TH53。平坦化结构 56 包括介电部分 56Q 和介 电层 66， 介电部分 56Q 具有一所移除厚度 TH1， 且介电部分 54 的顶表面可以与平坦化结构 56 的顶表面对齐。 0093 在图 2D 中， 用大于介电部分 54 的厚度 TH54 的所移。
49、除厚度 TH1， 已回蚀或者藉由 CMP 处理平坦化结构 56 来将平坦化结构 56 的介电部分 56Q 移除， 并使平坦化结构 56 具有 被留下的介电层 66。例如， 平坦化结构 56 的部分 56Q 已是藉由一稀释氢氟酸 (dilute HF) 清洁过程和一干蚀刻过程的其中之一而移除的。 例如， 介电层66具有一顶表面66S， 顶表面 66S 以一特定距离 DS1 低于导电部分 53 的顶表面 53S。介电层 66 包括两介电部分 66Q 和 76， 其中介电部分 66Q 具有一所移除厚度 TH2。 0094 在图 2D 中， 已将介电部分 54 移除， 且能够同时将导电部分 53 的顶边缘部分 53E( 显示在图 2B 中 ) 移除来使导电部分 53 的导电层 63( 是一导电部分 ) 留下并形成一工 件 60。导电层 63 包括一顶部 631， 其中导电层 63 的顶部 631 可以具有一子部分 632。