《性能增强的背面感测生物场效应晶体管.pdf》由会员分享，可在线阅读，更多相关《性能增强的背面感测生物场效应晶体管.pdf（24页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104051512A43申请公布日20140917CN104051512A21申请号201310342244322申请日2013080761/785,05520130314US13/905,91220130530USH01L29/772200601H01L21/33520060171申请人台湾积体电路制造股份有限公司地址中国台湾新竹72发明人郑钧文刘怡劭赖飞龙林威成廖大传杨健国74专利代理机构北京德恒律治知识产权代理有限公司11409代理人章社杲孙征54发明名称性能增强的背面感测生物场效应晶体管57摘要本发明提供一种生物场效应晶体管（BIOFET）和制造BIOFET器件的方法。
2、。该方法包括使用与互补金属氧化物半导体（CMOS）工艺兼容或者互补金属氧化物半导体工艺特有的一种或多种工艺步骤来形成BIOFET。BIOFET器件包括衬底、具有邻近沟道区的处理层的晶体管结构、隔离层、以及位于处理层上的隔离层的开口中的介电层。介电层和处理层设置在晶体管的与栅极结构相对的侧面上。处理层可以是轻掺杂的沟道层或者耗尽层。本发明还提供了一种性能增强的背面感测生物场效应晶体管。30优先权数据51INTCL权利要求书1页说明书12页附图10页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书12页附图10页10申请公布号CN104051512ACN104051512A1/。
3、1页21一种生物场效应晶体管（BIOFET）器件，包括衬底；晶体管结构，在所述衬底中具有位于源极区、漏极区以及有源区上方的栅极结构，所述有源区包括沟道区和处理层；隔离层，位于所述衬底的与所述栅极结构相对的侧面上，所述隔离层在所述晶体管结构的所述有源区处具有开口；以及介电层，位于所述开口中。2根据权利要求1所述的BIOFET器件，其中，所述处理层是轻掺杂层。3根据权利要求1所述的BIOFET器件，其中，所述处理层包括掺杂类型与所述沟道区中的掺杂物相反的掺杂物。4根据权利要求1所述的BIOFET器件，其中，所述处理层包括氢。5根据权利要求1所述的BIOFET器件，进一步包括金属冠结构，位于所述隔离。
4、层上方并且至少部分地覆盖所述开口的侧壁。6根据权利要求1所述的BIOFET器件，其中，所述介电层包括氧化铝、氧化钛、氧化铪、氧化钽、氧化锡或它们的组合。7根据权利要求1所述的BIOFET器件，进一步包括设置在所述隔离层上的射流沟道。8根据权利要求1所述的BIOFET器件，进一步包括多层互连件（MLI），在所述衬底中设置在所述衬底的与所述栅极结构相同的侧面上。9一种制造BIOFET器件的方法，包括在半导体衬底上形成晶体管，其中，所述晶体管包括形成在所述半导体衬底的第一侧面上的栅极结构和介于源极区和漏极区之间的有源区；在设置在所述半导体衬底的第二侧面上的隔离层中蚀刻开口，所述开口暴露所述晶体管的有。
5、源区；通过所述开口的底部，将掺杂物嵌入所述晶体管的有源区中以形成处理层；以及在所述处理层上沉积介电层。10一种器件，包括多个第一BIOFET，每个所述第一BIOFET都包括有源区，位于源极区和漏极区之间以及栅极结构下方，所述有源区包括沟道区和第一处理层，并且所述沟道区邻接所述栅极结构；和介电层，设置在所述第一处理层的与所述沟道区相对的侧面上；其中，所述第一处理层包括第一浓度的第一掺杂物；以及多个第二BIOFET，每个所述第二BIOFET都包括有源区，位于源极区和漏极区之间以及栅极结构下方，所述有源区包括沟道区和第二处理层，并且所述沟道区邻接所述栅极结构；和介电层，设置在所述第二处理层的与所述沟。
6、道区相对的侧面上；其中，所述第二处理层包括第二浓度的第二掺杂物。权利要求书CN104051512A1/12页3性能增强的背面感测生物场效应晶体管0001相关申请0002本申请要求于2013年3月14日提交的标题为“BACKSIDESENSINGBIOFETWITHENHANCEDPERFORMANCE”的第61/785,055号美国临时专利申请的优先权，其全部内容结合于此作为参考。技术领域0003本发明涉及生物传感器和用于形成生物芯片的方法。本发明尤其涉及具有生物传感器和射流器件的生物芯片及其形成方法。背景技术0004生物传感器是用于感测和探测生物分子的器件，并且基于电子、电化学、光学以及机械。
7、探测原理进行操作。包括晶体管的生物传感器是电感测电荷、光子、以及生物实体或生物分子的机械特性的传感器。可以通过探测生物实体或生物分子本身，或者经由指定的反应物和生物实体/生物分子之间的相互作用和反应来执行探测。可以使用半导体工艺来制造这样的生物传感器，该生物传感器可以快速地转换电信号，并且可以容易地应用于集成电路（IC）和微机电系统（MEMS）。0005生物芯片实质上是可以执行成百上千个同时发生的生物化学反应的小型实验室。生物芯片可以探测特定生物分子、测量它们的特性、处理信号以及甚至可以直接分析数据。生物芯片使得研究者能够快速地拍摄数量较少的大量生物分析物，用于从疾病诊断到生物恐怖剂的探测的多。
8、种目的。先进的生物芯片使用多个生物传感器连同微射流技术，以集成反应、感测和采样管理。BIOFET（生物场效应晶体管或者生物有机场效应晶体管）是一种类型的生物传感器，包括用于电感测生物分子或生物实体的晶体管。虽然BIOFET在很多方面都是有利的，但是例如由于半导体制造工艺之间的兼容性问题、生物应用、对半导体制造工艺的约束和/或限制、电信号和生物应用的灵敏度和分辨率和/或由实现大规模集成（LSI）处理产生的其他挑战，导致在它们的制造和/或操作中产生挑战。发明内容0006为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种生物场效应晶体管（BIOFET）器件，包括衬底；晶体管结构，在所述衬。
9、底中具有位于源极区、漏极区以及有源区上方的栅极结构，所述有源区包括沟道区和处理层；隔离层，位于所述衬底的与所述栅极结构相对的侧面上，所述隔离层在所述晶体管结构的所述有源区处具有开口；以及介电层，位于所述开口中。0007在该BIOFET器件中，所述处理层是轻掺杂层。0008在该BIOFET器件中，所述处理层包括掺杂类型与所述沟道区中的掺杂物相反的掺杂物。0009在该BIOFET器件中，所述处理层包括氢。说明书CN104051512A2/12页40010该BIOFET器件进一步包括金属冠结构，位于所述隔离层上方并且至少部分地覆盖所述开口的侧壁。0011在该BIOFET器件中，所述介电层包括氧化铝、。
10、氧化钛、氧化铪、氧化钽、氧化锡或它们的组合。0012该BIOFET器件进一步包括设置在所述隔离层上的射流沟道。0013该BIOFET器件进一步包括多层互连件（MLI），在所述衬底中设置在所述衬底的与所述栅极结构相同的侧面上。0014在该BIOFET器件中，经由所述MLI上方的钝化层，将载体衬底接合至所述衬底上。0015根据本发明的另一方面，提供了一种制造BIOFET器件的方法，包括在半导体衬底上形成晶体管，其中，所述晶体管包括形成在所述半导体衬底的第一侧面上的栅极结构和介于源极区和漏极区之间的有源区；在设置在所述半导体衬底的第二侧面上的隔离层中蚀刻开口，所述开口暴露所述晶体管的有源区；通过所述。
11、开口的底部，将掺杂物嵌入所述晶体管的有源区中以形成处理层；以及在所述处理层上沉积介电层。0016在该方法中，嵌入所述掺杂物包括注入导电性与所述有源区中的掺杂物相反的掺杂物。0017在该方法中，嵌入所述掺杂物进一步包括形成注入掩模；激活所述掺杂物；以及去除所述注入掩模。0018在该方法中，嵌入所述掺杂物包括当所述晶体管是N型晶体管时，注入氢或氘。0019在该方法中，嵌入所述掺杂物包括在所述开口中形成重掺杂的牺牲介电层；使掺杂物从所述牺牲介电层扩散至所述有源区；以及去除所述牺牲介电层。0020该方法进一步包括在氧或氢/氘环境中对所述半导体衬底进行退火。0021该方法进一步包括减薄所述半导体衬底；以。
12、及在所述半导体衬底的第二侧面上沉积隔离层。0022在该方法中，所述半导体衬底是SOI衬底，并且所述减薄至少部分地去除掩埋氧化物层。0023该方法进一步包括在所述介电层上方形成金属冠结构，所述金属冠结构的一部分覆盖所述隔离层的一部分；以及在所述金属冠结构上接合受体，其中，所述受体选自由酶、抗体、配体、受体、缩氨酸、核苷酸、器官细胞、生物体和组织片段所构成的组。0024根据本发明的又一方面，提供了一种器件，包括多个第一BIOFET，每个所述第一BIOFET都包括有源区，位于源极区和漏极区之间以及栅极结构下方，所述有源区包括沟道区和第一处理层，并且所述沟道区邻接所述栅极结构；和介电层，设置在所述第一。
13、处理层的与所述沟道区相对的侧面上；其中，所述第一处理层包括第一浓度的第一掺杂物；以及多个第二BIOFET，每个所述第二BIOFET都包括有源区，位于源极区和漏极区之间以及栅极结构下方，所述有源区包括沟道区和第二处理层，并且所述沟道区邻接所述栅极结构；和介电层，设置在所述第二处理层的与所述沟道区相对的侧面上；其中，所述第二处理层包括第二浓度的第二掺杂物。0025在该器件中，所述第一BIOFET是N型晶体管，并且所述第二掺杂物是氢，以及所述第二BIOFET是P型晶体管，并且所述第二掺杂物是硼。说明书CN104051512A3/12页5附图说明0026当结合附图进行读取时，通过以下详细说明来最好地理。
14、解本发明的多个方面。应该强调的是，根据工业中的标准实践，多种部件没有按比例绘制。实际上，为了论述的清楚起见，多种部件的尺寸可以任意增加或减小。0027图1是根据本发明的一个或多个方面的BIOFET器件的实施例的截面图。0028图2A和图2B是根据本发明的一个或多个方面制造BIOFET器件的方法的多种实施例的流程图。0029图3至图14是根据本发明所构造的BIOFET器件的多种实施例的截面图。具体实施方式0030应该理解，以下发明内容提供用于实现本发明的不同特征的多个不同实施例或实例。以下描述部件和布置的特定实例，以简化本发明。当然，这些仅是实例并且不用于进行限定。而且，以下说明书中的第一部件形。
15、成在第二部件上方或上可以包括以直接接触的方式形成的第一部件和第二部件的实施例，并且还可以包括可以形成介于第一部件和第二部件之间的附加部件，使得第一部件和第二部件可以不直接接触的实施例。而且，所提及的诸如“顶部”、“前面”、“底部”和“背面”的关系术语用于提供元件之间的相对关系并且不旨在暗示任何绝对方向。为了简单和清楚起见，多种部件可以按照不同比例任意绘制。0031在BIOFET中，通过用作表面受体的固定的探针分子的生物或生物化学兼容层或者生物功能层来代替MOSFET（金属氧化物半导体场效应晶体管）的栅极，从而控制其源极接触件和漏极接触件之间的半导体的导电性。本质上，BIOFET是具有半导体传感。
16、器的场效应生物传感器。BIOFET的优点是具有无标记操作（LABELFREEOPERATION）的前景。BIOFET的使用避免了昂贵和耗时的标记操作，诸如，通过荧光或放射性探针标记分析物。0032目标生物分子或生物实体与栅极或固定在BIOFET的栅极上的受体分子接合来调节BIOFET的导电性。当目标生物分子或生物实体被接合到栅极或固定受体上时，通过栅极电势来改变BIOFET的漏电流，其取决于被接合目标的类型和数量。漏电流的改变可以进行测量并且用于确定受体和目标生物分子或生物分子本身之间的接合（BONDING）的类型和数量。多种受体可以用于功能化（FUNCTIONALIZE）BIOFET的栅极，。
17、诸如离子、酶、抗体、配体、受体、缩氨酸、寡核苷酸、器官细胞、生物体和组织片段。例如，为了探测SSDNA（单链脱氧核糖核酸），可以通过固定互补SSDNA链来功能化BIOFET的栅极。而且，为了探测诸如肿瘤标志物的多种蛋白质，可以通过单克隆抗体来功能化BIOFET的栅极。0033生物传感器的一个实例具有作为连接至BIOFET的栅极的浮栅的顶部的感测表面。浮栅通过金属互连线和通孔（或多层互连件，MLI）的叠层连接到BIOFET的栅极结构。栅电极上方的多种金属层还可能导致在MLI形成工艺期间被天线效应损害。在这样的BIOFET中，在最后（顶部）金属层的外表面或者在MLI的顶部上形成的介电表面处发生电位。
18、调节反应，并且由BIOFET间接地感测该电位调节反应。因为与MLI相关的寄生电容，所以器件的灵敏度低于其他生物传感器。结果，通常指定感测板尺寸，使得在感测板上可以发生充足可探测数量的电位调节反应。最小感测板尺寸相应地限制BIOFET密度。0034在另一个实例中，生物分子直接地或通过受体接合至BIOFET的栅极或栅极电介质上。这些“直接感测”BIOFET在没有与MLI相关的寄生电容的情况下直接感测目标生物说明书CN104051512A4/12页6分子。其构造要求去除BIOFET上方的MLI材料以形成感测阱，并且使栅电极或栅极电介质暴露于发生电位调节表面反应的射流环境中。这些BIOFET比浮栅类型。
19、更加敏感，但是由于多种原因，构造这些BIOFET具有挑战性。被蚀刻的感测阱具有高纵横比，例如，30以上，所以通常通过高能量等离子体蚀刻来执行该蚀刻。感测阱的高纵横比还限制被蚀刻的感测阱的轮廓。由于电荷所产生的损害，高能量等离子体蚀刻可能损害栅电极。尝试减小感测阱的高纵横比以使蚀刻更加容易导致将金属层的数量限制到一或两个金属层。金属层的减少限制了器件的互连布线和集成选项，例如，用于控制BIOFET的电路的数量和类型。因为未对准可能暴露MLI环绕感测阱的金属，或者导致感测表面面积小于设计的面积，工艺对对准也非常敏感。0035在另一个实例中，接近衬底的背面上的栅极放置生物分子。在该实例中，通过将衬底。
20、的背面作为射流栅极，在沟道区的背面上形成栅极和感测表面。该实例避免了必须蚀刻穿过多层互连件并且紧邻栅极放置生物分子的困难以比浮栅生物传感器具有更高的灵敏度。该类型的BIOFET被称为背面感测（BSS）BIOFET。本发明的多种实施例涉及BSSBIOFET，其包括介于源极和漏极之间的栅极下方的有源区中的掺杂浓度梯度和/或紧邻射流栅极的有源区表面的表面处理。这样的掺杂浓度梯度允许BSSBIOFET的电特性调节。有源区包括紧邻射流栅极的处理层和沟道区。掺杂浓度梯度可以是通过将不同导电类型的掺杂物从沟道区的其余部分添加到沟道区的处理层或者通过使沟道区中的薄处理层中的掺杂物去活性所形成的轻掺杂层或耗尽层。
21、。表面处理还包括在氧或氢环境下进行退火。0036图1是背面感测（BSS）BIOFET100的示意图。半导体器件100包括形成在衬底114上的栅极结构102。栅极结构102是用于BSSBIOFET的背栅。衬底114进一步包括源极区104、漏极区106以及介于源极区104和漏极区106之间的有源区108（例如，包括沟道区）。可以使用合适CMOS加工技术形成栅极结构102、源极区104、漏极区106以及有源区108。栅极结构102、源极区104、漏极区106以及有源区108形成FET。有源区108紧邻背面的一部分是处理层107，从而可以是轻掺杂的沟道层或者耗尽层。处理层107可以包括在有源区108的。
22、其余部分中未找到的掺杂物。例如，对于NMOS，可以用砷或磷掺杂处理层107。对于PMOS，可以用硼掺杂处理层107。处理层107可以包括倾向于使掺杂物去活性的中和物质，例如，使硼去活性的氢。可以通过退火以修复悬挂键或减少引入缺陷的等离子体来形成处理层107。在氧或臭氧的氧气氛中的退火会修复悬挂键。氢或氘的氢气氛中的退火会减少可移动离子和界面陷阱以防止等离子体导致的损害。0037与栅极结构102相比，隔离层110设置在衬底114的相对侧上。隔离层110可以是绝缘体上硅（SOI）衬底的掩埋氧化物（BOX）层。隔离层110中的开口与有源区108基本对准。在有源区108的背面上介电层124设置在开口的。
23、底部上。介电层124用作用于射流栅极的栅极电介质，并且覆盖处理层107的表面以及源极和漏极（106/104）未被隔离层110覆盖的任何部分。0038在一些实施例中，金属冠结构126设置在介电层124上方并且至少部分地覆盖隔离层110的侧壁。当使用金属冠结构126时，该金属冠结构126是用于探测生物分子或生物实体的感测表面。金属冠结构126的面积大于介电层124，并且由此可以容纳更多电势调节反应。在一些实施例中，金属冠结构126延伸到在隔离层110中的开口的顶部拐角上方，并且部分地覆盖隔离层110。在特定实施例中，在金属冠结构126上接合或放大多个受体，说明书CN104051512A5/12页7。
24、以提供用于探测生物分子或生物实体的部位。在其他实施例中，金属冠结构126表面用于将具有特定亲和力的生物分子或生物实体128接合到金属材料。用于金属冠结构126的含金属材料包括钽、氮化钽、铌、氮化钨、氧化钌或它们的组合。还可以使用包括金和铂的其他金属。根据一些实施例，用于金属冠结构126的材料是欧姆金属（OHMICMETAL）。半导体器件100包括经由金属冠结构126与源极区106、漏极区、栅极结构102、以及栅极的电接触件（未示出）。如果不使用金属冠结构126，则介电层124是提供受体的接合部位的界面层。0039因此，虽然传感器FET使用栅极接触件来控制源极和漏极之间的半导体（例如，沟道）的导。
25、电性，但是半导体器件100允许形成在FET器件的背面上的受体控制导电性，而栅极结构102（例如，多晶硅）用作背栅（例如，传统FET中的源极衬底或体节点）。背栅可以在没有块状衬底效应的情况下控制沟道电子分布。因此，如果分子附接到射流栅极上的受体，则改变场效应晶体管沟道区的阻抗。还可以使栅极具有偏压。紧邻金属冠结构上或者界面层上的感测表面来定位正面射流栅电极。因此，半导体器件100可以用于探测包含在射流结构132中的分析物环境130内的一种或多种特定生物分子或生物实体。0040通过将掺杂物添加到介电层124下方的处理层107中，可以调节BIOFET100的性能。根据多个实施例，当处理层107是轻掺。
26、杂层或耗尽层时，可以使BIOFET100对接合到受体或栅极的分子更加敏感。换句话说，关于没有处理层107的BIOFET，可以增加用于栅极电压的漏电流。在一些实施例中，处理层107提供可以避免或减少电流泄漏的更大带隙。0041半导体器件100可以包括附加无源部件，诸如，电阻器、电容器、电感器和/或熔丝；以及其他有源部件，包括P沟道场效应晶体管（PFET）、N沟道场效应晶体管（NFET）、金属氧化物半导体场效应晶体管（MOSFET）、互补金属氧化物半导体（CMOS）晶体管、高压晶体管和/或高频晶体管。应该进一步理解，可以在半导体器件100中添加附加部件，并且对于半导体器件100的附加实施例，以下描。
27、述的一些部件可以被替换或删除。0042图2A是用于制造BSS生物场效应晶体管（BIOFET）的方法200的加工流程图。方法200包括使用与互补金属氧化物半导体（CMOS）工艺兼容或者互补金属氧化物半导体特有的一个或多个工艺操作来形成BIOFET。应该理解，在方法200之前、期间和之后，可以提供附加步骤，并且在本发明的不同实施例中，以下描述的一些步骤可以被代替或删除。而且，应该理解，方法200包括具有典型CMOS技术加工流程的特征的步骤，并且本文中仅那些步骤进行简要描述。0043方法200开始于操作202，其中，提供衬底。衬底是半导体衬底。半导体衬底可以是硅衬底。可选地，衬底可以包括另一种元素半。
28、导体，诸如，锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SIGE、GAASP、ALINAS、ALGAAS、GAINAS、GAINP和/或GAINASP；或它们的组合。在多种实施例中，衬底是绝缘体上半导体（SOI）衬底。SOI衬底可以包括通过诸如注氧隔离（SIMOX）的工艺和/或其他合适工艺所形成的掩埋氧化物（BOX）层。诸如，衬底可以被掺杂为P型和N型。如本文中所使用的，工件是指衬底以及结合或沉积在其上的任何材料。半导体衬底（或器件衬底）是指在其上和其中构建器件的基本材料，并且不包括任何沉积或接合的材料。图3是具有衬底302的部分制造的BIOFET。
29、300的截面图。在图3的实例中，衬底302是包括块状硅层304、氧化物层306以及有源层308的SOI衬底。氧化物层306可以是掩埋氧化物（BOX）层。在一个实施例中，BOX层是二氧化硅（SIO2）。有源层308可以包括硅。可以用N型和/或P型掺说明书CN104051512A6/12页8杂物适当地掺杂有源层308。0044参考图2A，方法200然后进行至操作204，其中，在衬底上形成场效应晶体管（FET）。FET可以是N型FET（NFET）或P型FET（PFET）。FET包括栅极结构、源极区、漏极区、以及介于源极区和漏极区之间的沟道区。例如，根据FET的类型，源极/漏极区可以包括N型掺杂物或P。
30、型掺杂物。栅极结构包括栅极介电层、栅电极层和/或其他合适层。在一些实施例中，栅电极是多晶硅。其他栅电极包括金属栅电极，该金属栅电极包括诸如CU、W、TI、TA、CR、PT、AG、AU的材料、类似TIN、TAN、NISI、COSI的合适金属化合物或这些导电材料的组合。在多种实施例中，栅极电介质是氧化硅。其他栅极电介质包括氮化硅、氮氧化硅、具有高介电常数（高K）的电介质和/或它们的组合。高K材料的实例包括硅酸铪、氧化铪、氧化锆、氧化铝、五氧化二钽、二氧化铪氧化铝（HFO2AL2O3）合金或它们的组合。可以使用典型CMOS工艺形成FET，诸如，光刻；离子注入；扩散；沉积，包括物理汽相沉积（PVD）、。
31、金属蒸镀或溅射、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）、常压化学汽相沉积（APCVD）、低压CVD（LPCVD）、高密度等离子体CVD（HDPCVD）、原子层CVD（ALCVD）、旋涂；蚀刻，包括湿蚀刻、干蚀刻以及等离子体蚀刻；和/或其他合适CMOS工艺。0045图3是部分制造的具有衬底302的BIOFET300的截面图。部分制造的BIOFET300包括栅极电介质312、栅电极314、源极/漏极区316以及有源区319。源极/漏极区316和有源区319可以包括相反类型（例如，N型/P型）的掺杂物。栅电极314是多晶硅栅极或者金属栅极。栅极电介质312是栅极氧化物层（例如。
32、，SIO2、HFO2或其他高K金属氧化物）。0046在衬底上形成FET之后，在衬底上形成多层互连（MLI）结构。MLI结构可以包括导线、导电通孔和/或中间介电层（例如，层间电介质（ILD）。MLI结构可以提供到晶体管的物理和电连接。导线可以包括铜、铝、钨、钽、钛、镍、钴、金属硅化物、金属氮化物、多晶硅、它们的组合和/或可能包括一层或多层或者衬里（LINING）的其他材料。中间或层间介电层（例如，ILD层）可以包括二氧化硅、掺氟硅玻璃（FGS）、SILK（来自DOWCHEMICALOFMICHIGAN的产品）、BLACKDIAMOND（由APPLIEDMATERIALSOFSANTACLARA,。
33、CALIFORNIA提供的）和/或其他绝缘材料。可以通过CMOS制造中特有的合适工艺（诸如，CVD、PVD、ALD、电镀、旋涂）和/或其他工艺来形成MLI。0047参考图3的实例，在衬底302上设置MLI结构318。MLI结构318包括通过导电通孔或插塞322连接的多条导线320。在一个实施例中，导线320包括铝和/或铜。在一个实施例中，通孔322包括钨。在另一个实施例中，通孔322包括铜。介电层324设置在衬底302上，以包括介于其间的MLI结构318的导电部件。介电层324可以是层间电介质（ILD层）或者金属间介电（IMD）层和/或由多个ILD或IMD子层构成。在一个实施例中，介电层324。
34、包括氧化硅。MLI结构318提供到栅极314和/或源极/漏极316的电连接。0048再次参考图2A，在操作206中，在衬底的背面形成开口。开口是在设置在衬底的背面上的一个或多层中所形成的沟槽。开口暴露衬底位于栅极栅极并且邻近FET的沟道区的的区域。可以使用在衬底上提供图案的合适光刻工艺和从背面去除材料直到暴露FET器件的体结构的蚀刻工艺来形成开口。合适蚀刻工艺包括湿蚀刻、干蚀刻、等离子体蚀刻和/或其他合适工艺。0049在一些实施例中，形成开口操作的细节包括图2B的流程图和图4至图10的截面图所示的多个步骤。在图2B的操作252中，附接载体衬底。如图4所示，将载体衬底402附说明书CN10405。
35、1512A7/12页9接（例如，接合）至器件衬底302。将载体衬底402附接至MLI上方的器件衬底302的正面。在一个实施例中，将载体衬底接合至在MLI和/或衬底的ILD层上所形成的钝化层404。可以使用熔接、扩散、共熔、阳极、聚合物和/或其他合适接合方法将载体衬底附接至器件衬底。示例性载体衬底包括硅、玻璃以及石英。载体衬底402可以包括其他功能件，诸如，互连部件、晶圆接合部位、被限定的空腔和/或其他合适部件。在随后加工（例如，在减薄之后）期间，可以去除载体衬底。0050在图2B的操作254中，使半导体衬底减薄。使用湿蚀刻工艺、干蚀刻工艺、等离子体蚀刻工艺、化学机械抛光（CMP）工艺和/或用于。
36、去除部分半导体衬底的其他合适工艺，翻转并且减薄器件衬底。适用于使衬底减薄的示例性蚀刻剂包括HNA（氟化氢、氮和醋酸）、四甲基氢氧化铵（TMAH）、KOH、缓冲氧化物蚀刻剂（BOE）和/或与CMOS工艺技术兼容的其他合适蚀刻剂。0051在图5中，使器件衬底减薄，使得去除块状硅层。在其他实施例中，去除块状硅层和掩埋绝缘层。在多个工艺步骤中可以使器件衬底减薄，例如，首先去除SOI晶圆的块状硅层，然后去除SOI晶圆的掩埋绝缘层。在一个实施例中，第一减薄工艺包括使用例如研磨、CMP、HNA、和/或TMAH蚀刻去除块状硅，其在掩埋氧化物层处停止。第一减薄工艺之后可以进行诸如BOE湿蚀刻的第二减薄工艺，从而。
37、去除掩埋氧化物并且在有源层的硅处停止。减薄工艺可以暴露衬底的有源区。在一个实施例中，暴露沟道区（例如，介于源极/漏极区之间的有源区和下面的栅极结构）。在减薄工艺之后，衬底的厚度可以为约500埃至例如，在一个实施例中，SOI衬底的有源层的厚度介于约和之间。0052在其他实施例中，如图5所示，使器件衬底减薄，使得去除块状硅层，并且掩埋绝缘层的至少一部分保留衬底上。可以使用例如CMP、HNA和/或TMAH蚀刻执行块状硅的去除，其在掩埋绝缘层处停止。在减薄工艺之后，衬底的厚度可以介于约500埃至之间。例如，在一个实施例中，SOI衬底的有源区的厚度介于约和之间。掩埋绝缘层（现在提供衬底的表面）可以是隔离。
38、层，并且具有介于约至几微米之间的厚度。0053在图2B的操作256中，在衬底上形成沟槽，以暴露并且提供与MLI结构的一个或多个导电迹线的接触件。可以通过图案化沟槽开口的光刻工艺，然后通过合适的湿、干或等离子体蚀刻工艺来形成沟槽。在一个实施例中，沟槽暴露MLI（例如，在形成栅极结构之后，在MLI结构中形成的第一金属层）的金属一（金属1）层的一部分。参考图6的实例，特别是穿过有源层308蚀刻沟槽602，以暴露MLI结构318的导线320上的接合区。可选地，可以穿过隔离区306（例如，氧化物）蚀刻沟槽。0054在图2B的操作258中，在衬底上形成隔离层。隔离层可以包括介电材料（诸如，氧化物或氮化物）。
39、。在一个实施例中，隔离层是氧化硅。参考图7A的实例，隔离层702设置在沟槽602中以及绝缘层306上方。在一个实施例中，隔离层702是二氧化硅。如上所述，在一些实施例中，如果在衬底减薄工艺期间去除SOI衬底的绝缘层，则不在绝缘层上方形成隔离层。图7B包括形成在沟槽602中以及SOI衬底的有源层308上方的隔离层702。诸如，以下图8至图14示出在衬底减薄工艺中去除如图7B所示的BOX层306的实施例。然而，关于这些图的教导可以同样地应用于全部或部分BOX306（此后称为绝缘层306）保留说明书CN104051512A8/12页10（如图7A所示）实施例。0055在图2B的操作260中，在隔离层。
40、702上形成并且图案化互连层。在隔离层702中图案化和蚀刻一个或多个开口，以暴露下面金属或导电区域。互连层可以提供到MLI结构的连接（例如，I/O连接）。互连层可以提供与晶体管的连接（例如，I/O连接）。互连层可以包括导电材料，诸如，铜、铝、它们的组合和/或其他合适导电材料。互连层可以提供作为再分配层（RDL）的功能件。使用金属沉积或镀技术形成互连层并且然后对其进行图案化。参考图8的实例，在绝缘层702上设置互连层802。互连层802可以提供BIOFET的信号输入/输出以及通过沟槽602与MLI的连接。在一个实施例中，互连层802包括铝铜合金。0056在图2B的操作262中，在器件衬底上形成钝。
41、化层。钝化层可以覆盖部分互连层。钝化层可以包括可以形成接合件（例如，I/O）的开口。在一个实施例中，钝化层包括二氧化硅，然而，其他成分是可能的。钝化层可以适用于提供器件（例如，互连层）的包括防潮保护。参考图9的实例，在衬底上（包括在互连层802上）形成钝化层902。钝化层902包括开口904，其中，接合件（例如，接合引线、凸块）可以提供与器件300的连接（例如，I/O连接）。换句话说，开口904可以暴露导电I/O焊盘。0057在图2B的操作264中，在衬底的背面上形成开口。形成开口，使得暴露衬底的有源区位于晶体管结构（例如，沟道区）下方的一部分。开口与晶体管的有源区基本对准，并且可以与背面栅极。
42、结构312/314对准。可以通过合适光刻工艺，然后通过诸如干蚀刻、湿蚀刻、等离子体蚀刻和/或它们的组合的蚀刻工艺来形成开口。在一些实施例中，在隔离层中形成开口。在其他实施例中，在（SOI衬底的）掩埋绝缘层中形成开口。参考图9，在隔离层702中提供开口906。开口906暴露有源层308的一部分。具体地，可以暴露有源区319和部分源极/漏极区316。0058再次参考图2A，在操作207中，处理开口中的暴露衬底区域。处理包括注入工艺、扩散工艺以及退火工艺中的至少一个。注入工艺将掺杂物嵌入衬底的表面中。通过注入工艺的能量来控制注入的深度。衬底中的掺杂物的浓度取决于注入的剂量。参考图10，注入工艺在开口。
43、906的底面处产生处理层1002，其比有源区319位于开口906的底面下方的其余部分具有总体更低的净掺杂物浓度。为了实现总体更低的掺杂物浓度，注入与有源区319相反的导电类型的掺杂物。对于N型MOS，注入砷或磷。对于P型MOS，注入硼。因为这些掺杂物具有与有源区319相反的导电类型，所以总体净掺杂物浓度在有源区319的表面处降低。然后，与有源区的其余部分相比，处理层是轻掺杂的沟道层。如果注入足够的掺杂物，则处理层是耗尽层。相对低能量注入工艺可以用于将掺杂物限制在表面层中。例如，注入能量可以小于约10KEV或者小于约15KEV。如果有源区319足够厚并且制造较大的处理层，则可以使用较高能量。根据。
44、多种实施例，处理层从表面开始具有约5埃或几百埃的峰值浓度。处理层的厚度可以介于约10纳米至几百纳米之间。0059可以直接对衬底或者通过掩模实施注入工艺。可以首先通过沉积牺牲氧化物层来形成注入掩模，然后，对牺牲氧化物层进行图案化以形成用于注入的开口。可以通过形成开口906的操作206执行掩模生成。在一些实施例中，开口906大于注入开口。例如，处理层1002可以延伸到源极/漏极区316的一部分或者被限制到有源区319的表面。0060在一些实施例中，绝缘层306和钝化层902足以阻挡掺杂物嵌入BIOFET的其他部分中。在一个实施例中，在不形成开口904的情况下执行图2B的操作262，以防止注入到互说。
45、明书CN104051512A109/12页11连层802中。在这些实施例中，在注入之后，形成钝化层902中的开口904、906。0061在注入之后，对衬底进行退火，以激活掺杂物。不同掺杂物要求不同量退火来激活。较低温度退火以减小的速率激活。因为在形成MLI318和互连层802之后，发生激活退火，所以器件中的金属材料的稳定性和污染与激活速率保持平衡。在一些实施例中，在形成互连层802之前，执行注入和激活退火。可以在约400摄氏度、约450摄氏度的条件下执行激活退火，并且可以小于约500摄氏度。在一些实施例中，使用激光器来激活掺杂物。因为激光能量可以聚焦在衬底的表面处，并且激光曝光的持续时间非常短。
46、，通常短于1微秒，可以在没有对更深MLI318的明显的不利影响的情况下，执行激光激活。在一个实施例中，激光束扫描管芯。在另一个实施例中，激光束被调节为具有足以一次激活一个管芯的掺杂物的尺寸。0062可选地，可以通过添加倾向于使有源区319的主要掺杂物去活性的掺杂物来形成处理层1002。在NMOS实例中，因为氢可以使硼去活性，所以可以添加氢，以产生处理层1002。可以像砷、磷和硼那样注入氢。还可以通过扩散工艺添加氢。一种扩散工艺涉及在氢环境下进行退火（氢/氘气或者形成气体）或者将氢等离子体施加至表面。另一种扩散工艺涉及在有源区319上方的开口906中沉积重掺杂的介电层，并且然后对掺杂的氢进行退火。
47、以扩散到硅中。重掺杂的介电层可以是氧化硅或氮化硅薄膜。在扩散退火之后，去除介电层。0063除了形成处理层1002的注入和扩散方法之外，可以通过在氧或臭氧环境中进行退火来形成处理层1002。退火修复由等离子体工艺所产生的悬挂键。氧或臭氧的氧环境中的退火修复悬挂键。还可以通过在氢环境中进行退火来形成处理层1002。氢或氘的氢环境中的退火减少可移动离子以防止等离子体所产生的损害。用于减少可移动离子的退火比上述扩散退火具有更低的温度，并且可以将减少可移动离子的退火和扩散退火结合成为一个步骤。0064处理层1002允许BSSBIOFET的电性能调节。当处理层1002是轻掺杂层或者耗尽层时，BSSBIOF。
48、ET可以对接合至受体的分子更加敏感，以改进BSSBIOFET的跨导。换句话说，关于没有处理层1002的BIOFET，用于栅极电压的漏电流会增加。在一些实施例中，处理层1002提供可以避免或减少电流泄漏的较大带隙。在一些实施例中，处理层1002包括比未处理层更少的缺陷，并且可以减少由可移动离子和界面电荷所引起的器件噪声。通过改变形成处理层的工艺，相同器件上的多个BIOFET可以被调节成对于相同或不同生物实体具有不同灵敏度。例如，一些BIOFET可以具有第一掺杂物为第一浓度的的处理层，并且其他BIOFET可以具有第二掺杂物为第二浓度的处理层。不同处理层允许BIOFET不同地探测目标。通过使用不同掩。
49、模和独立光刻步骤，可以在一个器件上形成多于一种类型的处理层。0065再次参考图2A，在操作208中，在开口中形成介电层。介电层形成在FET的栅极结构上方的暴露衬底上，并且覆盖处理层1002上方的开口906的整个底部。示例性介电材料包括高K介电薄膜、金属氧化物和/或其他合适材料。介电材料的具体实例包括HFO2、TA2O5、AU2O3、WO3、PT的氧化物、TI的氧化物、AL的氧化物和CU的氧化物、以及诸如SIO2、SI3O4、AL2O3、TIO2、TIN、SNO、SNO2的其他电介质等。可以使用诸如例如化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）、常压化学汽相沉积（APCVD）、低压CVD（LPCVD）、高密说明书CN104051512A1110/12页12度等离子体CVD（HDPCVD）或原子层CVD（ALCVD）来形成介电层。在一些实施例中，介电层包括多层。例如，介电层可以包括在氧化铝或氧化钛层上方的氧化铪层。在图11的实例中，在有源层319以及部分源极和漏极316上方设置介电层1102。可以对介电层1102进行图案化以与栅极结构对准（例如，对其进行设置和图案化以仅保留在开口906中）。0066再次参考图2A，在可选操作210中，沉积金属层。金属层可以是元素金属、金属合金或导电金属化合物。合适元素金属包括钽、铌、钨、钌、铝、锆、钒、钛、钴、钼、锇、铬、铑、金、。