《同步调解器、含此同步解调器的功率标准源及其控制方法.pdf》由会员分享，可在线阅读，更多相关《同步调解器、含此同步解调器的功率标准源及其控制方法.pdf（15页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104215924 A (43)申请公布日 2014.12.17 CN 104215924 A (21)申请号 201410439680.7 (22)申请日 2014.09.01 G01R 35/00(2006.01) (71)申请人 王宁 地址 410012 湖南省长沙市开福区德雅路 109 号 71 栋 606 室 (72)发明人 王宁 (74)专利代理机构 北京聿宏知识产权代理有限 公司 11372 代理人 吴大建 刘华联 (54) 发明名称 同步调解器、 含此同步解调器的功率标准源 及其控制方法 (57) 摘要 本发明提供一种结构精简的同步解调器， 包 括余弦。
2、发生器、 正弦发生器、 第一内存器、 MCU、 第 二内存器以及第三内存器 ； 余弦发生器与正弦发 生器并列设置， 且两者的输出端均与第一内存器 的输入端连接 ； 第一内存器的输出端与 MCU 的第 一输入端连接 ； MCU 的第二输入端与第三内存器 的输出端连接 ； MCU 的输出端与第二内存器的输 入端连接 ； MCU 内设有数字信号处理器 DSP。本发 明的第二目的在于提供一种上述同步解调器的调 控方式， 能实现精确调控。 本发明的第三目的在于 提供一种功率标准源及其调控方法， 应用本发明 的功率标准源以及其控制方法， 调控方法精简， 采 样时间短， 计算量小， 系统响应快。 (51)I。
3、nt.Cl. 权利要求书 3 页 说明书 9 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书9页 附图2页 (10)申请公布号 CN 104215924 A CN 104215924 A 1/3 页 2 1. 一种同步解调器， 其特征在于 ： 包括余弦发生器 (71)、 正弦发生器 (72)、 第一内存器 (73)、 MCU(74)、 第二内存器 (75) 以及第三内存器 (76) ； 所述余弦发生器 (71) 与所述正弦发生器 (72) 并列设置， 且两者的输出端均与所述第 一内存器 (73) 的输入端连接 ； 所述第一内存器 (73) 。
4、的输出端与所述 MCU(74) 的第一输入 端连接 ； 所述 MCU(74) 的第二输入端与所述第三内存器 (76) 的输出端连接 ； 所述 MCU(74) 的输出端与所述第二内存器 (75) 的输入端连接 ； 所述 MCU(74) 内设有数字信号处理器 DSP。 2. 一种如权利要求 1 所述的同步解调器的控制方法， 其特征在于 ： 包括以下步骤 ： 第一步 ： 所述余弦发生器 (71) 以及所述正弦发生器 (72) 根据设定的工作频率 f 产生 两个信号矩阵 X1和矩阵 X2， 并将矩阵 X1和矩阵 X2存储到所述第一内存器 (73) 中 ； 第二步 ： 所述第三内存器 (76) 接收外界。
5、 A/D 变换器进行数字化后的数据 yn； 第三步 ： 所述MCU(74)中的数字信号处理器DSP读取所述第一内存器(73)以及所述第 三内存器(76)中的数据矩阵X1、 矩阵X2以及Yn， 按照公式分别计算出基波和各次谐波的幅 度 A 和相位 ， 并存储到所述第二内存器 (75) 中， 其中 Yn 的数据内容与 yn的数据内容相 同。 3. 根据权利要求 2 所述的同步解调器的控制方法， 其特征在于 ： 所述矩阵 X1的表达式为 ： X1 cos(2kfn t)， 其展开式为 ： 所述矩阵 X2的表达式为 X2 sin(2kfn t)， 其展开式为 ： 其中， k 1,2,K ； n 1,2。
6、,N ； 上述K为用户要求的最高谐波次数 ； 上述N为一个信号周期采样的数据量 ； 上述t为 采样周期。 4. 根据权利要求 3 所述的同步解调器的控制方法， 其特征在于 ： 所述数字信号处理器 DSP 根据公式 - 计算出基波和各次谐波的幅度 A 和相位 ， 所述公式 - 如下 ： AR ar1,ar2,ark,arK-1,arK 2YX1/N ； AI ai1,ai2,aik,aiK-1,aiK 2YX2/N ； ak (ar2+ai2)1/2 ； 权 利 要 求 书 CN 104215924 A 2 2/3 页 3 其中， Y y1,y2,yn,yN ； A a1,a2,ak,aK-1,。
7、aK， a1、 a2、 、 ak、 、 aK-1、 aK分别对应基 波到 K 次谐波的幅值 ； 分别对应基波到 K 次谐波 的相位。 5. 一种功率标准源， 其特征在于 ： 包括用于设定幅值、 频率以及相位的输入面板 (1)、 控制器 (2)、 功率放大器 (3)、 负载 (4)、 电流探头或电压探头 (5)、 A/D 变换器 (6) 以及如权 利要求 1 所述的同步解调器 (7) ； 所述控制器 (2) 包括 PID 调节器 (21) 以及 DDS 控制器 (22) ； 所述输入面板 (1) 的输出端分别与所述 PID 调节器 (21) 的第一输入端、 所述余弦发生 器(71)的输入端以及所。
8、述正弦发生器(72)的输入端连接 ； 所述第二内存器(75)的输出端 与所述 PID 调节器 (21) 的第二输入端连接 ； 所述 PID 调节器 (21) 的输出端与所述 DDS 控制器 (22) 的输入端连接， 所述 DDS 控制 器 (22) 的输出端与所述功率放大器 (3) 的输入端连接， 所述功率放大器 (3) 的输出端与所 述负载 (4) 的输入端连接 ； 所述电流探头或电压探头 (5) 设置在所述功率放大器 (3) 与所述负载 (4) 连接的线路 上 ； 所述电流探头或电压探头 (5) 的输出端与所述 A/D 变换器 (6) 的输入端连接， 所述 A/D 变换器 (6) 的输出端。
9、与所述第三内存器 (76) 的输入端连接。 6. 一种如根据权利要求 5 所述的功率标准源的控制方法， 其特征在于 ： 包括以下步 骤 ： 第一步 ： 通过所述输入面板 (1) 设定标准源的工作频率 f、 幅度 As 以及相位 s ； 第二步 ： 所述控制器 (2) 根据同步解调器 (7) 反馈的幅度 A 和相位 与设定值之间的 差值， 根据所述 PID 调节器 (21) 的控制率所产生的控制量 v， 控制所述 DDS 控制器 (22) 产 生信号 u ； 第三步 ： 所述功率放大器 (3) 将 u 放大成 U 并输出到所述负载 (4) ； 第四步 ： 所述电流探头或电压探头 (5) 将 U 。
10、按一定比例缩小成信号 y(t) ； 第五步 ： 所述 A/D 变换器 (6) 将信号 y(t) 进行数字化为 yn后， 经所述同步解调器 (7) 后得到功率源的幅度 A 和相位 ， 并反馈给所述 PID 调节器 (21) ； 所述同步解调器 (7) 的具体控制方法如下 ： a、 所述余弦发生器 (71) 以及所述正弦发生器 (72) 根据所述输入面板 (1) 设定的工作 频率 f 产生两个信号矩阵 X1和矩阵 X2， 并将矩阵 X1和矩阵 X2存储到所述第一内存器 (73) 中 ； b、 所述第三内存器 (76) 接收所述 A/D 变换器 (6) 进行数字化后的数据 yn； c、 所述 MCU。
11、(74) 中的数字信号处理器 DSP 读取所述第一内存器 (73) 以及所述第三内 存器 (76) 中的数据矩阵 X1、 矩阵 X2以及 Y， 按照公式分别计算出基波和各次谐波的幅度 A 和相位 ， 并存储到所述第二内存器 (75) 中， 其中 Yn 的数据内容与 yn的数据内容相同。 7. 根据权利要求 6 所述的功率标准源的控制方法， 其特征在于 ： 所述矩阵 X1的表达式为 ： X1 cos(2kfn t)， 其展开式为 ： 权 利 要 求 书 CN 104215924 A 3 3/3 页 4 所述矩阵 X2的表达式为 X2 sin(2kfn t)， 其展开式为 ： 其中， k 1,2,。
12、K ； n 1,2,N ； 上述K为用户要求的最高谐波次数 ； 上述N为一个信号周期采样的数据量 ； 上述t为 采样周期 ； 所述数字信号处理器 DSP 根据公式 - 计算出基波和各次谐波的幅度 A 和相位 ， 所述公式 - 如下 ： AR ar1,ar2,ark,arK-1,arK 2YX1/N ； AI ai1,ai2,aik,aiK-1,aiK 2YX2/N ； ak (ar2+ai2)1/2 ； 其中， Y y1,y2,yn,yN ； A a1,a2,ak,aK-1,aK， a1、 a2、 、 ak、 、 aK-1、 aK分别对应基波到 K 次谐波的幅值 ； 分别对应基波到 K 次谐波。
13、的相 位。 权 利 要 求 书 CN 104215924 A 4 1/9 页 5 同步调解器、 含此同步解调器的功率标准源及其控制方法 技术领域 0001 本发明涉及变频变量的校准设备领域， 特别地， 涉及一种同步调解器、 含此同步调 解器的功率标准源及其控制方法。 背景技术 0002 变频器作为变频调速系统的电源， 应用日益广泛。 如何准确测量变频器的损耗、 效 率和变频电机的损耗及效率， 是变频调速技术亟待解决的重大课题。 0003 电能的计量是直接关系到国计民生的大事， 其计量水平的精度直接反映一个国家 的工业水平的高低。 电能的计量主要包括电压、 电流的幅值、 频率和电压与电流的相位角。
14、度 及功率等的计量， 主要依靠各种电压、 电流、 频率和功率传感器及仪表进行计量。而功率标 准源则是产生标准电压、 电流、 频率和功率信号用以校准电压、 电流、 频率和功率传感器及 仪表的标准级计量装置。 0004 传统功率源有两种计算方式 ： (1) 有效值法， 采用有效值来测量输出， 再反馈到控 制器， 这种方式仅仅用于纯正的正弦波时有效， 而对于变频的电能计量， 误差大 ； (2) 离散 傅里叶 (DFT) 变换法， 此种方法可以计算出变频的电能计量中的各次谐波的幅值、 频率及 相位， 但其采样时间长， 计算量大， 系统响应慢， 幅度和相位也受频率点的精度影响。 0005 因此， 设计一。
15、种既能精确计算出变频的电能计量中的各次谐波的幅值、 频率以及 相位， 又具有计算量小、 系统反应快的功率标准源具有重要意义。 发明内容 0006 本发明的第一目的在于提供一种同步解调器， 具体技术方案如下 ： 0007 一种同步解调器， 包括余弦发生器、 正弦发生器、 第一内存器、 MCU、 第二内存器以 及第三内存器 ； 0008 所述余弦发生器与所述正弦发生器并列设置， 且两者的输出端均与所述第一内存 器的输入端连接 ； 所述第一内存器的输出端与所述 MCU 的第一输入端连接 ； 所述 MCU 的第 二输入端与所述第三内存器的输出端连接 ； 所述 MCU 的输出端与所述第二内存器的输入端 。
16、连接 ； 所述 MCU 内设有数字信号处理器 DSP。 0009 本发明的同步解调器整体结构精简， 采用全数字信号处理方式， 对整周期信号进 行处理， 提高了解算信号幅度和相位的精度。 0010 本发明的第二目的在于提供一种上述同步解调器的控制方法， 包括以下步骤 ： 0011 第一步 ： 所述余弦发生器以及所述正弦发生器根据设定的工作频率 f 产生两个信 号矩阵 X1和矩阵 X2， 并将矩阵 X1和矩阵 X2存储到所述第一内存器中 ； 0012 第二步 ： 所述第三内存器接收外界 A/D 变换器进行数字化后的数据 yn； 0013 第三步 ： 所述 MCU 中的数字信号处理器 DSP 读取所。
17、述第一内存器以及所述第三内 存器中的数据矩阵 X1、 矩阵 X2以及 Yn， 按照公式分别计算出基波和各次谐波的幅度 A 和相 位 ， 并存储到所述第二内存器中， 其中 Yn 的数据内容与 yn的数据内容相同。 说 明 书 CN 104215924 A 5 2/9 页 6 0014 以上技术方案中优选的， 所述矩阵 X1的表达式为 ： X1 cos(2kfn t)， 其展开 式为 ： 0015 0016 所述矩阵 X2的表达式为 X2 sin(2kfn t)， 其展开式为 ： 0017 0018 其中， k 1,2,K ； n 1,2,N ； 0019 上述 K 为用户要求的最高谐波次数 ； 。
18、上述 N 为一个信号周期采样的数据量 ； 上述 t 为采样周期。 0020 以上技术方案中优选的， 所述数字信号处理器 DSP 根据公式 - 计算出基波和 各次谐波的幅度 A 和相位 ， 所述公式 - 如下 ： 0021 AR ar1,ar2,ark,arK-1,arK 2YX1/N ； 0022 AI ai1,ai2,aik,aiK-1,aiK 2YX2/N ； 0023 ak (ar2+ai2)1/2 ； 0024 0025 其中， Y y1,y2,yn,yN ； 0026 A a1,a2,ak,aK-1,aK， a1、 a2、 、 ak、 、 aK-1、 aK分别对 应基波到 K 次谐波。
19、的幅值 ； 0027 分别对应基波到 K 次 谐波的相位。 0028 同步解调器能根据设定频率产生一系列余弦和正弦数据， 从而实现同步对基波和 各次谐波的幅值、 相位以及频率进行调节， 实用性强 ； MCU 上设有数字信号处理器 DSP， 采用 数字信号处理器 DSP 进行精确计算， 采样时间短， 计算量小， 系统响应快。 0029 本发明的第三目的在于提供一种功率标准源， 包括用于设定幅值、 频率以及相位 的输入面板、 控制器、 功率放大器、 负载、 电流探头或电压探头、 A/D 变换器以及如上述的同 步解调器 ； 0030 所述控制器包括 PID 调节器以及 DDS 控制器 ； 0031 。
20、所述输入面板的输出端分别与所述 PID 调节器的第一输入端、 所述余弦发生器的 说 明 书 CN 104215924 A 6 3/9 页 7 输入端以及所述正弦发生器的输入端连接 ； 所述第二内存器的输出端与所述 PID 调节器的 第二输入端连接 ； 0032 所述 PID 调节器的输出端与所述 DDS 控制器的输入端连接， 所述 DDS 控制器的输 出端与所述功率放大器的输入端连接， 所述功率放大器的输出端与所述负载的输入端连 接 ； 0033 所述电流探头或电压探头设置在所述功率放大器与所述负载连接的线路上 ； 所述 电流探头或电压探头的输出端与所述 A/D 变换器的输入端连接， 所述 A。
21、/D 变换器的输出端 与所述第三内存器的输入端连接。 0034 本发明的第四目的在于提供一种上述功率标准源的控制方法， 包括以下步骤 ： 0035 第一步 ： 通过所述输入面板设定标准源的工作频率 f、 幅度 As 以及相位 s ； 0036 第二步 ： 所述控制器根据同步解调器反馈的幅度 A 和相位 与设定值之间的差 值， 根据所述 PID 调节器的控制率所产生的控制量 v， 控制所述 DDS 控制器产生信号 u ； 0037 第三步 ： 所述功率放大器将 u 放大成 U 并输出到所述负载 ； 0038 第四步 ： 所述电流探头或电压探头将 U 按一定比例缩小成信号 y(t) ； 0039 。
22、第五步 ： 所述 A/D 变换器将信号 y(t) 进行数字化为 yn后， 经所述同步解调器后得 到功率源的幅度 A 和相位 ， 并反馈给所述 PID 调节器 ； 0040 所述同步解调器的具体控制方法如下 ： 0041 a、 所述余弦发生器以及所述正弦发生器根据所述输入面板设定的工作频率 f 产 生两个信号矩阵 X1和矩阵 X2， 并将矩阵 X1和矩阵 X2存储到所述第一内存器中 ； 0042 b、 所述第三内存器接收所述 A/D 变换器进行数字化后的数据 yn； 0043 c、 所述MCU中的数字信号处理器DSP读取所述第一内存器以及所述第三内存器中 的数据矩阵 X1、 矩阵 X2以及 Yn。
23、， 按照公式分别计算出基波和各次谐波的幅度 A 和相位 ， 并存储到所述第二内存器中， 其中 Yn 的数据内容与 yn的数据内容相同。 0044 以上技术方案中优选的， 所述矩阵 X1的表达式为 ： X1 cos(2kfn t)， 其展开 式为 ： 0045 0046 所述矩阵 X2的表达式为 X2 sin(2kfn t)， 其展开式为 ： 0047 说 明 书 CN 104215924 A 7 4/9 页 8 0048 其中， k 1,2,K ； n 1,2,N ； 0049 上述 K 为用户要求的最高谐波次数 ； 上述 N 为一个信号周期采样的数据量 ； 上述 t 为采样周期 ； 0050。
24、 所述数字信号处理器 DSP 根据公式 - 计算出基波和各次谐波的幅度 A 和相位 ， 所述公式 - 如下 ： 0051 AR ar1,ar2,ark,arK-1,arK 2YX1/N ； 0052 AI ai1,ai2,aik,aiK-1,aiK 2YX2/N ； 0053 ak (ar2+ai2)1/2 ； 0054 0055 其中， Y y1,y2,yn,yN ； A a1,a2,ak,aK-1,aK， a1、 a2、 、 ak、 、 aK-1、 aK分别对应基波到 K 次谐波的幅值 ； 分别对应基波到 K 次谐波的相 位。 0056 本发明的功率标准源没有采用传统电流 / 电压变送器作。
25、为反馈的方式， 而是内部 集成了相应的信号处理模块， 使系统变得更紧凑 ； 采用内部集成的方式后， 可以充分利用系 统的其它已知信息， 比如 “设定频率” 等信息， 这就为采用同步解调的方法创造了条件。 0057 本发明的功率标准源中采用同步解调的方式， 相对 DFT 的方式， 它仅对反馈回来 的信号在 “设定频率” ( 系统需要的 ) 解算出相应的幅度和相位等， 而不是一概都去解算， 因 此大大降低了计算量。 0058 本发明的功率标准源包括用于设定幅值、 频率以及相位的输入面板、 控制器、 功率 放大器、 负载、 电流探头或电压探头、 A/D 变换器以及同步解调器， 控制器包括 PID 调。
26、节器以 及 DDS 控制器， 同步解调器包括余弦发生器、 正弦发生器、 第一内存器、 MCU、 第二内存器以 及第三内存器， 整体结构精简 ； 同步解调器包括余弦发生器、 正弦发生器， 能根据设定频率 产生一系列余弦和正弦数据， 从而实现同步对基波和各次谐波的幅值、 相位以及频率进行 调节， 实用性强 ； MCU 上设有数字信号处理器 DSP， 采用数字信号处理器 DSP 进行精确计算， 采样时间短， 计算量小， 系统响应快。 0059 除了上面所描述的目的、 特征和优点之外， 本发明还有其它的目的、 特征和优点。 下面将参照图， 对本发明作进一步详细的说明。 附图说明 0060 构成本申请的。
27、一部分的附图用来提供对本发明的进一步理解， 本发明的示意性实 施例及其说明用于解释本发明， 并不构成对本发明的不当限定。在附图中 ： 0061 图 1 是本发明实施例 1 的同步解调器的结构示意图 ； 0062 图 2 是本发明实施例 2 的功率标准源的整体结构示意图 ； 0063 图 3 是本发明实施例 2 中的合成信号的组成图 ； 0064 1- 输入面板， 2- 控制器， 21-PID 调节器， 22-DDS 控制器， 3- 功率放大器， 4- 负载， 5- 电流探头或电压探头， 6-A/D 变换器， 7- 同步解调器， 71- 余弦发生器， 72- 正弦发生器， 73- 第一内存器， 。
28、74-MCU， 75- 第二内存器， 76- 第三内存器。 说 明 书 CN 104215924 A 8 5/9 页 9 具体实施方式 0065 以下结合附图对本发明的实施例进行详细说明， 但是本发明可以根据权利要求限 定和覆盖的多种不同方式实施。 0066 实施例 1 ： 0067 一种同步解调器， 详见图 1， 具体包括余弦发生器 71、 正弦发生器 72、 第一内存器 73、 MCU74、 第二内存器 75 以及第三内存器 76。 0068 所述余弦发生器 71 与所述正弦发生器 72 并列设置， 且两者的输出端均与所述第 一内存器 73 的输入端连接。 0069 所述第一内存器 73 。
29、的输出端与所述 MCU74 的第一输入端连接。 0070 所述 MCU74 的第二输入端与所述第三内存器 76 的输出端连接。 0071 所述 MCU74 的输出端与所述第二内存器 75 的输入端连接。 0072 所述 MCU74 内设有数字信号处理器 DSP。 0073 上述同步解调器的控制方法包括以下步骤 ： 0074 第一步 ： 所述余弦发生器 71 以及所述正弦发生器 72 根据设定的工作频率 f 产生 两个信号矩阵 X1和矩阵 X2， 并将矩阵 X1和矩阵 X2存储到所述第一内存器 73 中 ； 0075 第二步 ： 所述第三内存器 76 接收外界 A/D 变换器进行数字化后的数据 。
30、yn； 0076 第三步 ： 所述MCU74中的数字信号处理器DSP读取所述第一内存器73以及所述第 三内存器76中的数据矩阵X1、 矩阵X2以及Yn， 按照公式分别计算出基波和各次谐波的幅度 A 和相位 ， 并存储到所述第二内存器 75 中 , 其中 Yn 的数据内容与 yn的数据内容相同 ； 0077 其中， 所述矩阵 X1的表达式为 ： X1 cos(2kfn t)， 其展开式为 ： 0078 0079 所述矩阵 X2的表达式为 X2 sin(2kfn t)， 其展开式为 ： 0080 0081 其中， k 1,2,K ； n 1,2,N ； 0082 上述 K 为用户要求的最高谐波次数。
31、 ； 上述 N 为一个信号周期采样的数据量 ； 上述 t 为采样周期。 0083 所述数字信号处理器 DSP 根据公式 - 计算出基波和各次谐波的幅度 A 和相位 说 明 书 CN 104215924 A 9 6/9 页 10 ， 所述公式 - 如下 ： 0084 AR ar1,ar2,ark,arK-1,arK 2YX1/N ； 0085 AI ai1,ai2,aik,aiK-1,aiK 2YX2/N ； 0086 ak (ar2+ai2)1/2 ； 0087 0088 其中， Y y1,y2,yn,yN ； 0089 A a1,a2,ak,aK-1,aK， a1、 a2、 、 ak、 、 。
32、aK-1、 aK分别对 应基波到 K 次谐波的幅值 ； 0090 分别对应基波到 K 次谐波 的相位。 0091 本实施例的同步解调器的整体结构精简， 其调控方式与 DFT 调控方式相比较， 它 仅对反馈回来的信号在 “设定频率” ( 系统需要的 ) 解算出相应的幅度和相位等， 而不是一 概都去解算， 因此大大降低了计算量。 0092 实施例 2 ： 0093 一种功率标准源， 详见图 2。 0094 具体包括用于设定幅值、 频率以及相位的输入面板 1、 控制器 2、 功率放大器 3、 负 载 4、 电流探头或电压探头 5、 A/D 变换器 6 以及同步解调器 7， 整体结构精简。 0095 。
33、所述控制器 2 包括 PID 调节器 21 以及 DDS 控制器 22， 所述同步解调器 7 包括余弦 发生器 71、 正弦发生器 72、 第一内存器 73、 MCU74、 第二内存器 75 以及第三内存器 76， 所述 余弦发生器 71 与所述正弦发生器 72 并列设置， 且两者的输出端均与所述第一内存器 73 的 输入端连接。 0096 所述第一内存器 73 的输出端与所述 MCU74 的第一输入端连接， 所述 MCU74 的第二 输入端与所述第三内存器 76 的输出端连接， 所述 MCU74 的输出端与所述第二内存器 75 的 输入端连接。 0097 所述MCU74上设有数字信号处理器D。
34、SP。 所述输入面板1的输出端分别与所述PID 调节器 21 的第一输入端、 所述余弦发生器 71 的输入端以及所述正弦发生器 72 的输入端连 接。所述第二内存器 75 的输出端与所述 PID 调节器 21 的第二输入端连接。 0098 所述 PID 调节器 21 的输出端与所述 DDS 控制器 22 的输入端连接， 所述 DDS 控制 器 22 的输出端与所述功率放大器 3 的输入端连接， 所述功率放大器 3 的输出端与所述负载 4 的输入端连接。 0099 所述电流探头或电压探头 5 设置在所述功率放大器 3 与所述负载 4 连接的线路 上 ； 所述电流探头或电压探头 5 的输出端与所述。
35、 A/D 变换器 6 的输入端连接， 所述 A/D 变换 器 6 的输出端与所述第三内存器 76 的输入端连接。 0100 所述负载 4 为电流变送器或电压变送器。 0101 本发明功率标准源的具体工作原理如下 ： 0102 在输入面板 1 设定标准源的工作频率 f、 幅度 As 以及相位 s ； 控制器 2 根据同步 解调器 7 反馈的幅度 A 和相位 与设定值之间的差值， 根据 PID 调节器 21 的控制率所产 生的控制量 v， 控制其内部的 DDS 控制器 22 产生信号 u ； 功率放大器 3 将 u 放大成 U 并输 说 明 书 CN 104215924 A 10 7/9 页 11。
36、 出到负载 4 ； 电流探头或电压探头 5 将 U 按一定比例缩小成信号 y(t) ； A/D 变换器 6 将信号 y(t) 进行数字化为 yn后， 经同步解调器 7 中 MCU74 上的数字信号处理器 DSP 进行相关运算 得到功率源的幅度 A 和相位 ， 并反馈给控制器 2。 0103 上述过程中数字信号处理器 DSP 进行相关运算的具体过程如下 ： 余弦发生器 71 和正弦发生器 72 根据设定的频率 f 产生两个信号矩阵 X1和 X2并存储到第一内存器 73 中 ； MCU74 中的数字信号处理器 DSP 读取第一内存器 73 和第三内存器 76 中数据， 按照公式 - 分别计算出基波。
37、和各次谐波的幅度 A 和相位 ， 其中 A 和 为行向量， 元素依次对 应基波逐次谐波的幅度和相位， 并存储到第二内存器 75 中， 等待控制器 2 的读取。 0104 具体控制方法包括以下步骤 ： 0105 第一步 ： 通过所述输入面板 1 设定标准源的工作频率 f、 幅度 As 以及相位 s ； 0106 第二步 ： 所述控制器 2 根据同步解调器 7 反馈的幅度 A 和相位 与设定值之间的 差值， 根据所述 PID 调节器 21 的控制率所产生的控制量 v， 控制所述 DDS 控制器 22 产生信 号 u ； 0107 第三步 ： 所述功率放大器 3 将 u 放大成 U 并输出到所述负载。
38、 4 ； 0108 第四步 ： 所述电流探头或电压探头 5 将 U 按一定比例缩小成信号 y(t) ； 0109 第五步 ： 所述 A/D 变换器 6 将信号 y(t) 进行数字化为 yn后， 经所述同步解调器 7 后得到功率源的幅度 A 和相位 ， 并反馈给所述 PID 调节器 21 ； 0110 所述同步解调器 7 的具体控制方法如下 ： 0111 第一步 ： 所述余弦发生器 71 以及所述正弦发生器 72 根据所述输入面板 1 设定的 工作频率 f 产生两个信号矩阵 X1和矩阵 X2， 并将矩阵 X1和矩阵 X2存储到所述第一内存器 73中 ； 第二步 ： 所述第三内存器76接收所述A/。
39、D变换器6进行数字化后的数据yn； 第三步 ： 所述 MCU74 中的数字信号处理器 DSP 读取所述第一内存器 73 以及所述第三内存器 76 中的 数据矩阵 X1、 矩阵 X2以及 Yn， 按照公式分别计算出基波和各次谐波的幅度 A 和相位 ， 并 存储到所述第二内存器 75 中， 其中 Yn 的数据内容与 yn的数据内容相同。 0112 其中， 所述矩阵 X1的表达式为 ： X1 cos(2kfn t)， 其展开式为 ： 0113 0114 所述矩阵 X2的表达式为 X2 sin(2kfn t)， 其展开式为 ： 0115 说 明 书 CN 104215924 A 11 8/9 页 12。
40、 0116 其中， k 1,2,K ； n 1,2,N ； 0117 上述 K 为用户要求的最高谐波次数 ； 上述 N 为一个信号周期采样的数据量 ； 上述 t 为采样周期 ； 0118 所述数字信号处理器 DSP 根据公式 - 计算出基波和各次谐波的幅度 A 和相位 ， 所述公式 - 如下 ： 0119 AR ar1,ar2,ark,arK-1,arK 2YX1/N ； 0120 AI ai1,ai2,aik,aiK-1,aiK 2YX2/N ； 0121 ak (ar2+ai2)1/2 ； 0122 0123 其中， Y y1,y2,yn,yN ； A a1,a2,ak,aK-1,aK， 。
41、a1、 a2、 、 ak、 、 aK-1、 aK分别对应基波到 K 次谐波的幅值 ； 分别对应基波到 K 次谐波的相 位。 0124 本发明的功率标准源包括输入面板、 控制器、 功率放大器、 负载、 电流探头或电压 探头、 A/D 变换器以及同步解调器， 控制器包括 PID 调节器以及 DDS 控制器， 同步解调器包 括余弦发生器、 正弦发生器、 第一内存器、 MCU、 第二内存器以及第三内存器， 整体结构精简 ； 同步解调器包括余弦发生器、 正弦发生器， 能根据设定频率产生一系列余弦和正弦数据， 从 而实现同步对基波和各次谐波的幅值、 相位以及频率进行调节， 实用性强 ； MCU 上设有数字。
42、 信号处理器 DSP， 采用数字信号处理器 DSP 进行计算， 采样时间短， 计算量小， 系统响应快， 实用性强。 0125 采用上述功率标准源对含谐波信号的处理与现有的有效值法以及离散傅里叶 (DFT) 变换法进行比较 ： 0126 信号组成 ： 基波幅值 1000V， 频率 17Hz， 含有 3 次谐波和 5 次谐波， 另外考虑。 0127 以上输出经 1000 ： 1 的电流探头或电压探头衰减后经 A/D 变换器采样到信号处理 板 ； 信号处理板的噪声约 20mV( 一般情况下 )， 综合以上信号再加一定工频干扰得到合成信 号详见图 3。 0128 在采样频率为 10kHz， 采样时间不。
43、超过 2 秒的条件下， 计算结果详见表 1 所示。 0129 表 1 本发明同步解调方法、 有效值法以及离散傅里叶 (DFT) 变换法三者的比较 0130 说 明 书 CN 104215924 A 12 9/9 页 13 0132 注 ： (1)- 表示不具备此项功能 ； (2)* 离散傅里叶的频率精度采样频率 / 数据长 度， 而同步解调方法， 利用了电压源内部信息， 信号的频率为已知， 不存在偏差 ； (3) 在仿真 计算中， 工频干扰和电路板的噪声的幅度均采用随机值， 所以幅度和相位误差只能表明大 致范围。 0133 根据表 1 可以看出 ： 0134 (1) 本发明同步解调方法与离散傅。
44、里叶 (DFT) 变换法相比， 计算量小得多， 具 体是 ： 本发明同步解调采用数字信号处理器 DSP 实现以上算法， 计算量为 KN 次乘法和 K(N-1) 次加法， 一般情况下， K N( 工业中通常关心的谐波次数不超过百次， 一般为 20 30 次， 而在 DFT 控制方法中， 为了保证频率分辨率， 数据量 N 数以千计 )， 因此， 相对 DFT 的计算量 NN 次乘法和 N(N-1) 次加法来讲， 该方法计算量大大减少。 0135 (2) 本发明同步解调方法与离散傅里叶 (DFT) 变换法相比， 幅度和相位精度相当。 0136 (3) 本发明同步解调方法与有效值方法相比， 除了能实现正弦波外， 还能有效输出 各次谐波。 0137 (4) 本发明同步解调方法与有效值方法相比， 还能有效检测控制相位。 0138 以上所述仅为本发明的优选实施例而已， 并不用于限制本发明， 对于本领域的技 术人员来说， 本发明可以有各种更改和变化。 凡在本发明的精神和原则之内， 所作的任何修 改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。 0131 说 明 书 CN 104215924 A 13 1/2 页 14 图 1 图 2 说 明 书 附 图 CN 104215924 A 14 2/2 页 15 图 3 说 明 书 附 图 CN 104215924 A 15 。