《液晶显示面板及其彩膜阵列基板.pdf》由会员分享，可在线阅读，更多相关《液晶显示面板及其彩膜阵列基板.pdf（6页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410677401.0 (22)申请日 2014.11.21 G02F 1/1362(2006.01) (71)申请人 深圳市华星光电技术有限公司 地址 518000 广东省深圳市光明新区公明办 事处塘家社区观光路汇业科技园综合 楼 1 第一层 B 区 (72)发明人 许勇 (74)专利代理机构 深圳市威世博知识产权代理 事务所 ( 普通合伙 ) 44280 代理人 何青瓦 (54) 发明名称 液晶显示面板及其彩膜阵列基板 (57) 摘要 本发明提供一种液晶显示面板及其彩膜阵列 基板。该彩膜阵列基板包括形成于衬底基体上的 黑矩阵、 。
2、薄膜晶体管阵列、 彩色滤光膜以及像素电 极， 像素电极叠设于彩色滤光膜上， 薄膜晶体管阵 列叠设于黑矩阵上且与像素电极相连。通过上述 方式， 本发明无需在彩色滤光膜上开设过孔， 可避 免容置于过孔的气体外泄至液晶层而产生泡影， 保证良好的显示效果， 并且能提高对盒精度及提 升像素开口率。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书3页 附图1页 (10)申请公布号 CN 104375344 A (43)申请公布日 2015.02.25 CN 104375344 A 1/1 页 2 1. 一种彩膜阵列基板， 其特征在于， 所述彩膜阵。
3、列基板包括衬底基体以及形成于所述 衬底基体上的黑矩阵、 薄膜晶体管阵列、 彩色滤光膜、 像素电极， 其中， 所述像素电极叠设于 所述彩色滤光膜上， 所述薄膜晶体管阵列叠设于所述黑矩阵上且与所述像素电极相连。 2. 根据权利要求 1 所述的彩膜阵列基板， 其特征在于， 所述彩色滤光膜包括第一区域 和第二区域， 所述第一区域的彩色滤光膜与所述黑矩阵相邻设置于所述衬底基体上， 所述 第二区域的彩色滤光膜设置于所述薄膜晶体管阵列上， 所述黑矩阵的厚度小于所述第一区 域的彩色滤光膜的厚度， 且大于所述第二区域的彩色滤光膜的厚度。 3. 根据权利要求 2 所述的彩膜阵列基板， 其特征在于， 所述彩膜阵列基。
4、板还包括叠设 于所述薄膜晶体管阵列上的钝化层， 所述像素电极通过贯穿所述第二区域的彩色滤光膜以 及所述钝化层的通道孔与所述薄膜晶体管阵列的漏电极对应相连。 4. 根据权利要求 3 所述的彩膜阵列基板， 其特征在于， 通过干法刻蚀的方式形成所述 通道孔。 5. 根据权利要求 2 所述的彩膜阵列基板， 其特征在于， 所述黑矩阵与所述第二区域的 彩色滤光膜的厚度之差为 0.5 微米。 6. 根据权利要求 1 所述的彩膜阵列基板， 其特征在于， 所述彩色滤光膜与所述黑矩阵 相邻设置于所述衬底基体上， 且所述黑矩阵的厚度与所述彩色滤光膜的厚度相同。 7. 根据权利要求 6 所述的彩膜阵列基板， 其特征在。
5、于， 所述彩膜阵列基板还包括叠设 于所述薄膜晶体管阵列上的钝化层， 所述像素电极通过贯穿所述钝化层的通道孔与所述薄 膜晶体管阵列的漏电极相连。 8. 根据权利要求 1 所述的彩膜阵列基板， 其特征在于， 所述彩膜阵列基板还包括绝缘 层和公共电极， 所述绝缘层叠设于所述像素电极上， 所述公共电极叠设于所述绝缘层上。 9. 一种液晶显示面板， 包括对盒的彩膜阵列基板和公共基板以及夹设于两者之间的液 晶层， 其特征在于， 所述彩膜阵列基板包括衬底基体以及形成于所述衬底基体上的黑矩阵、 薄膜晶体管阵列、 彩色滤光膜、 像素电极， 其中， 所述像素电极叠设于所述彩色滤光膜上， 所 述薄膜晶体管阵列叠设于。
6、所述黑矩阵上且与所述像素电极相连。 10. 根据权利要求 9 所述的液晶显示面板， 其特征在于， 所述公共基板朝向所述彩膜阵 列基板的表面上设置有公共电极。 权 利 要 求 书 CN 104375344 A 2 1/3 页 3 液晶显示面板及其彩膜阵列基板 技术领域 0001 本发明涉及液晶显示技术领域， 具体而言涉及一种彩膜阵列基板以及具有该彩膜 阵列基板的液晶显示面板。 背景技术 0002 随着业界对液晶显示面板的对盒精度要求越来越高， 传统的对盒工艺已经无法满 足高精度要求， 基于此， 通过在阵列基板上制作彩色滤光膜和黑矩阵的彩膜阵列基板逐渐 发展起来。 0003 现有的彩膜阵列基板， 。
7、其薄膜晶体管阵列上依次层叠有彩色滤光膜、 像素电极和 黑矩阵， 并且彩色滤光膜上开设有过孔 (CF Open)， 以实现像素电极和金属材质的信号线之 间的电连接。 然而， 若要保证良好的电连接就需要尺寸较大的过孔， 这无疑会降低像素开口 率， 并且容置于过孔的气体在对盒制程后极易因震动而外泄， 并扩散至液晶层， 从而产生泡 影 (Bubble) 并形成黑团， 影响显示效果。 发明内容 0004 有鉴于此， 本发明实施例所要解决的技术问题是提供一种液晶显示面板及其彩膜 阵列基板， 能够在确保对盒精度的同时， 提升像素开口率， 并保证良好的显示效果。 0005 为解决上述技术问题， 本发明采用的一。
8、个技术方案是 ： 提供一种彩膜阵列基板， 包 括衬底基体以及形成于衬底基体上的黑矩阵、 薄膜晶体管阵列、 彩色滤光膜、 像素电极， 其 中， 像素电极叠设于彩色滤光膜上， 薄膜晶体管阵列叠设于黑矩阵上且与像素电极相连。 0006 其中， 彩色滤光膜包括第一区域和第二区域， 第一区域的彩色滤光膜与黑矩阵相 邻设置于衬底基体上， 第二区域的彩色滤光膜设置于薄膜晶体管阵列上， 黑矩阵的厚度小 于第一区域的彩色滤光膜的厚度， 且大于第二区域的彩色滤光膜的厚度。 0007 其中， 彩膜阵列基板还包括叠设于薄膜晶体管阵列上的钝化层， 像素电极通过贯 穿第二区域的彩色滤光膜以及钝化层的通道孔与薄膜晶体管阵列。
9、的漏电极对应相连。 0008 其中， 通过干法刻蚀的方式形成通道孔。 0009 其中， 黑矩阵与第二区域的彩色滤光膜的厚度之差为 0.5 微米。 0010 其中， 彩色滤光膜与黑矩阵相邻设置于衬底基体上， 且黑矩阵的厚度与彩色滤光 膜的厚度相同。 0011 其中， 彩膜阵列基板还包括叠设于薄膜晶体管阵列上的钝化层， 像素电极通过贯 穿钝化层的通道孔与薄膜晶体管阵列的漏电极相连。 0012 其中， 彩膜阵列基板还包括绝缘层和公共电极， 绝缘层叠设于像素电极上， 公共电 极叠设于绝缘层上。 0013 为解决上述技术问题， 本发明采用的另一个技术方案是 ： 提供一种液晶显示面板， 包括对盒的彩膜阵列。
10、基板和公共基板以及夹设于两者之间的液晶层， 彩膜阵列基板包括衬 底基体以及形成于衬底基体上的黑矩阵、 薄膜晶体管阵列、 彩色滤光膜、 像素电极， 像素电 说 明 书 CN 104375344 A 3 2/3 页 4 极叠设于彩色滤光膜上， 薄膜晶体管阵列叠设于黑矩阵上且与像素电极相连。 0014 其中， 公共基板朝向彩膜阵列基板的表面上设置有公共电极。 0015 通过上述技术方案， 本发明实施例所产生的有益效果是 ： 本发明实施例设计彩膜 阵列基板的薄膜晶体管阵列叠设于黑矩阵上且与像素电极相连， 通过黑矩阵垫高薄膜晶体 管阵列使之与设置于彩色滤光膜上的像素电极高度相近， 从而无需在彩色滤光膜上。
11、开设过 孔， 可避免容置于过孔的气体外泄至液晶层而产生泡影， 保证良好的显示效果， 并且还能提 高对盒精度以及提升像素开口率。 附图说明 0016 图 1 是本发明第一实施例的彩膜阵列基板的结构剖视图 ； 0017 图 2 是本发明第二实施例的彩膜阵列基板的结构剖视图。 具体实施方式 0018 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 本发明以下所描述的实施例仅仅是本发明的一部分实施例， 而不是全部的 实施例。基于本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前提下所获 得的所有其它实施例， 都属于本发明保护的范围。 0019 。
12、图 1 是本发明第一实施例的彩膜阵列基板的结构剖视图。请参阅图 1 所示， 彩膜 阵列基板 10 包括衬底基体 11 以及形成于衬底基体 11 上的黑矩阵 12、 薄膜晶体管阵列 13、 彩色滤光膜 14 以及像素电极 15， 像素电极 15 叠设于彩色滤光膜 14 上， 薄膜晶体管阵列 13 叠设于黑矩阵 12 上且与像素电极 15 相连 ( 电连接 )。其中 ： 0020 彩色滤光膜14包括第一区域A和第二区域B， 位于第一区域A的彩色滤光膜14与 黑矩阵 12 相邻设置于衬底基体 11 上， 位于第二区域 B 的彩色滤光膜 14 设置于薄膜晶体管 阵列 13 上。黑矩阵 12 的厚度小于。
13、位于第一区域 A 的彩色滤光膜 14 的厚度， 且大于位于第 二区域 B 的彩色滤光膜 14 的厚度， 本实施例优选黑矩阵 12 与位于第二区域 B 的彩色滤光 膜 14 的厚度之差为 0.5 微米， 彩色滤光膜 14 在第一区域 A 和第二区域 B 的上表面与衬底 基体 11 的间距相等。 0021 薄膜晶体管阵列(Thin Film Transistor， TFT)13包括形成于衬底基体11上的栅 电极 131、 形成于栅电极 131 上的栅绝缘层 132、 形成于栅绝缘层 132 上的半导体层 133、 形 成于半导体层133上的接触层134、 形成于接触层134上的且由源电极135和漏。
14、电极136组 成的源漏电极层。 进一步地， 本实施例的彩膜阵列基板10还包括叠设于薄膜晶体管阵列13 的源漏电极层上的钝化层 137。 0022 像素电极 15 形成于钝化层 137 上且与薄膜晶体管阵列 13 的漏电极 136 对应电连 接。具体地， 像素电极 15 通过贯穿位于第二区域 B 的彩色滤光膜 14 以及钝化层 137 的通 道孔与漏电极 136 对应电连接。其中， 优选通过干法刻蚀的方式形成通道孔。 0023 另外， 薄膜晶体管阵列 13 的栅电极 131 与形成于彩膜阵列基板 10 上的扫描线对 应电连接， 薄膜晶体管阵列 13 的源电极 135 与形成于彩膜阵列基板 10 。
15、上的数据线对应电 连接， 扫描线和数据线垂直交叉形成像素电极 15 所在的像素显示区域。 0024 本实施例设计薄膜晶体管阵列 13 叠设于黑矩阵 12 上， 通过黑矩阵 12 垫高薄膜晶 说 明 书 CN 104375344 A 4 3/3 页 5 体管阵列 13 使之与设置于彩色滤光膜 14 上的像素电极 15 高度相近， 即使得薄膜晶体管阵 列 13 与像素电极 15 之间不存在较大的段位差， 相较于现有技术， 无需在彩色滤光膜 14 上 开设过孔， 即可实现薄膜晶体管阵列13与像素电极15电连接， 从而可避免容置于过孔的气 体外泄至液晶层而产生泡影， 保证良好的显示效果， 并且还能提高。
16、对盒精度以及提升像素 开口率。 0025 图 2 是本发明第二实施例的彩膜阵列基板的结构剖视图。请参阅图 2 所示， 彩膜 阵列基板 20 包括衬底基体 21 以及形成于衬底基体 21 上的黑矩阵 22、 薄膜晶体管阵列 23、 彩色滤光膜 24 以及像素电极 25， 像素电极 25 叠设于彩色滤光膜 24 上， 薄膜晶体管阵列 23 叠设于黑矩阵 22 上且与像素电极 25 相连 ( 电连接 )。其中 ： 0026 彩色滤光膜 24 与黑矩阵 22 相邻设置于衬底基体 21 上， 且黑矩阵 22 的厚度与彩 色滤光膜 24 的厚度相同。 0027 薄膜晶体管阵列 23 的结构与图 1 所示薄。
17、膜晶体管阵列 13 的结构相同。彩膜阵列 基板 20 还包括叠设于薄膜晶体管阵列 23 上的钝化层 237， 像素电极 25 形成于钝化层 237 上且与薄膜晶体管阵列 23 的漏电极 236 对应电连接， 具体地， 像素电极 25 通过贯穿钝化层 237 的通道孔与薄膜晶体管阵列 23 的漏电极 236 对应电连接。 0028 与图1所示第一实施例的不同之处在于， 本实施例直接通过黑矩阵22使得薄膜晶 体管阵列 23 与像素电极 25 之间不存在较大的段位差， 而无需设置第二区域 B 的彩色滤光 膜 14。 0029 承上所述， 本发明实施例的首要目的是 ： 设计薄膜晶体管阵列叠设于黑矩阵上。
18、且 与像素电极相连， 通过黑矩阵垫高薄膜晶体管阵列使之与设置于彩色滤光膜上的像素电极 高度相近， 从而无需在彩色滤光膜上开设过孔， 可避免容置于过孔的气体外泄至液晶层而 产生泡影， 保证良好的显示效果， 并且还能提高对盒精度以及提升像素开口率。 0030 基于上述首要发明目的， 本发明的其它实施例可以设置彩膜阵列基板具有其他结 构， 例如 ： 彩膜阵列基板(彩膜阵列基板10、 20)还包括绝缘层和公共电极， 绝缘层叠设于像 素电极(像素电极15、 25)上， 公共电极叠设于绝缘层上， 需要说明的是， 此时具有该彩膜阵 列基板的液晶显示面板的另一基板上无需设置公共电极。 0031 本发明实施例还。
19、提供一种液晶显示面板， 包括对盒的公共基板以及上述实施例的 彩膜阵列基板以及夹设于两者之间的液晶层。需要指出的是， 当彩膜阵列基板上未设置公 共电极时， 公共基板朝向彩膜阵列基板的表面上设置有公共电极。 0032 再次说明， 以上所述仅为本发明的实施例， 并非因此限制本发明的专利范围， 凡是 利用本发明说明书及附图内容所作的等效结构或等效流程变换， 例如各实施例之间技术特 征的相互结合， 或直接或间接运用在其他相关的技术领域， 均同理包括在本发明的专利保 护范围内。 说 明 书 CN 104375344 A 5 1/1 页 6 图 1 图 2 说 明 书 附 图 CN 104375344 A 6 。