《判断第一接脚与第二接脚连接状态的检测电路与检测方法.pdf》由会员分享，可在线阅读，更多相关《判断第一接脚与第二接脚连接状态的检测电路与检测方法.pdf（15页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104297609 A (43)申请公布日 2015.01.21 CN 104297609 A (21)申请号 201310306625.6 (22)申请日 2013.07.19 G01R 31/02(2006.01) (71)申请人 瑞昱半导体股份有限公司 地址 中国台湾新竹 (72)发明人 许恒嘉 (74)专利代理机构 北京康信知识产权代理有限 责任公司 11240 代理人 余刚 李静 (54) 发明名称 判断第一接脚与第二接脚连接状态的检测电 路与检测方法 (57) 摘要 一种判断第一接脚与第二接脚连接状态的检 测电路与检测方法， 该检测电路包含有一信号产 生单。
2、元、 一逻辑单元以及一确定单元。 该信号产生 单元耦接于该第一接脚， 用来产生一第一信号至 该第一接脚。该逻辑单元耦接于该信号产生单元 与该第二接脚， 用来根据输出至该第一接脚的该 第一信号以及自该第二接脚所接收的一第二信号 来产生一确定信号。该确定单元耦接于该逻辑单 元， 用来根据该确定信号来确定该第一接脚与该 第二接脚的连接状态。 (51)Int.Cl. 权利要求书 2 页 说明书 4 页 附图 8 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书4页 附图8页 (10)申请公布号 CN 104297609 A CN 104297609 A 1/2 页。
3、 2 1. 一种判断第一接脚与第二接脚连接状态的检测电路， 包含有 ： 一信号产生单元， 耦接于所述第一接脚， 用来产生一第一信号至所述第一接脚 ； 一逻辑单元， 耦接于所述信号产生单元与所述第二接脚， 用来根据输出至所述第一接 脚的所述第一信号以及自所述第二接脚所接收的一第二信号来产生一确定信号 ； 以及 一确定单元， 耦接于所述逻辑单元， 用来根据所述确定信号来确定所述第一接脚与所 述第二接脚的连接状态。 2. 根据权利要求 1 所述的检测电路， 其中， 所述信号产生单元所产生的所述第一信号 是一个周期性的方波、 三角波、 弦波或者阶梯状信号。 3. 根据权利要求 1 所述的检测电路， 其。
4、中， 所述逻辑单元检测所述第一信号与所述第 二信号之间的相位差， 来设定所述确定信号。 4. 根据权利要求 3 所述的检测电路， 其中， 所述逻辑单元包含有 ： 一异或门 / 异或非门， 用来对所述第一信号与所述第二信号进行异或 / 异或非的逻辑 运算， 以产生所述确定信号。 5. 根据权利要求 1 所述的检测电路， 其中， 当所述确定信号仅具有单一逻辑电平时， 所 述确定单元确定所述第一接脚与所述第二接脚的连接状态为短路。 6. 根据权利要求 1 所述的检测电路， 其中， 所述信号产生单元所产生的所述第一信号 为一周期性的检测信号， 当所述确定信号的频率为所述第一信号的频率的两倍时， 所述确。
5、 定单元确定所述第一接脚通过一负载连接于所述第二接脚。 7. 根据权利要求 1 所述的检测电路， 其中， 所述信号产生单元所产生的所述第一信号 为一周期性的检测信号， 当所述确定信号的频率与所述检测信号的频率相同时， 所述确定 单元确定所述第一接脚与所述第二接脚的连接状态为开路。 8. 一种判断第一接脚与第二接脚连接状态的检测方法， 包含有 ： 产生一第一信号至所述第一接脚 ； 根据输出至所述第一接脚的所述第一信号以及自所述第二接脚所接收的一第二信号 来产生一确定信号 ； 以及 根据所述确定信号来确定所述第一接脚与所述第二接脚的连接状态。 9. 根据权利要求 8 所述的检测方法， 其中， 所述。
6、第一信号是一个周期性的方波、 三角 波、 弦波或者阶梯状信号。 10. 根据权利要求 8 所述的检测方法， 其中， 产生所述确定信号的步骤包含有 ： 检测所述第一信号与所述第二信号之间的相位差， 来设定所述确定信号。 11. 根据权利要求 10 所述的检测方法， 其中， 检测所述第一信号与所述第二信号之间 的相位差， 来设定所述确定信号的步骤包含有 ： 对所述第一信号与所述第二信号进行异或 / 异或非的逻辑运算， 以产生所述确定信 号。 12. 根据权利要求 8 所述的检测方法， 其中， 当所述确定信号仅具有单一逻辑电平时， 确定所述第一接脚与所述第二接脚的连接状态为短路。 13. 根据权利要。
7、求 8 所述的检测方法， 其中， 所述信号产生单元所产生的所述第一信号 为一周期性的检测信号， 当所述确定信号的频率为所述第一信号的频率的两倍时， 确定所 述第一接脚通过一负载连接于所述第二接脚。 权 利 要 求 书 CN 104297609 A 2 2/2 页 3 14. 根据权利要求 8 所述的检测方法， 其中， 所述信号产生单元所产生的所述第一信号 为一周期性的检测信号， 当所述确定信号的频率与所述检测信号的频率相同时， 确定所述 第一接脚与所述第二接脚的连接状态为开路。 权 利 要 求 书 CN 104297609 A 3 1/4 页 4 判断第一接脚与第二接脚连接状态的检测电路与检测。
8、方法 技术领域 0001 本发明所披露的实施例涉及判断芯片上接脚的连接状态， 尤指一种利用相位差来 判断一第一接脚与一第二接脚的连接状态的检测电路与检测方法。 背景技术 0002 一般而言， 芯片在出货给系统厂商之前， 会先针对芯片的每根接脚做开路与短路 测试 （open/short test） 。在正常操作情形下， 当客户将芯片焊上印刷电路板上后， 接脚与 接脚之间通常只会连接有负载电阻， 然而， 因为接脚焊锡空接、 沾锡不良等原因， 会导致芯 片的接脚可能会有开路 / 短路等问题， 使得芯片无法正常运作， 如此一来， 系统厂商便必须 另外想办法 （例如， 设计夹治具等） 来验证印刷电路板的。
9、完成品， 进而将可能有问题的印刷 电路板筛选出来。 0003 因此， 有需要提供一种使用较低的成本的方法来检验印刷电路板的完成品， 以降 低印刷电路板的生产成本并且提升印刷电路板的良率， 进而减少印刷电路板在出货之后遭 受到退货的可能性。 发明内容 0004 因此， 本发明的目的之一在于提出一种利用相位差来判断一第一接脚与一第二接 脚的连接状态的检测电路与检测方法， 以解决上述的问题。 0005 依据本发明的一实施例， 其披露一种判断一第一接脚与一第二接脚的连接状态的 检测电路。该检测电路包含有一信号产生单元、 一逻辑单元以及一确定单元。该信号产生 单元耦接于该第一接脚， 用来产生一第一信号至。
10、该第一接脚。该逻辑单元耦接于该信号产 生单元与该第二接脚， 用来根据输出至该第一接脚的该第一信号以及自该第二接脚所接收 的一第二信号来产生一确定信号。该确定单元耦接于该逻辑单元， 用来根据该确定信号来 确定该第一接脚与该第二接脚的连接状态。 0006 依据本发明的另一实施例， 其披露一种判断一第一接脚与一第二接脚的连接状态 的检测方法。该检测方法包含有 ： 产生一第一信号至该第一接脚 ； 根据输出至该第一接脚 的该第一信号以及自该第二接脚所接收的一第二信号来产生一确定信号 ； 以及根据该确定 信号来确定该第一接脚与该第二接脚的连接状态。 0007 由上可知， 本发明提供一种检测电路与检测方法可。
11、以在印刷电路板完成后， 用来 检验芯片中的接脚彼此之间的连接状态， 以降低印刷电路板的生产成本并且提升印刷电路 板的良率， 进而减少印刷电路板在出货之后遭受到退货的可能性。 附图说明 0008 图 1 为本发明检测电路的一实施例的示意图。 0009 图 2A 为本发明检测电路检测接脚 X 与接脚 Y 之间为短路的一范例的示意图。 0010 图 2B 为本发明检测电路检测接脚 X 与接脚 Y 之间为开路的一范例的示意图。 说 明 书 CN 104297609 A 4 2/4 页 5 0011 图2C为本发明检测电路检测接脚X与接脚Y之间具有一负载的一范例的示意图。 0012 图 2D 为本发明检。
12、测电路检测接脚 X 与接脚 Y 之间具有一非理想短路电阻的一范 例的示意图。 0013 图 3 为本发明检测电路的另一实施例的示意图。 0014 图 4 为本发明检测电路的另一实施例的示意图。 0015 图 5 为本发明检测方法的一实施例的流程图。 0016 【符号说明】 0017 10 印刷电路板 0018 100、 300、 400 检测电路 0019 110 信号产生单元 0020 120 逻辑单元 0021 130、 330、 430 确定单元 0022 140、 150 施密特触发器 0023 21 负载 0024 23 非理想短路电阻 0025 332 突波消除电路 0026 43。
13、2 波宽检测电路 具体实施方式 0027 在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。 所属领 域中的普通技术人员应可理解， 硬件制造商可能会用不同的名词来称呼同样的元件。本说 明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式， 而是以元件在功能 上的差异来作为区分的准则。在通篇说明书及权利要求项当中所提及的 “包含” 为一开放 式的用语， 故应解释成 “包含但不限定于” 。另外，“耦接” 一词在此包含任何直接及间接的 电气连接手段。 因此， 若文中描述一第一装置耦接于一第二装置， 则代表该第一装置可直接 电气连接于该第二装置， 或通过其他装置或连接手段间接地电。
14、气连接至该第二装置。 0028 请参考图 1， 图 1 为本发明检测电路的一实施例的示意图。在图 1 中， 印刷电路板 （printed circuit board， PCB） 10 上具有一芯片的接脚 X 与接脚 Y， 其中接脚 X 与接脚 Y 之间有可能通过负载彼此连接、 形成开路或是形成短路。在本实施例中， 检测电路 100 分 别连接到接脚 X 与接脚 Y， 以检测接脚 X 与接脚 Y 之间的连接状态。检测电路 100 包含有 （但不局限于） 一信号产生单元 110、 一逻辑单元 120、 一确定单元 130 以及多个施密特触发 器 （Schmitt trigger） 140 与 15。
15、0。信号产生单元 110 耦接于接脚 X， 并且用来产生一第一 信号 （例如检测信号 S_TS） 至接脚 X， 此时在接脚 Y 将会产生一个相对应的第二信号 （例如 比较信号 S_TS ） 。举例来说， 若是接脚 X 与接脚 Y 之间有可能通过一负载 21 彼此连接， 则 比较信号 S_TS 将会是检测信号 S_TS 经过延迟 1/RC 时间后的一延迟信号， 其中 R 为负载 21 的大小， C 则为接脚 X 与接脚 Y 之间寄生电容的大小。逻辑单元 120 耦接于信号产生单 元 110 以及接脚 Y， 并且用来根据检测信号 S_TS 以及比较信号 S_TS 之间的相位差来产生 一确定信号 S。
16、_DT， 举例来说， 逻辑单元 120 可通过异或 （exclusive-or， XOR） 门或是异或非 （exclusive-nor， XNOR） 门等逻辑电路来实作。确定单元 130 耦接逻辑单元 120， 并且用来 说 明 书 CN 104297609 A 5 3/4 页 6 根据确定信号 S_DT 来确定接脚 X 与接脚 Y 的连接状态。请注意， 测试信号 S_TS 可以是一 个周期性的方波、 三角波、 弦波或者阶梯状信号 （step signal） 等， 然而此仅作为范例说明 之用， 并非作为本发明 的一限制条件。此外， 在另一实施例中， 为了将检测信号 S_TS 以及 比较信号 S。
17、_TS 的波形转换成较干净的数字信号， 可以分别在检测信号 S_TS 以及比较信号 S_TS 的信号路径加上施密特触发器 140 与 150 来消除噪声干扰 （也即， 接脚 X 通过施密特 触发器 140 耦接于逻辑单元 120， 并且接脚 Y 通过施密特触发器 150 耦接于逻辑单元 120） ， 以产生干净的数字信号， 然后再将数字信号交由后端的逻辑单元 120 来进行处理。然而， 施 密特触发器140与150为非必要的元件， 也即， 于一设计变化中， 也可省略施密特触发器140 与 150。 0029 请参考图2A， 图2A为本发明检测电路100检测接脚X与接脚Y之间为短路的一范 例的示。
18、意图。在本实施例中， 检测信号 S_TS 为一周期性的方波， 并且逻辑单元 120 为一异 或门。在图 2A 中， 由于接脚 X 与接脚 Y 之间为短路， 因此检测信号 S_TS 与比较信号 S_TS 之间没有相位差， 也就是说， 逻辑单元 120 所产生的确定信号 S_DT 为一逻辑电平为 0 的输 出信号。请注意， 若是逻辑单元 120 改用 XNOR 门来实作， 此时逻辑单元 120 所产生的确定 信号 S_DT 将为一逻辑电平为 1 的输出信号。换句话说， 确定单元 130 可以通过判断确定信 号 S_DT 是否仅具有单一电平 （0 或 1） 来判断接脚 X 与接脚 Y 之间是否为短路。
19、。 0030 请参考图2B， 图2B为本发明检测电路100检测接脚X与接脚Y之间为开路的一范 例的示意图。在本实施例中， 检测信号 S_TS 为一周期性的方波， 并且逻辑单元 120 为一异 或门。在图 2B 中， 由于接脚 X 与接脚 Y 之间为开路， 因此检测信号 S_TS 并不会传送至接脚 Y， 换句话说， 此时接脚 Y 的电压是处于浮动 （floating） 的状态。于一实施例中， 可以在接 脚 Y 加上一个弱下拉 （weakly pull down） 电路或是弱上拉 （weakly pull high） 电路来定 义接脚 Y 的电压电平， 举例来说， 若是接脚 Y 连接于弱下拉电路的。
20、话， 在接脚 X 与接脚 Y 之 间为开路的情况下， 接脚 Y 就会输出逻辑电平为 0 的比较信号 S_ST ， 此时逻辑单元 120 所 产生的确定信号 S_DT 将会与检测信号 S_TS 完全相同。换句话说， 确定单元 130 可以通 过 判断确定信号 S_DT 的特性 （例如， 频率） 是否与检测信号 S_TS 的特性 （例如， 频率） 相同来 判断接脚 X 与接脚 Y 之间是否为开路。 0031 请参考图 2C， 图 2C 为本发明检测电路 100 检测接脚 X 与接脚 Y 之间具有负载 21 的一范例的示意图。在本实施例中， 检测信号 S_TS 为一周期性的方波， 并且逻辑单元 12。
21、0 为一异或门。在图 2C 中， 由于接脚 X 通过负载 21 连接于接脚 Y， 因此检测信号 S_TS 与比较 信号 S_TS 之间会具有一相位差， 也就是说， 在经过逻辑单元 120 对检测信号 S_TS 与比较 信号 S_TS 进行异或的逻辑运算后， 所产生的脉冲信号 （也即， 确定信号 S_DT） 的频率将会 是原本检测信号 S_TS（或是比较信号 S_TS ） 的频率的两倍。换句话说， 确定单元 130 可以 通过判断确定信号 S_DT 的频率是否为检测信号 S_TS（或是比较信号 S_TS ） 的频率的两倍 来判断接脚 X 与接脚 Y 之间是否具有负载。 0032 请注意， 接脚 。
22、X 与接脚 Y 之间除了芯片本身所规范的负载 21 之外， 也可能会存在 有因不良的工艺或是焊接的瑕疵所造成的非理想短路电阻 （也即， 阻值为非接近 0 欧姆的 电阻） ， 因此也会造成检测信号 S_TS 与比较信号 S_TS 之间产生相位差。请参考图 2D， 图 2D 为本发明检测电路 100 检测接脚 X 与接脚 Y 之间具有一非理想短路电阻 23 的一范例的 示意图。由于非理想短路电阻 23 通常远小于负载 21， 因此非理想短路电阻 23 所造成的检 说 明 书 CN 104297609 A 6 4/4 页 7 测信号 S_TS 与比较信号 S_TS 之间的相位差也会很小。由图 2D 。
23、可知， 由于在经过逻辑单 元 120 对检测信号 S_TS 与比较信号 S_TS 进行异或的逻辑运算后， 所产生的脉冲信号的波 宽 （pulse width） 很小， 因此可以视为确定信号 S_DT 上所产生的突波 （glitch） 信号。 0033 请参考图3， 图3为本发明检测电路的另一实施例的示意图。 检测电路300与检测 电路 100 的操作大致上相似， 其主要的不同之处在于确定单元 330 包含有一突波消除电路 332， 用来消除非理想短路电阻23所产生的突波， 使得检测电路300可依据消除突波后的确 定信号 S_DT 来确定接脚 X 与接脚 Y 之间的连接情形。举例来说， 突波消除。
24、电路 332 可以 通过延迟 电路和与门 （AND gate） 来实作。然而， 此仅作为范例说明之用， 并非作为本发明 的一限制条件， 突波消除电路 332 也可采用其他的电路组态来加以实作。 0034 请参考图4， 图4为本发明检测电路的另一实施例的示意图。 检测电路400与检测 电路 100 的操作大致上相似， 其主要的不同之处在于确定单元 430 包含有一波宽检测电路 432， 用来检测确定信号 S_DT 的波宽。如前所述， 由于接脚 X 与接脚 Y 之间的电阻值会影响 确定信号 S_DT 的波宽， 因此通过检测确定信号 S_DT 波宽的大小， 就可以估计接脚 X 与接脚 Y 之间的电阻。
25、值的大小， 使得检测电路 400 可推估出的阻值大小， 来确定接脚 X 与接脚 Y 之 间的连接情形。举例来说， 波宽检测电路 432 可以通过多组延迟电路来实作。然而， 此仅作 为范例说明之用， 并非作为本发明的一限制条件， 波宽检测电路 432 也可采用其他的电路 组态来进行实作。 0035 请参考图 5， 图 5 为本发明检测方法的一实施例的流程图。请注意， 假若可获得实 质上相同的结果， 则这些步骤并不一定要遵照图 5 所示的执行次序来执行。该方法可应用 于检测电路 100/300/400， 并可简短地总结如下。 0036 步骤 500 ： 开始。 0037 步骤 501 ： 产生检测。
26、信号 S_TS 至接脚 X。 0038 步骤 502 ： 根据检测信号 S_TS 以及自接脚 Y 所接收的比较信号 S_TS 来产生一确 定信号 S_DT。 0039 步骤 503 ： 根据确定信号 S_DT 来确定接脚 X 与接脚 Y 的连接状态。 0040 步骤 504 ： 结束。 0041 上述的检测方法用来说明检测电路 100/300/400 的各项操作， 而图 5 中每一步骤 的详细内容皆可于参考关于检测电路 100/300/400 的说明内容之后便能轻易地了解， 详细 说明及变化可参考前述， 为简洁起见， 故于此不再赘述。 0042 总结来说， 本发明利用信号之间的相位差来确定芯片。
27、上的接脚之间的电阻值， 以 判断接脚之间的连接状态， 因此， 本发明所提出的检测电路与检测方法可以在印刷电路板 完成后， 用来检验芯片中的接脚彼此之间的连接状态， 以降低印刷电路板的生产成本并且 提升印刷电路板的良率， 进而减少印刷电路板在出货之后遭受到退货的可能性。 说 明 书 CN 104297609 A 7 1/8 页 8 图 1 说 明 书 附 图 CN 104297609 A 8 2/8 页 9 图 2A 说 明 书 附 图 CN 104297609 A 9 3/8 页 10 图 2B 说 明 书 附 图 CN 104297609 A 10 4/8 页 11 图 2C 说 明 书 附 图 CN 104297609 A 11 5/8 页 12 图 2D 说 明 书 附 图 CN 104297609 A 12 6/8 页 13 图 3 说 明 书 附 图 CN 104297609 A 13 7/8 页 14 图 4 说 明 书 附 图 CN 104297609 A 14 8/8 页 15 图 5 说 明 书 附 图 CN 104297609 A 15 。