写入波形边沿重叠.pdf

本发明提供用于将数据写入到具有显示元件阵列的显示器的系统、方法及设备，包含编码于计算机存储媒体上的计算机程序。可使用于减少在将数据写入到所述显示元件阵列期间的错误的延迟彼此在时间上重叠以改进所述显示器的帧速率。

权利要求书
1.  一种驱动包含共用线及分段线的显示器的方法，所述方法包括：
在第一时间处沿第一方向转变用于第一组分段线的驱动信号；
在第二时间处沿第二方向转变用于第二组分段线的驱动信号，其中所述第一方向不同于所述第二方向，且其中所述第一时间从所述第二时间移位；及
借助至少一个共用线上的单个共用写入信号来写入对应于所述经转变驱动信号的数据。

2.  根据权利要求1所述的方法，其中所述第一时间与所述第二时间之间的时间移位大约等于前边沿及后边沿中的一者的最大所需值。

3.  根据权利要求2所述的方法，其中使所述第一组分段线的所述前边沿与所述第二组分段线的所述后边沿在时间上重叠。

4.  根据权利要求1所述的方法，其包括消除每一分段转变的前边沿或后边沿中的一者。

5.  一种用于驱动包含多个共用线及多个分段线的显示器的系统，所述系统包括：
分段驱动器，其经配置以驱动所述多个分段线，且进一步经配置以：
沿第一方向转变用于第一组分段线的驱动信号；及
沿第二方向转变用于第二组分段线的驱动信号，其中所述第一方向不同于所述第二方向，且其中沿所述第一方向的所述转变从沿所述第二方向的转变移位；及
共用驱动器，其经配置以驱动所述多个共用线，其中借助至少一个共用线上的单个写入信号来写入对应于所述经转变驱动信号的数据。

6.  根据权利要求5所述的系统，其中沿所述第一方向的所述转变与沿所述第二方向的所述转变之间的时间移位大约等于前边沿及后边沿的最大所需值中的一者。

7.  根据权利要求6所述的系统，其中所述第一组分段线的所述前边沿及所述第二组分段线的所述后边沿在时间上重叠。

8.  根据权利要求7所述的系统，其中所述前边沿及所述后边沿的长度在6μs到10μs的范围内，且其中所述写入信号的长度在35μs到45μs的范围内。

9.  根据权利要求5所述的系统，其中所述分段线驱动器经配置以消除每一分段转变的前边沿或后边沿中的一者。

10.  根据权利要求5所述的系统，其中所述多个分段线及所述多个共用线被配置为用于驱动阵列中的多个调制器元件的矩阵。

11.  根据权利要求5所述的系统，其中所述系统执行循序共用线扫描。

12.  根据权利要求5所述的系统，其进一步包括：
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；及
存储器装置，其经配置以与所述处理器通信。

13.  根据权利要求12所述的系统，其进一步包括：
图像源模块，其经配置以将所述图像数据发送到所述处理器。

14.  根据权利要求13所述的系统，其中所述图像源模块包含接收器、收发器及发射器中的至少一者。

15.  根据权利要求12所述的系统，其进一步包括：
输入装置，其经配置以接收输入数据且将所述输入数据传递到所述处理器。

16.  根据权利要求12所述的系统，其进一步包括：
控制器，其经配置以将所述图像数据的至少一部分发送到所述共用驱动器。

17.  一种用于驱动包含多个共用线及分段线的显示器的系统，所述系统包括：
用于驱动所述多个分段线的装置；
用于沿第一方向转变用于第一组分段线的驱动信号的装置；
用于沿第二方向转变用于第二组分段线的驱动信号的装置，其中所述第一方向不同 于所述第二方向，且其中沿所述第一方向的所述转变从沿所述第二方向的转变移位；及
用于驱动所述多个共用线的装置，其中借助至少一个共用线上的单个写入信号来写入对应于所述经转变驱动信号的数据。

18.  根据权利要求17所述的系统，其中所述用于驱动所述多个分段线的装置、所述用于转变用于所述第一组分段线的所述驱动信号的装置及所述用于转变用于所述第二组分段线的所述驱动信号的装置包括分段驱动器，且其中所述用于驱动所述多个共用线的装置包括共用驱动器。

19.  根据权利要求17所述的系统，其中沿所述第一方向的所述转变与沿所述第二方向的所述转变之间的时间移位大约等于前边沿及后边沿的最大所需值。

20.  根据权利要求19所述的系统，其中所述第一组分段线的所述前边沿及所述第二组分段线的所述后边沿在时间上重叠。

21.  一种用于处理用于经配置以驱动包含多个共用线及分段线的显示器的程序的数据的计算机程序产品，所述计算机程序产品包括：
非暂时计算机可读媒体，其上存储有用于致使显示驱动器电路进行以下操作的代码：
在第一时间处沿第一方向转变用于第一组分段线的驱动信号；
在第二时间处沿第二方向转变用于第二组分段线的驱动信号，其中所述第一方向不同于所述第二方向，且其中所述第一时间从所述第二时间移位；及
借助至少一个共用线上的单个共用写入信号来写入对应于所述经转变驱动信号的数据。

22.  根据权利要求21所述的计算机程序产品，其中所述第一时间与所述第二时间之间的时间移位大约等于前边沿及后边沿的最大所需值。

23.  根据权利要求21所述的计算机程序产品，其中所述第一组分段线的所述前边沿及所述第二组分段线的所述后边沿在时间上重叠。

24.  根据权利要求21所述的计算机程序产品，其包括消除每一分段转变的前边沿或后边沿中的一者。

说明书写入波形边沿重叠
技术领域
本发明涉及用于减少将数据写入到机电显示器时的线时间的方法及系统。
背景技术
机电系统包含具有电及机械元件、致动器、换能器、传感器、光学组件(例如镜)及电子器件的装置。可以多种尺寸制造机电系统，包含但不限于微米尺寸及纳米尺寸。举例来说，微机电系统(MEMS)装置可包含具有介于从约一微米到数百微米或更大的范围内的大小的结构。纳米机电系统(NEMS)装置可包含具有小于一微米的大小(举例来说，包含小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻及/或蚀刻掉衬底及/或所沉积材料层的部分或添加层以形成电装置及机电装置的其它微机械加工工艺形成机电元件。
一种类型的机电系统装置称作干涉式调制器(IMOD)。如本文中所用，术语干涉式调制器或干涉式光调制器是指使用光学干涉原理选择性地吸收及/或反射光的装置。在一些实施方案中，干涉式调制器可包含一对导电板，所述对导电板中的一者或两者可为全部或部分透明的及/或反射的且能够在施加适当电信号时相对运动。在实施方案中，一个板可包含沉积于衬底上的固定层且另一板可包含通过气隙与所述固定层分离的反射膜。一个板相对于另一板的位置可改变入射于干涉式调制器上的光的光学干涉。干涉式调制器装置具有广泛的应用，且预期用于改进现有产品及形成新产品，尤其是具有显示能力的那些产品。
可通过将数据循序地写入到显示元件的线的列及分段驱动器来驱动干涉式调制器。大体来说，所述显示器的帧速率随用于将数据写入到显示器的写入波形线时间而变。写入波形线时间的增加会减少可显示图像的速度。因此，减少将数据写入到显示器所需的线时间为合意的。
发明内容
本发明的系统、方法及装置各自具有数个创新性方面，所述方面中的单个方面均不 单独地决定本文中所揭示的所要属性。
本发明中所描述的标的物的一个创新性方面可实施于一种驱动包含共用线及分段线的显示器的方法中。所述方法包含：在第一时间处沿第一方向转变用于第一组分段线的驱动信号；在第二时间处沿第二方向转变用于第二组分段线的驱动信号，所述第一方向不同于所述第二方向，且所述第一时间从所述第二时间移位；及借助至少一个共用线上的单个共用写入信号写入对应于所述经转变驱动信号的数据。
本发明中所描述的标的物的另一发明性方面可实施于一种用于驱动包含多个共用线及多个分段线的显示器的系统中。所述系统包含经配置以驱动所述多个分段线的分段驱动器。所述分段驱动器进一步经配置以沿第一方向转变用于第一组分段线的驱动信号且沿第二方向转变用于第二组分段线的驱动信号，所述第一方向不同于所述第二方向，且沿所述第一方向的所述转变从沿所述第二方向的转变移位。所述系统进一步包含经配置以驱动所述多个共用线的共用驱动器。借助至少一个共用线上的单个写入信号写入对应于所述经转变驱动信号的数据。
本发明中所描述的标的物的另一创新性方面可实施于一种用于驱动包含多个共用线及分段线的显示器的系统中。所述系统包含：用于驱动所述多个分段线的装置；用于沿第一方向转变用于第一组分段线的驱动信号的装置；用于沿第二方向转变用于第二组分段线的驱动信号的装置，所述第一方向不同于所述第二方向，且沿所述第一方向的所述转变从沿所述第二方向的转变移位。所述系统进一步包含用于驱动所述多个共用线的装置。借助至少一个共用线上的单个写入信号写入对应于所述经转变驱动信号的数据。
本发明中所描述的标的物的另一创新性方面可实施于一种用于处理用于经配置以驱动包含多个共用线及分段线的显示器的程序的数据的计算机程序产品中。所述计算机程序产品包含非暂时计算机可读媒体，其上存储有用于致使显示驱动器电路进行以下操作的代码：在第一时间处沿第一方向转变用于第一组分段线的驱动信号，在第二时间处沿第二方向转变用于第二组分段线的驱动信号，所述第一方向不同于所述第二方向，且所述第一时间从所述第二时间移位。借助至少一个共用线上的单个共用写入信号写入对应于所述经转变驱动信号的写入数据。
在随附图式及以下描述中阐明本说明书中所描述的标的物的一或多个实施方案的细节。根据所述描述、图式及权利要求书将明了其它特征、方面及优点。注意，以下各图的相对尺寸可能并未按比例绘制。
附图说明
图1展示描绘干涉式调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。
图2展示图解说明并入有3×3干涉式调制器显示器的电子装置的系统框图的实例。
图3展示图解说明图1的干涉式调制器的可移动反射层位置对所施加电压的图的实例。
图4展示图解说明当施加各种共用电压及分段电压时干涉式调制器的各种状态的表的实例。
图5A展示图解说明在图2的3×3干涉式调制器显示器中的显示数据帧的图的实例。
图5B展示可用于写入图5A中所图解说明的显示数据帧的共用信号及分段信号的时序图的实例。
图6A展示图1的干涉式调制器显示器的部分横截面的实例。
图6B到6E展示干涉式调制器的不同实施方案的横截面的实例。
图7展示图解说明用于干涉式调制器的制造工艺的流程图的实例。
图8A到8E展示制作干涉式调制器的方法中的各种阶段的横截面示意性图解的实例。
图9展示可用于写入显示数据帧的共用信号及分段信号的时序图的实例。
图10展示可用于写入显示数据的共用线及分段线驱动信号的时序图的实例。
图11展示可用于写入显示数据的共用线及分段线驱动信号的时序图的实例。
图12图解说明用于将数据写入到显示器的方法的流程图。
图13A及13B展示图解说明包含多个干涉式调制器的显示装置的系统框图的实例。
在各个图式中，相似的参考编号及标示指示相似的元件。
具体实施方式
以下详细描述出于描述创新性方面的目的而针对于某些实施方案。然而，可以多种不同方式应用本文中的教示。所描述的实施方案可在经配置以显示图像(无论是处于运动(例如，视频)还是静止的(例如，静止图像)，且无论是文本、图形的还是图片的)的任一装置中实施。更特定来说，本发明预期：所述实施方案可实施于以下多种电子装置中或可与所述电子装置相关联：例如(但不限于)，移动电话、具有多媒体因特网能力的蜂窝式电话、移动电视接收器、无线装置、智能电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本计算机、智能本、平板 计算机、打印机、复印机、扫瞄仪、传真装置、GPS接收器/导航器、相机、MP3播放器、摄录像机、游戏控制台、手表、钟表、计算器、电视监视器、平板显示器、电子阅读装置(例如，电子阅读器)、计算机监视器、汽车显示器(例如，里程表显示器等等)、驾驶舱控制件及/或显示器、相机视图显示器(例如，车辆的后视相机的显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、微波炉、冰箱、立体声系统、盒式录音机或播放器、DVD播放器、CD播放器、VCR、无线电设备、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、停车计时器、封装(例如，MEMS及非MEMS)、美学结构(例如，一件珠宝上的图像显示器)及多种机电系统装置。本文中的教示还可用于非显示应用中，例如(但不限于)：电子切换装置、射频滤波器、传感器、加速计、陀螺仪、运动感测装置、磁力计、消费型电子器件的惯性组件、消费型电子产品的部件、变容二极管、液晶装置、电泳装置、驱动方案、制造工艺及电子测试设备。因此，所述教示并不意欲限制于仅描绘于各图中的实施方案，而是具有所属领域的技术人员将容易明了的宽广适用性。
本文中所描述的标的物的特定实施方案包含用于将数据写入到显示器中的显示元件的减少的写入波形线时间，借此减少显示器的帧速率。在一些方面中，用于减少在将数据写入到阵列中的显示元件时的错误可能性的延迟彼此重叠，使得减少线时间的总延迟分量。举例来说，在一些例子中，在显示元件的当前线的线时间的开始时的延迟可与在显示元件的先前线的线时间结束处的延迟重叠。
可实施本发明中所描述的标的物的特定实施方案以实现以下潜在优点中的一或多者。可通过减少用于将数据写入到显示元件的每一线的线时间量来减少将数据写入到显示器的总帧速率。因此，所述显示器可更好地对经更新图像信息(例如视频数据)做出响应。
所描述的实施方案可适用于的适合MEMS装置的实例为反射式显示装置。反射式显示装置可并入有用以使用光学干涉原理选择性地吸收及/或反射入射于其上的光的干涉式调制器(IMOD)。IMOD可包含吸收器、可相对于所述吸收器移动的反射器及界定于所述吸收器与所述反射器之间的光学共振腔。所述反射器可移动到两个或两个以上不同位置，此可改变光学共振腔的大小且借此影响所述干涉式调制器的反射比。IMOD的反射光谱可形成可跨越可见波长移位以产生不同色彩的相当宽的光谱带。可通过改变光学共振腔的厚度(即，通过改变反射器的位置)来调整光谱带的位置。
图1展示描绘干涉式调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。所述IMOD显示装置包含一或多个干涉式MEMS显示元件。在这些装 置中，MEMS显示元件的像素可处于亮或暗状态。在亮(“松弛”、“打开”或“接通”)状态中，所述显示元件将入射可见光的一大部分反射到(例如)用户。相反地，在暗(“激活”、“关闭”或“关断”)状态中，所述显示元件反射甚少的入射可见光。在一些实施方案中，可反转接通与关断状态的光反射性质。MEMS像素可经配置以主要在特定波长下反射，从而允许除黑色及白色以外还进行彩色显示。
IMOD显示装置可包含行/列IMOD阵列。每一IMOD可包含一对反射层，即，可移动反射层及固定部分反射层，所述对反射层以彼此相距可变且可控的距离进行定位以形成气隙(还称作光学间隙或腔)。所述可移动反射层可在至少两个位置之间移动。在第一位置(即，松弛位置)中，可移动反射层可定位于距固定部分反射层相对大的距离处。在第二位置(即，激活位置)中，可移动反射层可更靠近于部分反射层而定位。取决于可移动反射层的位置，从两个层反射的入射光可以相长或相消方式干涉，从而产生每一像素的总体反射或非反射状态。在一些实施方案中，IMOD可在未经激活时处于反射状态，从而反射在可见光谱内的光，且可在经激活时处于暗状态，从而反射在可见范围之外的光(例如，红外光)。然而，在一些其它实施方案中，IMOD可在未经激活时处于暗状态且在经激活时处于反射状态。在一些实施方案中，引入所施加电压可驱动像素改变状态。在一些其它实施方案中，所施加电荷可驱动像素改变状态。
图1中所描绘的像素阵列部分包含两个邻近的干涉式调制器12。在左侧(如所图解说明)的IMOD12中，将可移动反射层14图解说明为处于距包含部分反射层的光学堆叠16预定距离处的松弛位置。跨越左侧IMOD12施加的电压V0不足以致使可移动反射层14激活。在右侧的IMOD12中，将可移动反射层14图解说明为处于接近或邻近光学堆叠16的激活位置。跨越右侧IMOD12施加的电压Vbias足以使可移动反射层14维持处于激活位置。
在图1中，借助指示入射于像素12上的光13的箭头及从左侧的像素12反射的光15大体图解说明像素12的反射性质。虽然未详细地图解说明，但所属领域的技术人员将理解，入射于像素12上的光13的大部分将穿过透明衬底20朝向光学堆叠16透射。入射于光学堆叠16上的光的一部分将透射穿过光学堆叠16的部分反射层，且一部分将往回反射穿过透明衬底20。光13的透射穿过光学堆叠16的部分将在可移动反射层14处往回朝向(且穿过)透明衬底20反射。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长性或相消性)将确定从像素12反射的光15的波长。
光学堆叠16可包含单个层或数个层。所述层可包含电极层、部分反射且部分透射 层及透明电介质层中的一或多者。在一些实施方案中，光学堆叠16为导电、部分透明且部分反射的，且可(举例来说)通过将以上层中的一或多者沉积到透明衬底20上来制作。所述电极层可由多种材料形成，例如各种金属，举例来说，氧化铟锡(ITO)。所述部分反射层可由多种部分反射的材料形成，例如各种金属，例如铬(Cr)、半导体及电介质。所述部分反射层可由一或多个材料层形成，且所述层中的每一者可由单一材料或材料的组合形成。在一些实施方案中，光学堆叠16可包含单个半透明厚度的金属或半导体，其充当光学吸收器及导体两者，同时(例如光学堆叠16或IMOD的其它结构的)不同的更多导电层或部分可用于在IMOD像素之间运送信号。光学堆叠16还可包含覆盖一或多个导电层或导电/吸收层的一或多个绝缘层或电介质层。
在一些实施方案中，可将光学堆叠16的层图案化成若干平行条带，且其可在显示装置中形成行电极，如下文进一步描述。如所属领域的技术人员将理解，术语“图案化”在本文中用于指掩蔽以及蚀刻工艺。在一些实施方案中，可将高度导电且反射的材料(例如铝(Al))用于可移动反射层14，且这些条带可在显示装置中形成列电极。可移动反射层14可形成为用以形成沉积于柱18及在柱18之间沉积的介入牺牲材料的顶部上的列的一个或若干所沉积金属层的一系列平行条带(正交于光学堆叠16的行电极)。当蚀刻掉所述牺牲材料时，可在可移动反射层14与光学堆叠16之间形成经界定间隙19或光学腔。在一些实施方案中，柱18之间的间隔可为大约1um到1000um，而间隙19可为大约＜10,000埃。
在一些实施方案中，所述IMOD的每一像素(无论是处于激活状态还是松弛状态)基本上均为由固定反射层及移动反射层形成的电容器。当不施加电压时，可移动反射层14保持处于机械松弛状态，如图1中左侧的像素12所图解说明，其中可移动反射层14与光学堆叠16之间具有间隙19。然而，当向选定行及列中的至少一者施加电位差(例如，电压)时，在对应像素处的行电极与列电极的相交点处形成的电容器变得被充电，且静电力将所述电极拉在一起。如果所施加的电压超过阈值，那么可移动反射层14可变形且在光学堆叠16的附近或与所述光学堆叠相抵地移动。光学堆叠16内的电介质层(未展示)可防止短路且控制层14与16之间的分离距离，如图1中右侧的经激活像素12所图解说明。不管所施加电位差的极性如何，行为均相同。虽然在一些例子中可将阵列中的一系列像素称作“行”或“列”，但所属领域的技术人员将容易理解，将一个方向称作“行”且将另一方向称作“列”是任意的。重申，在一些定向中，可将行视为列，且将列视为行。此外，显示元件可均匀地布置成正交的行与列(“阵列”)，或布置成非线性配置，举例来说，相对于彼此具有某些位置偏移(“镶嵌块”)。术语“阵列”及“镶嵌 块”可指代任一配置。因此，虽然将显示器称作包含“阵列”或“镶嵌块”，但在任一例子中，元件本身不需要彼此正交地布置或安置成均匀分布，而是可包含具有不对称形状及不均匀分布元件的布置。
图2展示图解说明并入有3×3干涉式调制器显示器的电子装置的系统框图的实例。所述电子装置包含可经配置以执行一或多个软件模块的处理器21。除执行操作系统以外，处理器21还可经配置以执行一或多个软件应用程序，包含web浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含将信号提供到(例如)显示阵列或面板30的行驱动器电路24及列驱动器电路26。图2中的线1-1展示图1中所图解说明的IMOD显示装置的横截面。虽然为清晰起见图2图解说明3×3IMOD阵列，但显示阵列30可含有极大数目个IMOD且可在列中具有与在行中不同数目的IMOD，且反之亦然。
图3展示图解说明图1的干涉式调制器的可移动反射层位置对所施加电压的图的实例。对于MEMS干涉式调制器，行/列(即，共用/分段)写入程序可利用图3中所图解说明的这些装置的滞后性质。举例来说，干涉式调制器可需要约10伏电位差来致使可移动反射层或镜从松弛状态改变为激活状态。当电压从所述值减小时，随着电压回降到低于(例如)10伏，所述可移动反射层维持其状态，然而，所述可移动反射层直到电压下降到低于2伏才会完全松弛。因此，如图3中所展示，存在大约3伏到7伏的电压范围，在所述电压范围内存在所施加电压窗，在所述窗内，装置稳定在松弛状态或激活状态中。在本文中将此窗称作“滞后窗”或“稳定窗”。对于具有图3的滞后特性的显示阵列30，行/列写入程序可经设计以一次寻址一或多个行，使得在对给定行的寻址期间使经寻址行中待激活的像素暴露于约10伏的电压差，并使待松弛的像素暴露于接近零伏的电压差。在寻址之后，使像素暴露于稳定状态或大约5伏的偏置电压差，使得其保持在先前选通状态中。在此实例中，在被寻址之后，每一像素经历在约3伏到7伏的“稳定窗”内的电位差。此滞后性质特征使得例如图1中所图解说明的像素设计能够在相同所施加电压条件下保持稳定在激活状态或松弛预存状态中。由于每一IMOD像素(无论是处于激活状态还是松弛状态)基本上均为由固定反射层及移动反射层形成的电容器，因此此稳定状态可保持在滞后窗内的稳定电压下而实质上不消耗或损失电力。此外，如果所施加的电压电位保持实质上固定，那么基本上有甚少或无电流流动到IMOD像素中。
在一些实施方案中，可通过根据给定行中的像素的状态的所要改变(如果有的话)沿着所述组列电极以“分段”电压的形式施加数据信号来形成图像的帧。可依次寻址所述 阵列的每一行，使得一次一行地写入所述帧。为了将所要数据写入到第一行中的像素，可将对应于所述第一行中的像素的所要状态的分段电压施加于列电极上，且可将呈特定“共用”电压或信号形式的第一行脉冲施加到第一行电极。接着，可使所述组分段电压改变为对应于第二行中的像素的状态的所要改变(如果有的话)，且可将第二共用电压施加到第二行电极。在一些实施方案中，第一行中的像素不受沿着列电极施加的分段电压的改变影响，且保持于在第一共用电压行脉冲期间其被设定到的状态。可以循序方式针对整个系列的行或替代地针对整个系列的列重复此过程，以产生图像帧。可通过以每秒某一所要数目的帧不断地重复此过程来刷新所述帧及/或用新的图像数据更新所述帧。
跨越每一像素所施加的分段与共用信号的组合(即，跨越每一像素的电位差)确定了每一像素的所得状态。图4展示图解说明当施加各种共用电压及分段电压时干涉式调制器的各种状态的表的实例。如所属领域的技术人员将容易理解，可将“分段”电压施加到列电极或行电极，且可将“共用”电压施加到列电极或行电极中的另一者。
如在图4中(以及在图5B中所展示的时序图中)所图解说明，当沿着共用线施加释放电压VCREL时，沿着共用线的所有干涉式调制器元件将被置于松弛状态(或者称作释放或未激活状态)中，而不管沿着分段线所施加的电压如何(即，高分段电压VSH及低分段电压VSL)。特定来说，当沿着共用线施加释放电压VCREL时，在沿着所述像素的对应分段线施加高分段电压VSH及施加低分段电压VSL两种情况下，跨越调制器的电位电压(或者称作像素电压)都在松弛窗(参见图3，也称作释放窗)内。
当将保持电压(例如高保持电压VCHOLD_H或低保持电压VCHOLD_L)施加于共用线上时，干涉式调制器的状态将保持恒定。举例来说，松弛IMOD将保持处于松弛位置，且激活IMOD将保持处于激活位置。所述保持电压可经选择使得在沿着对应分段线施加高分段电压VSH及施加低分段电压VSL两种情况下，像素电压都将保持在稳定窗内。因此，分段电压摆幅(即，高VSH与低分段电压VSL之间的差)小于正稳定窗或负稳定窗的宽度。
当将寻址或激活电压(例如高寻址电压VCADD_H或低寻址电压VCADD_L)施加于共用线上时，可通过沿着相应分段线施加分段电压而选择性地将数据写入到沿着所述线的调制器。所述分段电压可经选择使得激活取决于所施加的分段电压。当沿着共用线施加寻址电压时，施加一个分段电压将导致在稳定窗内的像素电压，从而致使所述像素保持不被激活。相比之下，施加另一分段电压将导致超出所述稳定窗的像素电压，从而导致所述像素的激活。造成激活的特定分段电压可取决于使用了哪一寻址电压而变化。在一些实施方案中，当沿着共用线施加高寻址电压VCADD_H时，施加高分段电压VSH可致使调制器保持处于其当前位置，而施加低分段电压VSL可致使所述调制器激活。作为推论， 当施加低寻址电压VCADD_L时，分段电压的影响可为相反的，其中高分段电压VSH致使所述调制器激活，且低分段电压VSL对所述调制器的状态无影响(即，保持稳定)。
在一些实施方案中，可使用跨越调制器始终产生相同极性电位差的保持电压、寻址电压及分段电压。在一些其它实施方案中，可使用使调制器的电位差的极性交替的信号。跨越调制器的极性的交替(即，写入程序的极性的交替)可减少或抑制在单个极性的重复写入操作之后可能发生的电荷积累。
图5A展示图解说明图2的3×3干涉式调制器显示器中的显示数据帧的图的实例。图5B展示可用于写入图5A中所图解说明的显示数据帧的共用信号及分段信号的时序图的实例。可将所述信号施加到图2的(例如)3×3阵列，此将最终产生图5A中所图解说明的线时间60e的显示布置。图5A中的经激活调制器处于暗状态，即，其中反射光的实质部分在可见光谱之外，以便给(例如)观看者产生暗外观。在写入图5A中所图解说明的帧之前，所述像素可处于任一状态，但图5B的时序图中所图解说明的写入程序假定在第一线时间60a之前每一调制器已被释放且驻存于未激活状态中。
在第一线时间60a期间：将释放电压70施加于共用线1上；施加于共用线2上的电压以高保持电压72开始且移动到释放电压70；且沿着共用线3施加低保持电压76。因此，沿着共用线1的调制器(共用1，分段1)、(1，2)及(1，3)在第一线时间60a的持续时间内保持处于松弛或未激活状态，沿着共用线2的调制器(2，1)、(2，2)及(2，3)将移动到松弛状态，且沿着共用线3的调制器(3，1)、(3，2)及(3，3)将保持处于其先前状态。参考图4，沿着分段线1、2及3施加的分段电压将对干涉式调制器的状态无影响，因为在线时间60a期间，共用线1、2或3中的任一者均未暴露于造成激活的电压电平(即，VCREL-松弛及VCHOLD_L-稳定)。
在第二线时间60b期间，共用线1上的电压移动到高保持电压72，且由于未将寻址或激活电压施加于共用线1上，因此不管所施加的分段电压如何，沿着共用线1的所有调制器均保持处于松弛状态。沿着共用线2的调制器因释放电压70的施加而保持处于松弛状态，且当沿着共用线3的电压移动到释放电压70时，沿着共用线3的调制器(3，1)、(3，2)及(3，3)将松弛。
在第三线时间60c期间，通过将高寻址电压74施加于共用线1上来寻址共用线1。由于在施加此寻址电压期间沿着分段线1及2施加低分段电压64，因此跨越调制器(1，1)及(1，2)的像素电压大于调制器的正稳定窗的高端(即，电压差超过预定义阈值)，且激活调制器(1，1)及(1，2)。相反地，由于沿着分段线3施加高分段电压62，因此跨越调制器(1，3)的像素电压小于调制器(1，1)及(1，2)的像素电压，且保持在所述调制器的正稳定窗内；调 制器(1，3)因此保持松弛。此外，在线时间60c期间，沿着共用线2的电压减小到低保持电压76，且沿着共用线3的电压保持处于释放电压70，从而使沿着共用线2及3的调制器处于松弛位置。
在第四线时间60d期间，共用线1上的电压返回到高保持电压72，从而使沿着共用线1上的调制器处于其相应经寻址状态。将共用线2上的电压减小到低寻址电压78。由于沿着分段线2施加高分段电压62，因此跨越调制器(2，2)的像素电压低于所述调制器的负稳定窗的较低端，从而致使调制器(2，2)激活。相反地，由于沿着分段线1及3施加低分段电压64，因此调制器(2，1)及(2，3)保持处于松弛位置。共用线3上的电压增加到高保持电压72，从而使沿着共用线3的调制器处于松弛状态中。
最后，在第五线时间60e期间，共用线1上的电压保持处于高保持电压72，且共用线2上的电压保持处于低保持电压76，从而使沿着共用线1及2的调制器处于其相应经寻址状态。共用线3上的电压增加到高寻址电压74以寻址沿着共用线3的调制器。在将低分段电压64施加于分段线2及3上时，调制器(3，2)及(3，3)激活，而沿着分段线1所施加的高分段电压62致使调制器(3，1)保持处于松弛位置。因此，在第五线时间60e结束时，3×3像素阵列处于图5A中所展示的状态，且只要沿着共用线施加保持电压就将保持处于所述状态，而不管可能在正寻址沿着其它共用线(未展示)的调制器时发生的分段电压的变化如何。
在图5B的时序图中，给定写入程序(即，线时间60a到60e)可包含高保持及寻址电压或低保持及寻址电压的使用。一旦已针对给定共用线完成写入程序(且将共用电压设定为具有与激活电压相同的极性的保持电压)，所述像素电压便保持在给定稳定窗内，且不通过松弛窗，直到将释放电压施加于所述共用线上为止。此外，由于每一调制器是在寻址所述调制器之前作为写入程序的一部分而释放，因此调制器的激活时间而非释放时间可确定必需线时间。具体来说，在其中调制器的释放时间大于激活时间的实施方案中，可将释放电压施加达长于单个线时间，如在图5B中所描绘。在一些其它实施方案中，沿着共用线或分段线所施加的电压可变化以考虑到不同调制器(例如不同色彩的调制器)的激活及释放电压的变化。
根据上文所阐明的原理操作的干涉式调制器的结构的细节可广泛变化。举例来说，图6A到6E展示包含可移动反射层14及其支撑结构的干涉式调制器的不同实施方案的横截面的实例。图6A展示图1的干涉式调制器显示器的部分横截面的实例，其中金属材料条带(即，可移动反射层14)沉积于从衬底20正交延伸的支撑件18上。在图6B中，每一IMOD的可移动反射层14在形状上为大体正方形或矩形且在拐角处或接近拐角处 在系链32上附接到支撑件。在图6C中，可移动反射层14在形状上为大体正方形或矩形且悬置在可变形层34上，可变形层34可包含柔性金属。可变形层34可围绕可移动反射层14的周界直接或间接地连接到衬底20。这些连接在本文中称作支撑柱。图6C中所展示的实施方案具有源于可移动反射层14的光学功能与其机械功能(其由可变形层34来实施)解耦的额外益处。此解耦允许用于反射层14的结构设计及材料与用于可变形层34的结构设计及材料彼此独立地进行优化。
图6D展示IMOD的另一实例，其中可移动反射层14包含反射子层14a。可移动反射层14靠在支撑结构(例如，支撑柱18)上。支撑柱18提供可移动反射层14与下部固定电极(即，所图解说明的IMOD中的光学堆叠16的一部分)的分离，使得(举例来说)当可移动反射层14处于松弛位置时，在可移动反射层14与光学堆叠16之间形成间隙19。可移动反射层14还可包含可经配置以充当电极的导电层14c及支撑层14b。在此实例中，导电层14c安置于支撑层14b的远离衬底20的一侧上，且反射子层14a安置于支撑层14b的接近于衬底20的另一侧上。在一些实施方案中，反射子层14a可为导电的且可安置于支撑层14b与光学堆叠16之间。支撑层14b可包含电介质材料(举例来说，氧氮化硅(SiON)或二氧化硅(SiO2))的一或多个层。在一些实施方案中，支撑层14b可为若干层的堆叠，例如，SiO2/SiON/SiO2三层堆叠。反射子层14a及导电层14c中的任一者或两者可包含(例如)具有约0.5％铜(Cu)的铝(A1)合金或另一反射金属材料。在电介质支撑层14b上面及下面采用导体层14a、14c可平衡应力且提供增强的传导性。在一些实施方案中，可出于多种设计目的(例如实现可移动反射层14内的特定应力分布曲线)而由不同材料形成反射子层14a及导电层14c。
如在图6D中所图解说明，一些实施方案还可包含黑色掩模结构23。黑色掩模结构23可形成于光学非作用区域(例如在像素之间或在柱18下方)中以吸收环境光或杂散光。黑色掩模结构23还可通过抑制光从显示装置的非作用部分反射或透射穿过所述部分借此增加对比度来改进所述显示器的光学性质。另外，黑色掩模结构23可为导电的且经配置以充当电运送层。在一些实施方案中，可将行电极连接到黑色掩模结构23以减小所连接行电极的电阻。可使用包含沉积及图案化技术的多种方法来形成黑色掩模结构23。黑色掩模结构23可包含一或多个层。举例来说，在一些实施方案中，黑色掩模结构23包含用作光学吸收器的铬钼(MoCr)层、一层及用作反射器及运送层的铝合金，其分别具有在约到到及到的范围内的厚度。可使用多种技术(包含光刻及干蚀刻)来图案化所述一或多个层，所述干蚀刻包含(举例来说)用于MoCr及SiO2层的四氟化碳(CF4)及/或氧气(O2)及用于铝合金层的氯气(C12)及/或三 氯化硼(BCl3)。在一些实施方案中，黑色掩模23可为标准具或干涉式堆叠结构。在此类干涉式堆叠黑色掩模结构23中，导电吸收器可用于在每一行或列的光学堆叠16中的下部固定电极之间传输或运送信号。在一些实施方案中，间隔件层35可用于将吸收器层16a与黑色掩模23中的导电层大体电隔离。
图6E展示IMOD的另一实例，其中可移动反射层14为自支撑的。与图6D相比，图6E的实施方案不包含支撑柱18。而是，可移动反射层14在多个位置处接触下伏光学堆叠16，且可移动反射层14的曲率提供足够支撑使得可移动反射层14在跨越干涉式调制器的电压不足以造成激活时返回到图6E的未经激活位置。为清晰起见，此处展示可含有多个数种不同层的光学堆叠16，其包含光学吸收器16a及电介质16b。在一些实施方案中，光学吸收器16a既可用作固定电极又可用作部分反射层。
在例如图6A到6E中所展示的实施方案的实施方案中，IMOD充当直视装置，其中从透明衬底20的前侧(即，与其上布置有调制器的侧相对的侧)观看图像。在这些实施方案中，可对所述装置的背面部分(即，所述显示装置的在可移动反射层14后面的任一部分，举例来说，包含图6C中所图解说明的可变形层34)进行配置及操作而不影响或负面地影响显示装置的图像质量，因为反射层14光学屏蔽所述装置的所述部分。举例来说，在一些实施方案中，可在可移动反射层14后面包含总线结构(未图解说明)，其提供将调制器的光学性质与调制器的机电性质(例如电压寻址及由此寻址产生的移动)分离的能力。另外，图6A到6E的实施方案可简化处理(例如，图案化)。
图7展示图解说明用于干涉式调制器的制造工艺80的流程图的实例，且图8A到8E展示此制造工艺80的对应阶段的横截面示意性图解的实例。在一些实施方案中，除图7中未展示的其它框以外，制造工艺80还可经实施以制造(例如)图1及6中所图解说明的一股类型的干涉式调制器。参考图1、6及7，工艺80在框82处开始，其中在衬底20上方形成光学堆叠16。图8A图解说明在衬底20上方形成的此光学堆叠16。衬底20可为透明衬底(例如玻璃或塑料)，其可为柔性的或相对刚性且不易弯曲的，且可能已经受先前准备工艺，例如，用以促进有效地形成光学堆叠16的清洁。如上文所论述，光学堆叠16可为导电、部分透明且部分反射的且可(举例来说)通过将具有所要性质的一或多个层沉积到透明衬底20上来制作。在图8A中，光学堆叠16包含具有子层16a及16b的多层结构，但在一些其它实施方案中可包含更多或更少的子层。在一些实施方案中，子层16a、16b中的一者可经配置而具有光学吸收及导电性质两者，例如组合式导体/吸收器子层16a。另外，可将子层16a、16b中的一或多者图案化成若干平行条带，且其可在显示装置中形成行电极。可通过掩蔽及蚀刻工艺或此项技术中已知的另一适合工艺来 执行此图案化。在一些实施方案中，子层16a、16b中的一者可为绝缘或电介质层，例如沉积于一或多个金属层(例如，一或多个反射及/或导电层)上方的子层16b。另外，可将光学堆叠16图案化成形成显示器的行的个别且平行条带。
工艺80在框84处继续在光学堆叠16上方形成牺牲层25。稍后移除牺牲层25(例如，在框90处)以形成腔19且因此在图1中所图解说明的所得干涉式调制器12中未展示牺牲层25。图8B图解说明包含形成于光学堆叠16上方的牺牲层25的经部分制作的装置。在光学堆叠16上方形成牺牲层25可包含以经选择以在随后移除之后提供具有所要设计大小的间隙或腔19(还参见图1及8E)的厚度沉积二氟化氙(XeF2)可蚀刻材料，例如钼(Mo)或非晶硅(a-Si)。可使用例如物理气相沉积(PVD，例如溅镀)、等离子增强化学气相沉积(PECVD)、热化学气相沉积(热CVD)或旋涂等沉积技术来实施牺牲材料的沉积。
工艺80在框86处继续形成支撑结构，例如如图1、6及8C中所图解说明的柱18。形成柱18可包含以下步骤：图案化牺牲层25以形成支撑结构孔口，接着使用例如PVD、PECVD、热CVD或旋涂等沉积方法将材料(例如，聚合物或无机材料，例如二氧化硅)沉积到所述孔口中以形成柱18。在一些实施方案中，形成于牺牲层中的支撑结构孔口可延伸穿过牺牲层25及光学堆叠16两者而到达下伏衬底20，使得柱18的下部端接触衬底20，如在图6A中所图解说明。或者，如在图8C中所描绘，形成于牺牲层25中的孔口可延伸穿过牺牲层25，但不穿过光学堆叠16。举例来说，图8E图解说明支撑柱18的下部端与光学堆叠16的上部表面接触。可通过将支撑结构材料层沉积于牺牲层25上方并图案化支撑结构材料的位于远离牺牲层25中的孔口处的部分来形成柱18或其它支撑结构。所述支撑结构可位于所述孔口内，如在图8C中所图解说明，但还可至少部分地延伸到牺牲层25的一部分上方。如上文所提及，牺牲层25及/或支撑柱18的图案化可通过图案化及蚀刻工艺来执行，但也可通过替代蚀刻方法来执行。
工艺80在框88处继续形成可移动反射层或膜，例如图1、6及8D中所图解说明的可移动反射层14。可通过采用(例如)反射层(例如铝、铝合金)沉积的一或多个沉积步骤连同一或多个图案化、掩蔽及/或蚀刻步骤形成可移动反射层14。可移动反射层14可为导电的且称作导电层。在一些实施方案中，可移动反射层14可包含如图8D中所展示的多个子层14a、14b、14c。在一些实施方案中，所述子层中的一或多者(例如子层14a、14c)可包含针对其光学性质选择的高度反射子层，且另一子层14b可包含针对其机械性质选择的机械子层。由于牺牲层25仍存在于在框88处形成的经部分制作的干涉式调制器中，因此可移动反射层14在此阶段处通常不可移动。在本文中还可将含有牺牲层25的经部分制作的IMOD称作“未释放”IMOD。如上文结合图1所描述，可将可移动反 射层14图案化成形成显示器的列的个别且平行条带。
工艺80在框90处继续形成腔，例如，如图1、6及8E中所图解说明的腔19。可通过将牺牲材料25(在框84处沉积)暴露于蚀刻剂来形成腔19。举例来说，可通过干化学蚀刻(例如通过将牺牲层25暴露于气态或气相蚀刻剂(例如衍生自固体XeF2的蒸气)达有效移除所要材料量的时间周期)来移除例如Mo或非晶Si的可蚀刻牺牲材料，通常相对于环绕腔19的结构选择性地移除所述牺牲材料。也可使用例如湿蚀刻及/或等离子蚀刻的其它蚀刻方法。由于在框90期间移除了牺牲层25，因此可移动反射层14在此阶段之后通常可移动。在移除牺牲层25之后，在本文中可将所得的经完全或部分制作的IMOD称作“经释放”IMOD。
如上文参考图5A及5B所论述，可通过共用线驱动信号及分段线驱动信号的变化来将数据写入到显示器。图9展示可用于写入显示数据帧的共用信号及分段信号的时序图的实例。如图9中所图解说明，最初可通过施加具有释放电压70的清除脉冲100而将阵列中的每一显示元件驱动到未经激活状态。在清除脉冲100之后，可将共用线转变到保持电压电平，举例来说，如图9中所图解说明的高保持电压72。为了将数据写入到显示元件的线，将所述共用线从高保持电压72转变到高寻址电压74且转变回到高保持电压72。在写入数据的过程期间存在三个时间周期，如图9中所图解说明，其可统称为线时间110。
线时间110包含前边沿102、写入脉冲104及后边沿106。前边沿102可定义为在起始分段线转变之后且在写入脉冲104之前以便避免在沿着共用线将数据写入到显示元件时的错误的延迟时间。在写入脉冲104期间，如图9中所图解说明来施加对应于寻址电压(举例来说，高寻址电压74)的电压电平。后边沿106可定义为在写入脉冲104之后且在起始分段线转变之前以便避免在将数据写入到连接到所述共用线的显示元件时的错误的延迟时间。前边沿102及后边沿106可补偿在寻址电压(例如高寻址电压74)与保持电压(例如高保持电压72)之间的转变期间的延迟。
如上文参考图5B所描述，所述分段转变包含低分段电压64及高分段电压62，使得针对正极性写入波形，当施加高寻址电压74的写入脉冲104且对应分段线处于低分段电压64时激活所述显示元件。可提供前边沿102及后边沿106以引入延迟，使得共用线电压可在其与分段线电压重叠时达到既定的电压电平。所述延迟可为由于电路组件的内部电容值等所致的失真的结果。
可设定前边沿102以为所有分段线在分段线转变之后且在施加写入脉冲104之前稳定到其新状态提供足够时间。类似地，可提供后边沿106以使得写入脉冲104可在后续 分段线转变之前稳定到保持状态。写入脉冲104的持续时间提供足够时间以使得能够在将通过写入脉冲104激活的分段线上激活所述显示元件。
在图9中所图解说明的实例中，针对驱动显示器采取正极性，使得前边沿102及后边沿106对应于高保持电压72(但图9将后边沿106图解说明为从高寻址电压74转变到高保持电压72)且写入脉冲104对应于高寻址电压74(但图9将写入脉冲104图解说明为从高保持电压72转变到高寻址电压74)。如图5B中所展示，所述波形还可具有负极性。针对负极性波形，前边沿102及后边沿106对应于低保持电压76，且写入脉冲104对应于低寻址电压78(如图5B中所展示)。
下表1展示在用于驱动具有1,152个共用线的显示器的一个实施方案中对应于不同帧速率的前边沿102时间、写入脉冲104时间及后边沿106时间的实例。

表1：实例性帧速率及时序
如表1中所展示，针对15Hz的帧速率，对于56μs的总线时间110，可将前边沿102设定为8μs，可将写入脉冲104设定为40μs，且可将后边沿106设定为8μs。或者，针对6.7Hz的帧速率，对于129μs的总线时间，可将前边沿102设定为12μs，可将写入脉冲104设定为70μs，且可将后边沿设定为47μs。
图10展示可用于写入显示数据的共用线及分段线驱动信号的时序图的实例。图10包含三个正共用线写入波形(COM1、COM2、COM3，统称为COM)。还图解说明三个分段线波形(SEG1、SEG2及SEG3，统称为SEG)。所属领域的技术人员将认识到，经配置以驱动显示元件阵列的共用线及分段线的数目是基于显示器的类型及/或用于驱动所述显示器的驱动方案。
如图10中所图解说明，COM1的写入脉冲104a的结束到COM2的写入脉冲104b的开始之间的时间等于(COM1的线时间的)后边沿106a与(COM2的线时间的)前边沿102b的和。类似地，COM2的写入脉冲104b的结束到COM3的写入脉冲104c的开始之间的时间等于(COM2的线时间的)后边沿106b与(COM3的线时间的)前边沿102c的和。分段SEG1、SEG2及SEG3上的分段线转变在彼此实质上相同的时间发生，且在写入脉冲104a、104b及104c中间发生。在15Hz帧速率的实例中，前边沿102与后边沿106的和等于16μs。根据图10的驱动方案，减少了在将数据写入到显示元件时的错误， 因为赋予了COM及SEG转变在“边沿”时间周期期间稳定的时间。
如上文所论述，显示器的帧速率与线时间110成反比，使得当线时间110增加时，帧速率减小。由于线时间110包含前边沿102、写入脉冲104及后边沿106的组合时间，因此前边沿102及/或后边沿106的减少或消除将导致显示器的较快帧速率。
通过分析显示元件的激活或释放中的错误的可能性，可基于分段线的转变方向而消除前边沿102及后边沿104中的一者。在一些实施方案中，可将清除脉冲(在图5B中展示为70)施加到显示元件的线使得所述显示元件在将数据写入到显示器之前转变到未经激活或经释放状态。在所述清除脉冲之后，显示元件可在将数据写入到显示器时采取两个可能动作中的一者。显示元件可：1)处于未经激活状态且保持在所述未经激活状态中，或2)从未经激活或经释放状态转变到经激活状态。如上文所论述，通过改变连接到显示元件的分段线电压且通过经由连接到所述显示元件的共用线施加对应寻址电压而将数据写入到显示元件来实施这些转变。下文将参考图11更详细地描述当可减少或消除前边沿102或后边沿106时的转变或上述情形1及2。
图11展示可用于写入显示数据的共用线及分段线驱动信号的时序图的实例。在上文针对从激活电平到释放电平的SEG信号转变的情形1中，前边沿102可为必需的，以便允许分段线电压在到写入电平74的下一共用线转变之前稳定。如果不提供前边沿102，那么显示元件可不利地激活且响应于写入脉冲104而不保持处于经释放状态。参考图11的COM2及SEG2来图解说明此实例。如所图解说明，如果在从低分段电压64到高分段电压62的SEG2转变之后且在施加写入脉冲104b之前不提供前边沿102，那么可存在不利地激活显示元件的危害。此危害在图11中表示为虚线箭头1101。
如果SEG信号从激活电平转变到释放电平，那么后边沿106可并非必需的，因为在先前行中被激活的显示元件将在此分段转变期间及之后保持经激活，即使在先前行的共用线电压尚未稳定到保持电压。举例来说，参考图11，在COM1的写入脉冲104a之后的后边沿106并非必需的，因为甚至当COM1的共用线电压尚未在SEG转变之前稳定时沿着COM1的显示元件也将保持经激活。此实例由图11的实线1102表示。
在从释放电平到激活电平的SEG转变(或如在上述情形2中的显示元件转变)期间，可使用后边沿106以确保来自先前行的共用线可在分段线转变之前稳定到保持电压。在不使用后边沿106的情况下，以下情形为可能的：在前一行中且处于经释放状态的显示元件可被错误地激活。此潜在危害图解说明为虚线箭头1103。举例来说，参考图11，COM1波形包含在写入脉冲104a之后且在从高分段电压62到低分段电压64的SEG1分段转变之前的后边沿106。提供后边沿106以允许COM1的共用线电压在将分段线 SEG1转变到低分段电压64之前稳定。
针对从经释放状态到经激活状态的SEG转变，前边沿可并非必需的，因为无论何时发生SEG转变，显示元件都将在写入阶段的施加期间转变到经激活状态。举例来说，参考图11，可减少或消除在从高分段电压62到低分段电压64的SEG1转变之后且在写入脉冲104b的施加之前的延迟。此实例在图11中图解说明为实线箭头1104。
所述转变之间的区别是：当将SEG信号从释放电平转变到激活电平时，后边沿可减少允许先前共用线转变在分段线转变之前稳定的错误风险，且当将SEG信号从激活电平转变到释放电平时，前边沿可通过允许分段线转变在下一共用线转变之前稳定而减少错误风险。针对一组给定分段线转变，可给一组转变提供后边沿106，且可给另一组转变提供前边沿102。这些边沿可经设定以在时间上重叠，使得可在同一时间窗内提供前边沿102及后边沿106两者。
为了使针对正极性COM波形的分段线转变重叠，可在时间上提前从高分段电压62到低分段电压64的分段线转变。举例来说，从激活电平移动以保持经释放电平的那些SEG转变可经提前使得这些分段线转变与到保持电压的先前共用线转变实质上重合，如(举例来说)通过图11中的实线1102所图解说明。此外，从低分段电压64到高分段电压62的分段线转变可经延迟以便与到写入电压的当前共用线转变实质上重合。举例来说，此通过图11中的实线1104图解说明。
因此，在结束第一写入脉冲(例如写入脉冲104a)且开始第二写入脉冲(例如写入脉冲104b)的共用线转变之间的周期1110用于针对其中前边沿102将减少错误的那些转变提供前边沿102(图10)，且还用于针对其中后边沿106将减少错误的那些转变提供后边沿106(图10)。针对分段线的时间移位值可经设定为等于所施加的前边沿102及所施加的后边沿106中的最大值。此在图11中表示为Max(102b或106a)。
由于如上文所论述在适当的情况下使所需的前边沿与后边沿重叠，可减少写入时间，因为每一线的线时间可减少等于惯常的前边沿或后边沿时间中的较小者的量。因此，显示装置的帧速率可从图10中所展示的帧速率改进，但仍可避免在将数据写入到显示器时的错误。
图12图解说明用于将数据写入到显示器的方法的流程图。图12的方法可经实施以产生上文参考图11所描述的波形。所述方法包含：在第一时间T1处转变第一组分段线，如框1201所表示。举例来说，返回参考图11，所述方法可包含在第一时间T1处转变分段线SEG2。如图12的框1202中所图解说明，所述方法包含在第二时间T2处转变第二组分段线。举例来说，参考图11，所述方法可包含在第二时间T2处转变分段线SEG1 及分段线SEG3。如图12的框1203中所图解说明，借助单个共用线写入信号将数据写入到所述显示元件。举例来说，可使用单个写入脉冲104将数据写入到连接到同一共用线的显示元件，同时避免在于所述共用线上将假数据写入到所述显示元件时的错误。此实例可如上文参考图11所描述，其中使用沿着COM2的单个共用线写入脉冲104b将数据写入到显示元件阵列中连接到共用线COM2及分段线SEG1、SEG2及SEG3的显示元件。
当然，如果在未发生SEG线上的转变的情况下正写入一线，举例来说，如果正写入与先前COM线相同的数据，那么可消除前边沿及后边沿两者，从而进一步加速这些线的写入过程。此外，可注意到，在图10及11中所图解说明的写入脉冲系列均为相同极性。如果以与紧接在前写入的线相反的极性写入COM线，那么应维持前边沿及后边沿两者而无上文所描述的重叠，因为沿所述方向中的一者的SEG转变将需要这两个边沿。在此情况中，COM线应使用常规时序。有时需要以不同极性写入帧的不同COM线。在这些情况中，可依序写入正以相同极性写入的COM线群组，从而利用上文所描述的重叠。当针对新的群组切换极性时，可以常规的较长时序写入第一线，且可借助重叠的前边沿及后边沿写入其余线以利用图11的较快时序。
图13A及13B展示图解说明包含多个干涉式调制器的显示装置40的系统框图的实例。举例来说，显示装置40可为蜂窝式或移动电话。然而，显示装置40的相同组件或其轻微变化形式也为对各种类型的显示装置的说明，例如，电视、电子阅读器及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由多种制造工艺中的任一者形成，包含注射模制及真空形成。另外，外壳41可由多种材料中的任一者制成，包含(但不限于)：塑料、金属、玻璃、橡胶及陶瓷或其组合。外壳41可包含可移除部分(未展示)，其可与其它不同色彩或含有不同标识、图片或符号的可移除部分互换。
显示器30可为多种显示器中的任一者，包含本文中所描述的双稳态或模拟显示器。显示器30还可经配置以包含平板显示器(例如等离子显示器、EL、OLED、STN LCD或TFT LCD)或非平板显示器(例如CRT或其它管式装置)。另外，显示器30可包含干涉式调制器显示器，如本文中所描述。
在图13B中示意性地图解说明显示装置40的组件。显示装置40包含外壳41，且可包含至少部分地包封于其中的额外组件。举例来说，显示装置40包含网络接口27，网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21，处理器21 连接到调节硬件52。调节硬件52可经配置以对信号进行调节(例如，对信号进行滤波)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28且耦合到阵列驱动器22，阵列驱动器22又耦合到显示阵列30。电力供应器50可向特定显示装置40设计所需要的所有组件提供电力。
网络接口27包含天线43及收发器47，使得显示装置40可经由网络与一或多个装置通信。网络接口27还可具有一些处理能力以减轻(例如)处理器21的数据处理要求。天线43可发射及接收信号。在一些实施方案中，天线43根据包含IEEE16.11(a)、(b)或(g)的IEEE16.11标准或包含IEEE802.11a、b、g或n的IEEE802.11标准发射及接收RF信号。在一些其它实施方案中，天线43根据蓝牙标准发射及接收RF信号。在蜂窝式电话的情况中，天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、地面中继无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据优化(EV-DO)、1×EV-DO、EV-DO修订版A、EV-DO修订版B、高速包接入(HSPA)、高速下行链路包接入(HSDPA)、高速上行链路包接入(HSUPA)、演进高速包接入(HSPA+)、长期演进(LTE)、AMPS或用于在无线网络内(例如利用3G或4G技术的系统)通信的其它已知信号。收发器47可预处理从天线43接收的信号使得其可由处理器21接收及进一步操纵。收发器47还可处理从处理器21接收的信号使得其可经由天线43从显示装置40发射。
在一些实施方案中，可由接收器来替换收发器47。另外，可由图像源来替换网络接口27，所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的总体操作。处理器21从网络接口27或图像源接收数据(例如经压缩图像数据)，且将所述数据处理成原始图像数据或处理成容易被处理成原始图像数据的格式。处理器21可将经处理数据发送到驱动器控制器29或发送到帧缓冲器28以供存储。原始数据通常指代识别图像内的每一位置处的图像特性的信息。举例来说，此类图像特性可包含色彩、饱和度及灰度级。
处理器21可包含用以控制显示装置40的操作的微控制器、CPU或逻辑单元。调节硬件52可包含用于向扬声器45发射信号及从麦克风46接收信号的放大器及滤波器。调节硬件52可为显示装置40内的离散组件，或可并入于处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28取得由处理器21产生的原始图像数据，且可适当地将原始图像数据重新格式化以供高速发射到阵列驱动器22。在一 些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有光栅状格式的数据流，使得其具有适合于跨越显示阵列30进行扫描的时间次序。接着，驱动器控制器29将经格式化的信息发送到阵列驱动器22。虽然驱动器控制器29(例如LCD控制器)通常作为独立的集成电路(IC)与系统处理器21相关联，但可以许多方式实施此类控制器。举例来说，可将控制器作为硬件嵌入于处理器21中、作为软件嵌入于处理器21中或与阵列驱动器22完全集成在硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化的信息且可将视频数据重新格式化成一组平行波形，所述组平行波形每秒许多次地施加到来自显示器的x-y像素矩阵的数百条且有时数千条(或更多)引线。
在一些实施方案中，驱动器控制器29、阵列驱动器22及显示阵列30适于本文中所描述的显示器类型中的任一者。举例来说，驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如，IMOD控制器)。另外，阵列驱动器22可为常规驱动器或双稳态显示器驱动器(例如，IMOD显示器驱动器)。此外，显示阵列30可为常规显示阵列或双稳态显示阵列(例如，包含IMOD阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成在一起。此实施方案在高度集成系统(例如，蜂窝式电话、手表及其它小面积显示器)中为常见的。
在一些实施方案中，输入装置48可经配置以允许(例如)用户控制显示装置40的操作。输入装置48可包含小键盘(例如QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏屏或者压敏或热敏膜。麦克风46可配置为显示装置40的输入装置。在一些实施方案中，可使用通过麦克风46所做的话音命令来控制显示装置40的操作。
电力供应器50可包含如此项技术中众所周知的多种能量存储装置。举例来说，电力供应器50可为可再充电电池，例如镍-镉电池或锂离子电池。电力供应器50还可为可再生能源、电容器或太阳能电池，包含塑料太阳能电池或太阳能电池涂料。电力供应器50还可经配置以从壁式插口接收电力。
在一些实施方案中，控制可编程性驻存于驱动器控制器29中，驱动器控制器29可位于电子显示系统中的数个位置中。在一些其它实施方案中，控制可编程性驻存于阵列驱动器22中。上文所描述的优化可以任何数目个硬件及/或软件组件且以各种配置实施。
可将结合本文中所揭示的实施方案描述的各种说明性逻辑、逻辑块、模块、电路及算法步骤实施为电子硬件、计算机软件或两者的组合。已就功能性大体描述且在上文所描述的各种说明性组件、框、模块、电路及步骤中图解说明了硬件与软件的可互换性。此功能性是以硬件还是软件实施取决于特定应用及对总体系统强加的设计约束。
可借助通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中所描述的功能的其任一组合来实施或执行用于实施结合本文中所揭示的方面所描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器、一或多个微处理器与DSP核心的联合或任何其它此种配置。在一些实施方案中，可通过给定功能特有的电路来执行特定步骤及方法。
在一或多个方面中，可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或以其任一组合来实施所描述的功能。本说明书中所描述的标的物的实施方案还可实施为编码于计算机存储媒体上以用于由数据处理设备执行或控制数据处理设备的操作的一或多个计算机程序，即，一或多个计算机程序指令模块。
如果以软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体进行发射。可以可驻存于计算机可读媒体上的处理器可执行软件模块来实施本文中所揭示的方法或算法的步骤。计算机可读媒体包含计算机存储媒体及包含可经启用以将计算机程序从一个地方传送到另一个地方的任何媒体的通信媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于以指令或数据结构的形式存储所要的程序代码且可由计算机存取的任何其它媒体。此外，任何连接均可适当地称作计算机可读媒体。如本文中所使用，磁盘及光盘包含：压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光盘，其中磁盘通常以磁性方式再现数据，而光盘借助激光以光学方式再现数据。以上各项的组合也应包含于计算机可读媒体的范围内。另外，方法或算法的操作可作为一个或任何代码及指令组合或集合驻存于可并入到计算机程序产品中的机器可读媒体及计算机可读媒体上。
所属领域的技术人员可容易明了对本发明中所描述的实施方案的各种修改，且本文中所定义的类属原理可应用于其它实施方案，此并不背离本发明的精神或范围。因此，权利要求书并非意欲限制于本文中所展示的实施方案，而是被赋予与本发明、本文中所揭示的原理及新颖特征相一致的最宽广范围。词语“示范性”在本文中专用于意指“用作实例、例子或图解说明”。在本文中描述为“示范性”的任何实施方案未必解释为比其它实施方案优选或有利。另外，所属领域的技术人员将容易了解，术语“上部”及“下 部”有时为了便于描述各图而使用，且指示对应于图在经恰当定向的页面上的定向的相对位置，且可能不反映如所实施的IMOD的恰当定向。
还可将在本说明书中在单独实施方案的背景中描述的某些特征以组合形式实施于单个实施方案中。相反地，还可将在单个实施方案的背景中描述的各种特征单独地或以任一适合子组合的形式实施于多个实施方案中。此外，虽然上文可将特征描述为以某些组合的形式起作用且甚至最初如此主张，但在一些情况中，可从所主张的组合去除来自所述组合的一或多个特征，且所主张的组合可针对子组合或子组合的变化形式。
类似地，尽管在图式中以特定次序描绘操作，但不应将此理解为，需要以所展示的特定次序或以循序次序执行此类操作或需要执行所有所图解说明的操作以实现所要结果。此外，所述图式可以流程图的形式示意性地描绘一或多个实例性工艺。然而，可将其它并未描绘的操作并入于示意性地图解说明的实例性工艺中。举例来说，可在所图解说明的操作中的任一者之前、之后、同时或之间执行一或多个额外操作。在某些情况中，多任务化及并行处理可为有利的。此外，不应将上文所描述的实施方案中的各种系统组件的分离理解为在所有实施方案中均需要此分离，且应理解，一股来说，可将所描述的程序组件及系统一起集成于单个软件产品中或封装成多个软件产品。另外，其它实施方案在以上权利要求书的范围内。在一些情况中，可以不同次序执行权利要求书中所叙述的动作且其仍实现所要的结果。