《一种芯片测试方法及装置.pdf》由会员分享，可在线阅读，更多相关《一种芯片测试方法及装置.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102608518 A (43)申请公布日 2012.07.25 CN 102608518 A *CN102608518A* (21)申请号 201210050128.X (22)申请日 2012.02.29 G01R 31/28(2006.01) (71)申请人 华为技术有限公司 地址 518129 广东省深圳市龙岗区坂田华为 总部办公楼 (72)发明人 陈健 戴方明 (74)专利代理机构 北京中博世达专利商标代理 有限公司 11274 代理人 申健 (54) 发明名称 一种芯片测试方法及装置 (57) 摘要 本发明实施例提供一种芯片测试方法及装 置， 涉及电子领域。
2、， 能够降低测试功耗， 减少测试 失败机率。该芯片测试方法包括 ： 给被测模块配 置使能信息， 所述被测模块为待测模块组中一个 或多个在工作模式下应处于工作状态的模块 ； 对 所述被测模块加载测试向量， 进行模块测试， 所述 测试向量用于测试所述被测模块是否能够正常工 作 ； 将模块测试结果与预设结果进行比较， 当所 述模块测试结果与所述预设结果不同时， 则判断 所述被测模块中存在异常模块， 所述预设结果为 所述被测模块在加载所述测试向量时处于正常工 作状态 ； 输出指示所述被测模块中是否存在异常 模块的指示信号。本发明实施例提供的芯片测试 方法及装置用于芯片的测试。 (51)Int.Cl. 。
3、权利要求书 2 页 说明书 6 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 4 页 1/2 页 2 1. 一种芯片测试方法， 其特征在于， 包括 ： 给被测模块配置使能信息， 所述被测模块为待测模块组中一个或多个在工作模式下应 处于工作状态的模块 ； 对所述被测模块加载测试向量， 进行模块测试， 所述测试向量用于测试所述被测模块 是否能够正常工作 ； 将模块测试结果与预设结果进行比较， 当所述模块测试结果与所述预设结果不同时， 则判断所述被测模块中存在异常模块， 所述预设结果为所述被测模块在加载所述测试向量 时处于正常。
4、工作状态 ； 输出指示所述被测模块中是否存在异常模块的指示信号。 2. 根据权利要求 1 所述的方法， 其特征在于， 所述对所述被测模块加载测试向量， 进行 模块测试的步骤包括 ： 使能所述被测模块， 以便于所述测试向量加载于所述被测模块上。 3. 根据权利要求 2 所述的方法， 其特征在于， 所述被测模块为多个时， 所述方法还包 括 ： 使能其中任意一个被测模块， 若所述任意一个被测模块模块测试结果与所述任意一个 被测模块预设结果不同， 则所述任意一个被测模块为异常模块。 4. 根据权利要求 1 所述的方法， 其特征在于， 所述对所述被测模块加载测试向量， 进行 模块测试的步骤之后还包括 ：。
5、 收集所述被测模块的功耗信息 ； 输出所述被测模块的功耗信息。 5.根据权利要求1至4任意一项权利要求所述的方法， 其特征在于， 所述待测模块组中 的模块为存储器、 锁相环、 中央处理器、 数字信号处理器中的任意一种。 6. 一种芯片测试装置， 其特征在于， 包括 ： 配置单元， 用于给被测模块配置使能信息， 所述被测模块为待测模块组中一个或多个 在工作模式下应处于工作状态的模块 ； 加载单元， 用于对所述被测模块加载测试向量， 进行模块测试， 所述测试向量用于测试 所述被测模块是否能够正常工作 ； 判断单元， 用于将模块测试结果与预设结果进行比较， 当所述模块测试结果与所述预 设结果不同时，。
6、 则判断所述被测模块中存在异常模块， 所述预设结果为所述被测模块在加 载所述测试向量时处于正常工作状态 ； 指示单元， 用于输出指示所述被测模块中是否存在异常模块的指示信号。 7. 根据权利要求 6 所述的装置， 其特征在于， 所述装置还包括 ： 生成单元， 用于生成所述测试向量 ； 所述生成单元包括 ： 联合测试行动组 JTAG 电路或 自动测试装置 ATE 中的测试向量产生单元。 8. 根据权利要求 7 所述的装置， 其特征在于， 所述加载单元具体用于 ： 使能所述被测模块， 以导通所述被测模块与所述生成单元之间的测试线路， 便于所述 测试向量加载于所述被测模块上。 9.根据权利要求6所述。
7、的装置， 其特征在于， 所述配置单元包括 ： 联合测试行动组JTAG 电路。 权 利 要 求 书 CN 102608518 A 2 2/2 页 3 10. 根据权利要求 8 所述的装置， 其特征在于， 所述被测模块为多个时， 所述加载单元 使能其中任意一个被测模块， 若所述任意一个被测模块模块测试结果与所述任意一个被测 模块预设结果不同， 则所述任意一个被测模块为异常模块。 11. 根据权利要求 6 所述的装置， 其特征在于， 所述装置还包括 ： 功耗单元， 所述功耗单 元用于 ： 在对所述被测模块加载测试向量后， 收集所述被测模块的功耗信息 ； 输出所述被测模块的功耗信息。 12.根据权利要。
8、求6至11任意一项权利要求所述的装置， 其特征在于， 所述待测模块组 中的模块为存储器、 锁相环、 中央处理器、 数字信号处理器中的任意一种。 权 利 要 求 书 CN 102608518 A 3 1/6 页 4 一种芯片测试方法及装置 技术领域 0001 本发明涉及电子领域， 尤其涉及一种芯片测试方法及装置。 背景技术 0002 现有技术中， 一些模块在芯片上占有较为重要的地位， 其良率影响着芯片的良率， 如 SOC(System On Chip， 系统级芯片 ) 上的存储器， 因此需要这些模块的性能进行测试。 0003 目前， 在基于BIST(Build In Self Test， 内建自。
9、测试)控制器的测试方法中， 芯片 上的模块的测试由 BIST 控制器控制， 包括测试向量的产生 (Pattern Generator)、 测试通 路的选择和测试结果的分析(Response Analyzer)。 测试时BIST控制器会根据模块的不同 工作频率和模块分布进行分析， 相同属性的一组模块在同一个 BIST 控制器的控制下同时 进行测试， 每个模块组包括多个模块。由于测试时一个控制器对一组模块同时加载测试向 量， 增加了测试功耗， 提高了测试失败机率。 发明内容 0004 本发明的实施例提供一种芯片测试方法及装置， 能够降低测试功耗， 减少测试失 败机率。 0005 为达到上述目的， 。
10、本发明的实施例采用如下技术方案 ： 0006 一方面， 提供一种芯片测试方法， 包括 ： 0007 给被测模块配置使能信息， 所述被测模块为待测模块组中一个或多个在工作模式 下应处于工作状态的模块 ； 0008 对所述被测模块加载测试向量， 进行模块测试， 所述测试向量用于测试所述被测 模块是否能够正常工作 ； 0009 将模块测试结果与预设结果进行比较， 当所述模块测试结果与所述预设结果不同 时， 则判断所述被测模块中存在异常模块， 所述预设结果为所述被测模块在加载所述测试 向量时处于正常工作状态 ； 0010 输出指示所述被测模块中是否存在异常模块的指示信号。 0011 一方面， 提供一种。
11、芯片测试装置， 其特征在于， 包括 ： 0012 配置单元， 用于给被测模块配置使能信息， 所述被测模块为待测模块组中一个或 多个在工作模式下应处于工作状态的模块 ； 0013 加载单元， 用于对所述被测模块加载测试向量， 进行模块测试， 所述测试向量用于 测试所述被测模块是否能够正常工作 ； 0014 判断单元， 用于将模块测试结果与预设结果进行比较， 当所述模块测试结果与所 述预设结果不同时， 则判断所述被测模块中存在异常模块， 所述预设结果为所述被测模块 在加载所述测试向量时处于正常工作状态 ； 0015 指示单元， 用于输出指示所述被测模块中是否存在异常模块的指示信号。 0016 本发。
12、明实施例提供一种芯片测试方法及装置， 该芯片测试方法包括 ： 给被测模块 说 明 书 CN 102608518 A 4 2/6 页 5 配置使能信息， 所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的 模块 ； 对所述被测模块加载测试向量， 进行模块测试， 所述测试向量用于测试所述被测模块 是否能够正常工作 ； 将模块测试结果与预设结果进行比较， 当所述模块测试结果与所述预 设结果不同时， 则判断所述被测模块中存在异常模块， 所述预设结果为所述被测模块在加 载所述测试向量时处于正常工作状态 ； 输出指示所述被测模块中是否存在异常模块的指示 信号。 这样一来， 通过对待测模块组在。
13、工作模式下应处于工作状态的模块配置使能信息， 使 测试向量加载在待测模块上， 测试对象由现有技术中的整个模块组变为应处于工作状态的 一块或多块模块， 可以避免待测组模块中全部模块同时进行测试， 因此能够降低测试功耗， 减少测试失败机率。 附图说明 0017 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以 根据这些附图获得其他的附图。 0018 图 1 为本发明实施例提供一种芯片测试方法流程图 ； 0。
14、019 图 2 为本发明实施例提供另一种芯片测试方法流程图 ； 0020 图 3 为本发明实施例提供的一种芯片测试装置结构示意图 ； 0021 图 4 为本发明实施例提供的另一种芯片测试装置结构示意图。 具体实施方式 0022 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 0023 本发明实施例提供一种芯片测试方法， 如图 1 所示， 包括 ： 0024 S10。
15、1、 给被测模块配置使能信息， 所述被测模块为待测模块组中一个或多个在工 作模式下应处于工作状态的模块。 0025 S102、 对所述被测模块加载测试向量， 进行模块测试， 所述测试向量用于测试所述 被测模块是否能够正常工作。 0026 可以使能所述被测模块， 以便于所述测试向量加载于所述被测模块上。 0027 S103、 将模块测试结果与预设结果进行比较， 当所述模块测试结果与所述预设结 果不同时， 则判断所述被测模块中存在异常模块， 所述预设结果为所述被测模块在加载所 述测试向量时处于正常工作状态。 0028 S104、 输出指示所述被测模块中是否存在异常模块的指示信号。 0029 这样一。
16、来， 通过对待测模块组在工作模式下应处于工作状态的模块配置使能信 息， 使测试向量加载在待测模块上， 测试对象由现有技术中的整个模块组变为应处于工作 状态的一块或多块模块， 可以避免待测组模块中全部模块同时进行测试， 因此能够降低测 试功耗， 减少测试失败机率。 说 明 书 CN 102608518 A 5 3/6 页 6 0030 同时， 在测试过程中， 待测模块组的工作状态与该待测模块组在芯片上实际工作 时的状态相同， 这样通过对实际工作状态的模拟测试， 不仅可以进行合理的模块功耗分析， 而且可以得到更为准确的电流电阻压降分析结果， 进一步提高测试有效性， 优化电源网络 设计。 0031 。
17、进一步的， 所述芯片测试方法还可以包括 ： 在对所述被测模块加载测试向量后， 收 集所述被测模块的功耗信息 ； 输出所述被测模块的功耗信息。 这样， 当上述测试为对实际工 作状态的模拟测试时， 测试工作人员可以通过输出的功耗信息来对待测模块组中的模块在 实际工作情况下的功耗进行了解。 0032 特别的， 当所述被测模块为多个时， 所述方法还包括 ： 0033 使能其中任意一个被测模块， 若所述任意一个被测模块模块测试结果与所述任意 一个被测模块预设结果不同， 则所述任意一个被测模块为异常模块。当使能一个被测模块 时， 所述模块测试结果与所述预设结果不同， 则所述一个被测模块为异常模块。此时， 。
18、输出 的模块测试信息可以包括 ： 异常模块判断结果和模块功耗信息。 0034 示例的， 该异常模块判断结果的输出过程如下 ： 将上述 1 个被测模块的模块测试 结果与预设结果进行比较， 判断这个被测模块中是否存在异常模块。 在实际应用中， 当该异 常模块判断结果的输出过程由 BIST 控制器的测试结果分析单元完成时， 在测试向量加载 到被测模块上时， 测试结果分析单元会实时收集测试结果并与预设结果进行比较判断， 上 述预设结果可以为电脑等设备通过对被测模块在加载测试向量时的正常工作状态进行仿 真得到的状态。在测试完成时输出测试结果指示信号， 来告知是否有异常模块。例如， 当被 测模块为模块A时。
19、， 若输出的测试结果指示信号告知存在异常模块， 便说明该模块A为异常 模块， 若输出的测试结果指示信号告知不存在异常模块， 便说明该模块 A 为正常模块。特别 的， 在对模块A加载测试向量后， 还可以收集模块A的功耗信息 ； 在输出判断结果时， 输出模 块 A 的功耗信息。 0035 这样一来， 测试工作人员通过输出的功耗信息不仅可以精确地查出异常模块， 还 可以明确地得到模块组中每个模块的功耗信息。 0036 特别的， 上述可以进行测试的芯片上的模块即所述待测模块组可以为存储 器、 PLL(Phase Locked Loop， 锁相环 )、 CPU(Central Processing Un。
20、it， 中央处理器 )、 DSP(Digital Signal Processing， 数字信号处理器 ) 中的任意一种。 0037 示例的， 当待测模块组中的模块为存储器时， 假设该待测模块组有 6 个存储器， 在 实际工作时， 存储器 1、 3、 5 处于工作状态， 存储器 2、 4、 6 处于非工作状态。本发明实施例提 供的芯片测试具体方法， 如图 2 所示。 0038 S201、 给被测存储器配置使能信息。 0039 在实际应用中， 当JTAG(Joint Test Action Group， 联合测试行动组)电路为存储 器组配置选定信息时， 可以由 JTAG 端口通过 BSD(Bou。
21、ndary Scan Description Language， 边界扫描测试 ) 扫描链配置好控制存储器的 CS(Chip Selection， 芯片选择 ) 值， 配置原则 为需要测试哪个存储器就将其 CS 信号配置为使能信息， 由于本发明实施例提供的存储器 在实际工作时， 存储器1、 3、 5处于工作状态， 存储器2、 4、 6处于非工作状态。 JTAG可以给存 储器 1、 3、 5 配置使能信息， 存储器 2、 4、 6 配置非使能信息。这样， 存储器 1、 3、 5 可以称为被 测存储器。 假设0指示使能信息， 1指示非使能信息， 则本实施例中JTAG对待测存储器组的 说 明 书 C。
22、N 102608518 A 6 4/6 页 7 CS 值配置为 010101。 0040 S202、 生成测试向量。 0041 测试向量通常是根据存储器的测试算法来生成的， 示例的， 可以采用应用软件， 根 据需要测试的存储器的数据， 通过 ATPG(Automatic Test Pattern Generation， 自动测试 图形向量生成 ) 由程序自动生成。测试向量可以有多种， 通过对存储器加载不同类型的测 试向量可以保证存储器的各种异常状况能够被检测出来， 特别的， 上述测试算法为现有技 术， 这里不再详述。 0042 在实际应用中， 通常采用 ATE(Automatic Test E。
23、quipment， 自动测试装置 ) 中 BIST 控制器控制 ATE 中的测试向量产生单元来生成测试向量。 0043 特别的， 也可以采用 JTAG 电路来生成测试向量。这样一来， 在该芯片测试装置中， JTAG 电路不仅可以配置选定信息， 用于对模块使能与非使能的控制， 还可以独立产生现有 在芯片测试技术中无法生成的测试向量， 用于特殊电路的测试覆盖， 增加测试的覆盖率。 其 中， 特殊电路可以指现有测试工具的测试无法覆盖的电路， 例如不带复位端的寄存器， 未被 测试模式控制的逻辑器等。 0044 S203、 对被测存储器加载测试向量， 进行存储器测试。 0045 在本实施例中， 使能被测。
24、存储器 1、 3、 5， 以便于测试向量加载于被测存储器 1、 3、 5 上。 0046 在实际应用中， 通常采用BIST控制器选通存储器1、 3、 5的控制、 地址和数据通路， 使存储器1、 3、 5的信号来源于测试电路， 即测试向量产生单元， 以保证存储器1、 3、 5的输入 信号都由测试向量产生单元提供， 使测试向量加载于存储器 1、 3、 5 上。 0047 S204、 将存储器测试结果与预设结果进行比较， 当所述存储器测试结果与所述预 设结果不同时， 则判断所述被测模块中存在异常模块。 0048 预设结果为所述被测存储器在加载所述测试向量时处于正常工作状态。特别的， 当模块测试结果与。
25、预设结果相同时， 判断被测模块中不存在异常模块。 0049 S205、 输出存储器测试结果指示信号。 0050 在实际应用中， 当存储器测试信息的输出过程由 BIST 控制器的测试结果分析单 元完成时， 在测试向量加载到被测存储器上时， 测试结果分析单元会实时收集测试结果并 与预设结果进行比较判断， 在测试完成时输出测试结果指示信号， 来告知是否有异常存储 器。 0051 在本实施例中， 若存储器 1、 3、 5 中存在异常存储器， 输出的测试结果指示信号告 知存在异常存储器， 则可以再次通过 JTAG 电路对待测存储器组中每个存储器配置选定信 息， 即分别只为存储器 1、 3、 5 单独配置。
26、使能信息， 存储器组中其他存储器均配置非使能信 息， 重复上述测试步骤， 查看输出的异常存储器判断结果来精确确定异常存储器。例如， 在 本实施例中， 当JTAG电路为存储器组配置选定信息时， 测试存储器1时， 将选定信息配置为 01111， 加载的测试向量用于测试存储器 1 是否处于正常工作状态。 0052 需要说明的是， 在实际仿真中， 为了操作方便， 上述预设结果可以为整个待测模块 组在加载测试向量时的正常工作状态， 即待测模块组中所有模块的选定信息为使能信息时 加载测试向量的正常工作状态。模块测试结果与预设结果通过 ATE 装置进行波形比对， 示 例性的， 当预设结果输出的波形全部为低电。
27、平时， 模块测试结果中只要有一个高电平的输 说 明 书 CN 102608518 A 7 5/6 页 8 出就说明存在异常模块。本发明实施例提供的芯片测试方法仅为举例说明， 实际应用时具 体方法不限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想 到变化或替换的方法， 因此， 这里不再赘述。 0053 本发明实施例提供的芯片测试方法， 通过对待测模块组中每个模块配置选定信 息， 使测试向量加载在被测模块上， 使测试对象由模块组变为每个模块， 能够降低测试功 耗， 减少测试失败机率。同时， 不仅可以进行合理的模块功耗分析， 而且可以得到更为准确 的电流电阻压降分析结果， 。
28、进一步提高测试有效性， 优化电源网络设计。 0054 本发明实施例提供的一种芯片测试装置， 如图 3 所示， 包括 ： 0055 配置单元 301， 用于给被测模块配置使能信息， 所述被测模块为待测模块组中一个 或多个在工作模式下应处于工作状态的模块。 0056 该配置单元 301 可以包括 JTAG 电路。 0057 加载单元 302， 用于对所述被测模块加载测试向量， 进行模块测试， 所述测试向量 用于测试所述被测模块是否能够正常工作。 0058 判断单元 303， 用于将模块测试结果与预设结果进行比较， 当所述模块测试结果与 所述预设结果不同时， 则判断所述被测模块中存在异常模块， 所述。
29、预设结果为所述被测模 块在加载所述测试向量时处于正常工作状态。 0059 指示单元 304， 用于指示所述被测模块中是否存在异常模块的指示信号。 0060 在实际应用中， 当存储器测试信息的输出过程由 BIST 控制器的测试结果分析单 元完成时， 在测试向量加载到被测存储器上时， 测试结果分析单元会实时收集测试结果并 与预设结果进行比较判断， 在测试完成时输出测试结果指示信号， 来告知是否有异常存储 器。即指示单元 304 可以由 BIST 控制器的测试结果分析单元来实现。 0061 这样一来， 通过配置单元对待测模块组在工作模式下应处于工作状态的模块配 置使能信息， 加载单元将测试向量加载在。
30、待测模块上， 使测试对象由现有技术中的整个模 块组变为应处于工作状态的一块或多块模块， 可以避免待测组模块中全部模块同时进行测 试， 因此能够降低测试功耗， 减少测试失败机率。 0062 其中， 加载单元 302 具体用于 ： 使能所述被测模块， 以导通所述被测模块与所述生 成单元之间的测试线路， 便于所述测试向量加载于所述被测模块上。当所述被测模块为多 个时， 所述加载单元 302 使能其中任意一个被测模块， 若所述任意一个被测模块模块测试 结果与所述任意一个被测模块预设结果不同， 则所述任意一个被测模块为异常模块。 0063 特别的， 如图 4 所示， 上述芯片测试装置还可以包括 ： 功耗。
31、单元 305， 用于在对所述 被测模块加载测试向量后， 收集被测模块的功耗信息 ； 输出被测模块的功耗信息。 生成单元 306， 用于生成所述测试向量。 0064 上述生成单元306可以包括 ： 联合测试行动组JTAG电路或自动测试装置ATE中的 测试向量产生单元。在实际应用中， 若生成单元 306 为自动测试装置 ATE 中的测试向量产 生单元， 还需要 BIST 控制器控制 ATE 中的测试向量产生单元来生成测试向量。 0065 可选的， 生成单元 306 生成的测试向量通过加载单元 302 与配置单元 301 的共同 作用， 加载至待测模块组中选定信息为使能信息的模块上， 判断单元 30。
32、3 将模块测试结果 与预设结果比较， 判断被测模块中是否存在异常模块， 并通过指示单元 304 输出指示信号 来指示判断结果， 同时功耗单元 305 收集被测模块的功耗信息并输出。 说 明 书 CN 102608518 A 8 6/6 页 9 0066 当该生成单元为 JTAG 电路时， 在该芯片测试装置中， JTAG 电路不仅可以配置选定 信息， 用于对模块使能与非使能的控制， 还可以独立产生现有在芯片测试技术中无法生成 的测试向量， 用于特殊电路的测试覆盖， 增加测试的覆盖率。其中， 特殊电路可以指现有测 试工具的测试无法覆盖的电路， 例如不带复位端的寄存器， 未被测试模式控制的逻辑器等。。
33、 0067 示例的， 当该芯片测试装置包括BIST控制器和JTAG电路时， 上述配置单元的功能 可以由 JTAG 电路完成 ； 加载单元的功能可以由 BIST 控制器的测试通路选择单元完成 ； 判 断单元与指示单元的功能可以由 BIST 控制器的测试结果分析单元完成 ； 生成单元的功能 可以由 BIST 控制器的测试向量产生单元或 JTAG 电路完成。 0068 需要说明的是， 该待测模块组中的模块可以为存储器、 锁相环、 中央处理器、 数字 信号处理器中的任意一种。 0069 需要说明的是， 上述芯片测试装置仅为举例说明， 实际应用时具体装置不限于此， 任何熟悉本技术领域的技术人员在本发明揭。
34、露的技术范围内， 可轻易想到变化或替换的装 置， 因此， 这里不再赘述。 0070 本发明实施例提供的芯片测试装置， 通过配置单元对待测模块组在工作模式下应 处于工作状态的模块配置使能信息， 加载单元将测试向量加载在待测模块上， 使测试对象 由现有技术中的整个模块组变为应处于工作状态的一块或多块模块， 可以避免待测组模块 中全部模块同时进行测试， 因此能够降低测试功耗， 减少测试失败机率。同时， 不仅可以进 行合理的模块功耗分析， 而且可以得到更为准确的电流电阻压降分析结果， 进一步提高测 试有效性， 优化电源网络设计。 0071 本领域普通技术人员可以理解 ： 实现上述方法实施例的全部或部分。
35、步骤可以通过 程序指令相关的硬件来完成， 前述的程序可以存储于一计算机可读取存储介质中， 该程序 在执行时， 执行包括上述方法实施例的步骤 ； 而前述的存储介质包括 ： ROM、 RAM、 磁碟或者 光盘等各种可以存储程序代码的介质。 0072 以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限于此， 任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想到变化或替换， 都应涵 盖在本发明的保护范围之内。 因此， 本发明的保护范围应以所述权利要求的保护范围为准。 说 明 书 CN 102608518 A 9 1/4 页 10 图 1 说 明 书 附 图 CN 102608518 A 10 2/4 页 11 图 2 说 明 书 附 图 CN 102608518 A 11 3/4 页 12 图 3 说 明 书 附 图 CN 102608518 A 12 4/4 页 13 图 4 说 明 书 附 图 CN 102608518 A 13 。