《锗硅BICMOS器件制备工艺.pdf》由会员分享，可在线阅读，更多相关《锗硅BICMOS器件制备工艺.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 101937879 A (43)申请公布日 2011.01.05 CN 101937879 A *CN101937879A* (21)申请号 200910057524.3 (22)申请日 2009.06.30 H01L 21/8249(2006.01) G03F 7/038(2006.01) (71)申请人 上海华虹 NEC 电子有限公司 地址 201206 上海市浦东新区川桥路 1188 号 (72)发明人 王雷 (74)专利代理机构 上海浦一知识产权代理有限 公司 31211 代理人 丁纪铁 (54) 发明名称 锗硅 Bi-CMOS 器件制备工艺 (57) 摘要 。
2、本发明公开了一种锗硅 Bi-CMOS 器件制备工 艺， 其中形成锗硅 Bi-CMOS 器件的侧墙和金属硅 化物阻挡层包括以下步骤 ： 1， 介质膜层沉积 ； 2， 旋涂负性光刻胶 ； 3， 使用金属硅化物阻挡层的光 罩进行曝光， 形成金属硅化物阻挡层图形 ； 4， 刻 蚀， 形成侧墙， 同时去除非金属硅化物阻挡层处的 介质膜层 ； 5， 成长保护 CMOS 器件的介质膜层 ； 6， 光刻， 刻蚀打开 Si/Ge 生长区 ； 7， 后续的 Si/Ge 器 件形成工艺。本发明采用负性光刻胶进行金属硅 化物阻挡层光刻， 从而通过一次光刻刻蚀形成侧 墙和金属硅化物阻挡层， 简化工艺流程， 提高器件 的。
3、成品率和可靠性。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 7 页 CN 101937880 A1/1 页 2 1.一种锗硅Bi-CMOS器件制备工艺， 其特征在于， 形成锗硅Bi-CMOS器件的侧墙和金属 硅化物阻挡层包括以下步骤 ： 1) 首先， 在整个锗硅双极区和 CMOS 区上面全面沉积介质膜层 ； 2) 接着， 在介质膜层上旋涂负性光刻胶 ； 3) 使用金属硅化物阻挡层的光罩进行曝光， 形成金属硅化物阻挡层图形 ； 4) 刻蚀， 形成 CMOS 器件的侧墙， 同时去除非金属硅化物阻挡层处的介质膜层 ；。
4、 5) 成长保护 CMOS 器件的介质膜层 ； 6) 光刻， 刻蚀打开 Si/Ge 生长区 ； 7) 后续的 Si/Ge 器件形成工艺。 2. 根据权利要求 1 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 步骤 1) 中沉积的 介质膜为 SiO2或者 SiN， 或者是氧化物及氮化物的组合。 3. 根据权利要求 2 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 步骤 1) 中沉积的 介质膜为含 B， F 或 P 的氧化物， 或炭化硅。 4. 根据权利要求 2 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 步骤 1) 中沉积的 介质膜为 ONO 夹心结构。 5。
5、. 根据权利要求 1 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 步骤 1) 中沉积的 介质膜厚度 10-10000 6. 根据权利要求 1 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 在步骤 4) 之前增 加一步显影工艺。 7. 根据权利要求 1 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 在步骤 4) 之前增 加一步湿法清洗步骤。 8. 根据权利要求 1 所述的锗硅 Bi-CMOS 器件制备工艺， 其特征在于， 步骤 1) 及步骤 5) 中采用 PVD 或 CVD， 也可以使 ALD 沉积介质膜。 权 利 要 求 书 CN 101937879 A 。
6、CN 101937880 A1/3 页 3 锗硅 Bi-CMOS 器件制备工艺 技术领域 0001 本发明涉及半导体集成电路工艺领域， 尤其涉及半导体工艺领域中锗硅 Bi-CMOS(Bipolar Complementary Metal Oxide Semiconductor， 双极互补金属氧化半导 体 ) 器件的工艺集成方法。 背景技术 0002 在半导体制造中， 因为 Si/Ge 能带间隙比 Si 更小， 电子 / 空穴对产生复合速度更 快， 可以应用于高速器件。同时 Si/Ge 器件工艺与现有 Si 集成电路工艺兼容性强。锗硅双 极 (Bipolar) 器件是一种比较常用的模拟器件。同时。
7、为了提高集成度， 人们把相应的双极 器件和金属氧化物互补型半导体 (CMOS) 器件集成在一起， 形成锗硅 Bi-CMOS 器件， 作为一 种常用的模拟器件被广泛应用。 0003 由于锗硅 Bi-CMOS 器件中同时集成了两种工艺， 特性差别很大的器件， 因此在实 际的工艺流程中， 如何形成不同的器件， 如何降低不同器件之间工艺的互相影响是该器件 的核心工艺集成方法。先进行高温锗硅双极器件工艺， 然后形成 CMOS 器件， 最后形成锗硅 双极器件是其中一种比较常用的方法。 0004 无论采取何种方法， 如何形成锗硅Bi-CMOS器件中的CMOS器件侧墙和金属硅化物 阻挡层是不同的工艺集成方法需。
8、要考虑的核心步骤之一， 其普通工艺的基本步骤如下 ： 0005 (1) 介质膜层沉积 ； (2) 全面刻蚀形成侧墙 ； (3) 金属硅化物阻挡层沉积 ； (4) 使用 金属硅化物阻挡层的光罩进行曝光， 形成金属硅化物阻挡层图形 ； (5) 刻蚀， 去除非金属硅 化物阻挡层处的介质膜层 ； (6) 成长保护 CMOS 器件的介质膜层 ； (7) 光刻， 刻蚀打开 Si/Ge 生长区 ； (8) 后续的 Si/Ge 器件形成工艺。 0006 在现有技术中， 形成侧墙的工艺如图 1 所示。在锗硅双极区包括埋层 2， 深沟槽隔 离 1 将外延层 7 隔开， 包括器件的集电极 3， 浅槽隔离 4， 在源。
9、漏区 5 中间还包括栅极 8。首 先， 如图 1(a) 所示， 在锗硅双极区和 CMOS 区全面沉积比较厚的介质膜层 ； 如图 1(b) 所示， 然后通过无光罩的方式对介质层进行直接刻蚀， 利用侧向沉积介质膜较厚的各向异性特 征， 形成侧墙8的同时将其他区域的介质膜层去除 ； 然后， 如图1(c)所示成长金属硅化物阻 挡层 6， 并进行光刻刻蚀， 打开需要进行金属硅化物形成区域， 保留其他区域的介质膜层， 形 成如图 1(d) 所示的金属硅化物阻挡层 6 ； 接着， 进行后续的工艺流程。 0007 后续工艺， 如图 2 所示。首先， 如图 2(a) 所表示， 在上述工艺的基础上， 在锗硅双 极。
10、区和 CMOS 区上方全面的沉积一层保护层 10 覆盖所有区域， 该保护层一般为 SiO2或 SiN， 或 Si， N， O 的混合物 ( 如 SiON)， 或者为掺杂 N， B， P， F 等物质的 SiO2， 形成的这层保护层使 得在Si/Ge器件形成的过程中， 所有工艺步骤不会接触到CMOS区域 ； 然后， 如图2(b)所示， 采用光刻工艺， 用一个光罩打开 Si/Ge 区域， 然后， 刻蚀去除硅表面的所有层次， 图 2(b) 中 的光刻胶为 CMOS 器件的保护层， 会在 Si/Ge 器件形成后在全部移除 ； 然后， 去除图 2(b) 中 的光刻胶形成如图 2(c) 所示的结构， 进行。
11、后续的 Si/Ge 器件形成工艺 0008 这种现有的通用工艺步骤非常繁琐， 导致锗硅 Bi-CMOS 器件的流片时间和生产成 说 明 书 CN 101937879 A CN 101937880 A2/3 页 4 本都很高， 而且在此工艺中正性光刻胶对于大面积曝光区域容易形成微小的显影缺陷。对 于普通的非 Si/Ge 器件， 从金属硅化物阻挡层的设计原理来看， 普通器件如果需要金属硅 化物阻挡层打开的区域都是要形成金属硅化物的区域， 因此从电路板图面积上来说， 所要 打开的面积非常小， 不会存在大面积曝光区域。同时对于普通器件， 后续的工艺使用 Ti， Co 等金属电极材料在高温下与 Si 形。
12、成金属化合物作为连线的节点， 因此即使存在微小的显 影缺陷也不会影响最终形成的金属硅化物电极的材料性质。但是对 Si/Ge 器件形成时， 在 Si/Ge区为了去除保护层， 进行后续的Si/Ge外延生长， 此时从版图上来说， 会打开所有Si/ Ge器件区域， 且Si/Ge器件的面积远大于CMOS， 因此需要大面积曝光， 此时容易产生显影缺 陷。而后续的 Si/Ge 外延工艺是一种非常严格的沿晶向的分子外延生长， 任何细微的缺陷 都会造成晶格缺陷导致器件特性变化。因此对于普通的 Si/Ge 工艺中需要额外的清洗步骤 来去除此类微小缺陷。 发明内容 0009 本发明所要解决的技术问题是提供一种锗硅 。
13、Bi-CMOS 器件制备工艺， 能够降低锗 硅 Bi-CMOS 器件生成工艺成本， 并降低相关显影缺陷引起的后续锗硅外延层生长缺陷， 提 高器件的成品率和可靠性。 0010 为解决上述技术问题， 本发明锗硅 Bi-CMOS 器件制备工艺的技术方案是， 形成锗 硅 Bi-CMOS 器件的侧墙和金属硅化物阻挡层包括以下步骤 ： 0011 1) 首先， 在整个锗硅双极区和 CMOS 区上面全面沉积介质膜层 ； 0012 2) 接着， 在介质膜层上旋涂负性光刻胶 ； 0013 3) 使用金属硅化物阻挡层的光罩进行曝光， 形成金属硅化物阻挡层图形 ； 0014 4) 刻蚀， 形成 CMOS 器件的侧墙，。
14、 同时去除非金属硅化物阻挡层处的介质膜层 ； 0015 5) 成长保护 CMOS 器件的介质膜层 ； 0016 6) 光刻， 刻蚀打开 Si/Ge 生长区 ； 0017 7) 后续的 Si/Ge 器件形成工艺。 0018 作为本发明的进一步改进是， 在步骤 4) 之前增加一步显影工艺。 0019 作为本发明另一种进一步改进是， 在步骤 4) 之前增加一步湿法清洗步骤。 0020 本发明锗硅 Bi-CMOS 器件制备工艺在形成 CMOS 的侧墙和锗硅双极器件的金属硅 化物阻挡层时， 采用了负性光刻胶进行金属硅化物阻挡层光刻， 然后直接进行刻蚀， 从而通 过一次光刻刻蚀形成侧墙和金属硅化物阻挡层，。
15、 简化工艺流程， 降低工艺缺陷， 提高器件的 成品率和可靠性。 附图说明 0021 下面结合附图和实施例对本发明作进一步详细的说明 ： 0022 图 1 为现有技术形成锗硅 Bi-CMOS 器件侧墙的流程示意图 ； 0023 图 2 为现有技术形成锗硅 Bi-CMOS 器件金属硅化物阻挡层流程示意图 ； 0024 图 3 为本发明形成锗硅 Bi-CMOS 器件的侧墙和金属硅化物阻挡层流程示意图 ； 0025 图 4 为本发明流程图。 0026 图中附图标记为 ： 说 明 书 CN 101937879 A CN 101937880 A3/3 页 5 0027 1 为深隔离区， 2 为埋层， 3 。
16、为集电极的引出区， 4 为浅隔离层， 5 为源漏区， 6 为金属 硅化物阻挡层， 7 为外延层， 8 为栅极， 9 为介质层， 10 为保护层， 11 为集电极。 具体实施方式 0028 如图 4 所示， 本发明锗硅 Bi-CMOS 器件制备工艺在形成锗硅 Bi-CMOS 器件的侧墙 和金属硅化物阻挡层时包括以下步骤 ： 0029 首先， 在硅基板上形成常规的锗硅器件的衬底和掺杂区， 在锗硅双极区包括埋层 2， 深沟槽隔离 1 将外延层 7 隔开， 包括器件的集电极 11， 集电极引出区 3， 浅槽隔离 4， 还包 括 COMS 器件的栅极 8， 或者在有些情况下也可以先完成 LDD 和源漏注。
17、入形成源漏区 5。 0030 如图 3(a) 所示， 在整个锗硅器件和 CMOS 器件上方沉积介质膜层， 介质膜可以 为氧化物 ( 如 SiO2) 或氮化物 ( 如 SiN)， 也有氧氮混合物 (SiON)， 或者是这些物质的 混合层 (ONO-SiO2/SiN/SiO2夹心结构 )， 或者是含 B， F 或 P 的氧化物， 或炭化物 (SiC)， 介质膜的厚度为 10-10000， 可以采用 PVD(Physical Vapor Deposition， 物理气相 沉积 ) 或 CVD(ChemicalVapor Deposition， 化学气相沉积 )， 也可以使用 ALD(atomic l。
18、ayerdeposition， 原子层淀积 ) 等沉积介质膜 9， 可以采用高压， 常压或减压沉积介质膜。 0031 其次， 如图 3(b) 所示， 在整个介质膜层上的旋涂负性光刻胶， 使用金属硅化物阻 挡层的光罩进行曝光， 进行 SB(Silicide Block)( 金属硅化物阻挡 ) 光刻， 除去 Si/Ge 区域 及 SB 形成区域的介质膜层。同时利用负性光刻胶的不需要曝光就可以被移除特性， 保证 Si/Ge 曝光后低缺陷。 0032 然后， 如图 3(c) 所示， 刻蚀， 形成侧墙， 同时去除非金属硅化物阻挡层处的介质膜 层 9， 形成金属硅化物阻挡层图形。保留四处场区的介质膜层 9。
19、， 该区域的介质膜层不需要 特别移除。另外， Si/Ge 区的极电极处也不需要专门形成金属硅化物区， 因此 SB 层可挡可 不挡。 0033 接着， 如图 3(d) 所示， 在整个锗硅器件和 CMOS 器件上方全面成长保护 CMOS 器件 的介质膜层 0034 接着， 如图 3(e) 所示， 在整个锗硅器件和 CMOS 器件上方涂布光刻胶， 采用光刻工 艺进行光刻刻蚀， 去掉 Si/Ge 区表面的保护层， 打开 Si/Ge 生长区。 0035 最后， 如图 3(f) 所示， 后续的 Si/Ge 器件形成工艺， 形成锗硅双极 CMOS 器件。 0036 同时， 对于集电极 11 和集电极引出区 。
20、3 也可以在此之后通过注入工艺对 7 进行掺 杂， 然后退火形成， 或者可以在后续的工艺中对 3 和 11 进行进一步注入， 改善电阻， 提高器 件性能。 0037 在本发明中， Si/Ge 器件周边的场区顶部没有金属硅化物阻挡层， 除了 Si/Ge 场区 上， 其他区域都被保护层盖着。除非后续的工艺中有刻蚀到场区的刻蚀步骤。 0038 本发明锗硅 Bi-CMOS 器件制备工艺， 在制备锗硅 Bi-CMOS 器件中的侧墙和金属硅 化物阻挡层时， 采用负性光刻胶进行金属硅化物阻挡层光刻， 然后直接进行刻蚀， 从而通过 一次光刻刻蚀形成侧墙和金属硅化物阻挡层。 0039 使用本发明方法， 可以简化。
21、工艺流程， 同时通过负性光刻胶的使用， 降低普通工艺 中正性光刻胶对于大面积曝光区域容易形成的显影缺陷， 从而降低相关显影缺陷引起的后 续锗硅外延层生长缺陷， 提高器件的成品率和可靠性。 说 明 书 CN 101937879 A CN 101937880 A1/7 页 6 说 明 书 附 图 CN 101937879 A CN 101937880 A2/7 页 7 图 1 说 明 书 附 图 CN 101937879 A CN 101937880 A3/7 页 8 说 明 书 附 图 CN 101937879 A CN 101937880 A4/7 页 9 图 2 说 明 书 附 图 CN 101937879 A CN 101937880 A5/7 页 10 说 明 书 附 图 CN 101937879 A CN 101937880 A6/7 页 11 说 明 书 附 图 CN 101937879 A CN 101937880 A7/7 页 12 图 3 图 4 说 明 书 附 图 CN 101937879 A 。