《用于电感性负载的停滞时间检测电路及其调制电路.pdf》由会员分享，可在线阅读，更多相关《用于电感性负载的停滞时间检测电路及其调制电路.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 101943730 A (43)申请公布日 2011.01.12 CN 101943730 A *CN101943730A* (21)申请号 200910158401.9 (22)申请日 2009.07.06 G01R 31/00(2006.01) G01R 29/02(2006.01) (71)申请人 普诚科技股份有限公司 地址 中国台湾台北县 (72)发明人 王伟 (74)专利代理机构 北京市柳沈律师事务所 11105 代理人 史新宏 (54) 发明名称 用于电感性负载的停滞时间检测电路及其调 制电路 (57) 摘要 用于电感性负载的停滞时间检测电路及其调 制电路。
2、。该停滞时间检测器包含一 N 型晶体管以 及一电阻。N 型晶体管包含第一端， 耦接于输出级 电路的输出端， 用来接收输出电压， 第二端， 用来 输出停滞时间检测信号， 以及控制端， 用来接收栅 极控制电压。电阻耦接于 N 型晶体管的第二端以 及高电压源之间， 用来在当 N 型晶体管未输出表 示开启的停滞时间检测信号时， 维持该停滞时间 检测信号的电位。当输出电压低于栅极控制电压 以使N型晶体管导通时， N型晶体管输出表示开启 的停滞时间检测信号。当前级电路接收到停滞时 间检测器的表示开启信号时会开启相对应的功率 开关， 使输出级电路离开停滞时间状态。 (51)Int.Cl. (19)中华人民共。
3、和国国家知识产权局 (12)发明专利申请 权利要求书 4 页 说明书 5 页 附图 2 页 CN 101943737 A1/4 页 2 1. 一种停滞时间检测电路， 耦合至一输出级电路与一前级电路之间， 以检测该输出级 电路的停滞时间， 该输出级电路的输出端耦合至一电感性负载， 该停滞时间检测电路的一 第一电阻耦合至一第一电压源与该停滞时间检测电路的一第一晶体管的第二端之间， 该第 一晶体管的第一端耦合至该输出级电路的输出端， 以接收该输出级电路的输出电压， 该停 滞时间检测电路的控制端根据一控制电压以控制该第一晶体管的操作， 其中当该输出电压 与该控制电压符合一预定关系时， 该第一晶体管的第。
4、二端输出表示开启的一停滞时间检测 信号至该前级电路， 藉以该前级电路使该输出级电路离开一停滞时间状态。 2. 如权利要求 1 所述的停滞时间检测电路， 其中该输出级电路包含 ： 一第一功率开关， 耦合于该第一电压源与该输出级电路的该输出端之间 ； 以及 一第二功率开关， 耦合于一第二电压源与该输出级电路的该输出端之间 ； 其中当该第一功率开关与该第二功率开关均关闭时， 该输出级电路进入该停滞时间状 态 ； 其中该第一电压源的电压高于该第二电压源的电压。 3. 如权利要求 2 所述的停滞时间控制电路， 其中该第一晶体管为 N 通道金属氧化物半 导体导体晶体管 ； 该第一功率开关为 P 通道金属氧。
5、化物半导体导体晶体管 ； 以及该第二功 率开关为 N 通道金属氧化物半导体导体晶体管。 4. 如权利要求 2 所述的停滞时间检测电路， 其中当该输出级电路进入该停滞时间状 态， 且该电感性负载通过该第二电压源放电时， 该输出电压与该控制电压符合该预定关系。 5. 如权利要求 2 所述的停滞时间检测电路， 其中当该输出电压与该控制电压符合该预 定关系时， 该第一晶体管输出表示开启的该停滞时间检测信号， 用以开启该第二功率开关， 以使该输出级电路离开该停滞时间状态。 6. 如权利要求 5 所述的停滞时间检测电路， 其中该预定关系为 ： (VSS+VT3) VG_BIASN VT3+(VSS-VD2。
6、) ； 且 VGS3 VT3+(VSS-VD2)-VO 且 VO VSS-VD2； 其中VG_BIASN代表该控制电压、 VO代表该输出电压、 VT3代表该第一晶体管的临界电压、 VSS 代表该第二电压源所提供的电压、 VD2代表该第二功率开关的一寄生二极管的顺向电压。 7. 如权利要求 1 所述的停滞时间检测电路， 其中该停滞时间检测器还包含一波形修整 器， 耦接于该第一晶体管的该第二端， 用来修整该停滞时间检测信号的波形。 8. 如权利要求 7 所述的停滞时间检测电路， 其中该波形修整器包括一反相器。 9. 如权利要求 1 所述的停滞时间检测电路， 还包含一限流电阻， 耦接于该第一晶体管 。
7、的该第一端与该输出级电路的该输出端之间， 以避免该电感性负载的放电电流流至该停滞 时间检测电路。 10. 一种停滞时间检测电路， 耦合至一输出级电路与一前级电路之间， 以检测该输出级 电路的停滞时间， 该输出级电路耦合至一电感性负载， 该停滞时间检测电路包含 ： 一第一停滞时间检测器， 耦合至一第一电压源与该输出级电路的输出端之间， 根据一 第一预定关系， 输出一第一停滞时间检测信号 ； 以及 一第二停滞时间检测器， 耦合于一第二电压源以及该输出级电路的该输出端之间， 根 据一第二预定关系， 输出一第二停滞时间检测信号 ； 其中当该第一或该第二停滞时间检测信号表示开启时， 该输出级电路离开一停。
8、滞时间 权 利 要 求 书 CN 101943730 A CN 101943737 A2/4 页 3 状态 ； 其中该第一电压源为一高电压源、 该第二电压源为一低电压源。 11. 如权利要求 10 所述的停滞时间检测电路， 其中该输出级电路包含 ： 一第一功率开关， 耦接于该第一电压源与该输出级电路的该输出端之间 ； 以及 一第二功率开关， 耦接于该第二电压源与该输出级电路的该输出端之间 ； 其中当该第一功率开关与该第二功率开关均关闭时， 该输出级电路进入该停滞时间状 态。 12. 如权利要求 11 所述的停滞时间检测电路， 其中该第一停滞时间检测器包括一第一 晶体管以及一第一电阻 ； 其中该。
9、第一电阻耦接于该第一晶体管的第二端以及该第一电压源 之间 ； 其中该第一晶体管的第一端耦接于该输出级电路的该输出端， 用来接收该输出级电 路的输出电压， 该第一晶体管的第二端， 用来输出一第一停滞时间检测信号， 该第一晶体管 的控制端， 用来接收一第一控制电压 ； 其中当该输出电压与该第一控制电压符合一第一预 定关系时， 该第一晶体管输出表示开启的该第一停滞时间检测信号 ； 以及 其中该第二停滞时间检测器包括一第二晶体管以及一第二电阻 ； 其中该第二电阻耦合 于该第二晶体管的第二端以及该第二电压源之间 ； 其中该第二晶体管的第一端耦合至该输 出级电路的该输出端， 用来接收该输出电压 ； 该第二。
10、晶体管的第二端， 用来输出一第二停滞 时间检测信号， 该第二晶体管的控制端， 用来接收一第二控制电压 ； 其中当该输出电压与该 第二控制电压符合一第二预定关系时， 该第二晶体管输出表示开启的该第二停滞时间检测 信号。 13. 如权利要求 12 所述的停滞时间控制电路， 其中该第一功率开关系为 P 通道金属氧 化物半导体导体晶体管、 该第二功率开关为 N 通道金属氧化物半导体导体晶体管 ； 以及其 中该第一晶体管为 N 通道金属氧化物半导体导体晶体管、 该第二晶体管为 P 通道金属氧化 物半导体导体晶体管。 14. 如权利要求 12 所述的停滞时间检测电路， 其中当该输出级电路进入该停滞时间状 。
11、态， 且该电感性负载通过该第二电压源放电时， 该输出电压与该第一控制电压符合该第一 预定关系。 15. 如权利要求 12 所述的停滞时间检测电路， 其中当该输出电压与该第一控制电压符 合该第一预定关系时， 该第一晶体管输出表示开启的该停滞时间检测信号以开启该第二功 率开关， 以使该输出级电路离开该停滞状态。 16. 如权利要求 12 所述的停滞时间检测电路， 其中该第一预定关系为 ： (VSS+VT3) VG_BIASN VT3+(VSS-VD2) ； 且 VGS3 VT3+(VSS-VD2)-VO ； 其中 VO VSS-VD2； 其中 VG_BIASN代表该第一控制电压、 VO表示该输出电。
12、压、 VT3表示该第一晶体管的临界电 压、 VSS表示该第二电压源所提供的电压、 VD2表示该第二功率开关的一寄生二极管的顺向电 压。 17. 如权利要求 12 所述的停滞时间检测电路， 其中当该输出级电路进入该停滞时间状 态， 且该电感性负载通过该第一电压源放电时， 该输出电压与该第二控制电压符合该第二 预定关系。 权 利 要 求 书 CN 101943730 A CN 101943737 A3/4 页 4 18. 如权利要求 12 所述的停滞时间检测电路， 其中当该输出电压与该第二栅极控制电 压符合该第二预定关系时， 该第二晶体管输出表示开启的该第二停滞时间检测信号以开启 该第三功率开关，。
13、 以使该输出级电路离开该停滞状态。 19. 如权利要求 18 所述的停滞时间检测电路， 其中该第二预定关系为 ： VDD-VT4 VG_BIASP VDD-VT4+VD1； 且 VSG4 VO-(VDD-VT4+VD1) ； 其中 VO VDD+VD1； 其中 VG_BIASP代表该第二控制电压、 VO表示该输出电压、 VT4表示该第二晶体管的临界电 压、 VDD表示该第一电压源所提供的电压、 VD1表示该第一功率开关的一寄生二极管的顺向电 压。 20. 如权利要求 12 所述的停滞时间检测电路， 其中该第一停滞时间检测器还包含一第 一波形修整器， 耦接于该第一晶体管的该第二端， 用来修整该第。
14、一停滞时间检测信号的波 形 ； 该第二停滞时间检测器还包含一第二波形修整器， 耦接于该第二晶体管的该第二端， 用 来修整该第二停滞时间检测信号的波形。 21. 如权利要求 20 所述的停滞时间检测电路， 其中该第一与该第二波形修整器包括反 相器。 22. 如权利要求 12 所述的停滞时间检测电路， 还包含一限流电阻， 耦合至该第一晶体 管的该第一端、 该第二晶体管的该第一端， 与该输出级电路的该输出端之间。 23. 一种停滞时间检测的调制电路， 包含 ： 一输出级电路， 用以提供一输出信号至一电感性负载 ； 一前级电路， 耦合至该输出级电路， 提供一开关驱动信号至该输出级电路， 以控制该输 出。
15、级电路的操作 ； 以及 一停滞时间检测电路， 耦合至该前级电路与该输出级电路之间， 以检测该输出级电路 的停滞时间， 该停滞时间检测电路根据一预定关系， 输出一停滞时间检测信号至该前级电 路， 该前级电路根据该停滞时间检测信号， 藉以该输出级电路离开一停滞时间状态。 24. 如权利要求 23 所述的停滞时间检测的调制电路， 其中该停滞时间检测电路包括一 第一晶体管与一第一电阻， 该第一电阻耦合至一第一电压源与该停滞时间检测电路的一第 一晶体管的第二端之间 ； 该第一晶体管的第一端耦合至该输出级电路的输出端， 以接收该 输出级电路的输出电压， 该停滞时间检测电路的控制端根据一控制电压以控制该第一。
16、晶体 管的操作， 其中当该输出电压与该控制电压符合该预定关系时， 该第一晶体管的第二端输 出表示开启的该停滞时间检测信号至该前级电路， 藉以该前级电路使该输出级电路离开该 停滞时间状态。 25. 如权利要求 23 所述的停滞时间检测的调制电路， 其中该输出级电路包含 ： 一第一功率开关， 耦合于该第一电压源与该输出级电路的该输出端之间 ； 以及 一第二功率开关， 耦合于一第二电压源与该输出级电路的该输出端之间 ； 其中当该第一功率开关与该第二功率开关均关闭时， 该输出级电路进入该停滞时间状 态 ； 其中该第一电压源的电压高于该第二电压源的电压。 26. 如权利要求 23 所述的停滞时间检测的调。
17、制电路， 其中该预定关系为 ： 权 利 要 求 书 CN 101943730 A CN 101943737 A4/4 页 5 (VSS+VT3) VG_BIASN VT3+(VSS-VD2) ； 且 VGS3 VT3+(VSS-VD2)-VO ； 其中 VO VSS-VD2； 其中VG_BIASN代表该控制电压、 VO表示该输出电压、 VT3表示该第一晶体管的临界电压、 VSS 表示该第二电压源所提供的电压、 VD2表示该第二功率开关的一寄生二极管的顺向电压。 权 利 要 求 书 CN 101943730 A CN 101943737 A1/5 页 6 用于电感性负载的停滞时间检测电路及其调制。
18、电路 技术领域 0001 本发明涉及一种停滞时间检测电路及其调制电路， 更明确地说， 涉及一种用于电 感性负载的停滞时间 (dead time) 检测电路及其调制电路， 此检测电路用以检测脉冲宽度 / 频率调制电路的停滞时间。 背景技术 0002 在 脉 冲 宽 度 / 频 率 调 制 (Pulse Width Modulation/Pulse Frequency Modulation， PWM/PFM) 电路中， 停滞时间 (dead-time) 的控制是相当重要的。在先前技术 中， 停滞时间产生器仅由逻辑门构成， 故所产生的停滞时间容易受制程 / 温度变化而影响。 如果产生的停滞时间过短，。
19、 则有可能造成脉冲宽度 / 频率调制电路的输出级电路中的功率 开关 (power switch) 同时导通， 产生大电流而过热， 进一步损毁功率开关。如果停滞时间 过长， 会降低脉冲宽度 / 频率调制电路的工作效率。因此， 在脉冲宽度 / 频率调制电路的设 计中， 停滞时间需要适切地设计且不能有太大的变化。 发明内容 0003 本发明提供一种停滞时间检测电路。 该停滞时间检测电路耦合至一输出级电路与 一前级电路之间， 以检测该输出级电路的停滞时间。该输出级电路的输出端耦合至一电感 性负载。 该停滞时间检测电路的一第一电阻耦合至一第一电压源与该停滞时间检测电路的 一第一晶体管的第二端之间。该第一。
20、晶体管的第一端耦合至该输出级电路的输出端， 以接 收该输出级电路的输出电压。 该停滞时间检测电路的控制端根据一控制电压以控制该第一 晶体管的操作， 其中当该输出电压与该控制电压符合一预定关系时， 该第一晶体管的第二 端输出表示开启的一停滞时间检测信号至该前级电路， 藉以该前级电路使该输出级电路离 开一停滞时间状态。 0004 本发明还提供一种停滞时间检测电路。 该停滞时间检测电路耦合至一输出级电路 与一前级电路之间， 以检测该输出级电路的停滞时间。 该输出级电路耦合至一电感性负载。 该停滞时间检测电路包含一第一停滞时间检测器以及一第二停滞时间检测器。 该第一停滞 时间检测器耦合至一第一电压源与。
21、该输出级电路的输出端之间， 根据一第一预定关系， 输 出一第一停滞时间检测信号。 该第二停滞时间检测器耦合于一第二电压源以及该输出级电 路的该输出端之间， 根据一第二预定关系， 输出一第二停滞时间检测信号。 当该第一或该第 二停滞时间检测信号表示开启时， 该输出级电路离开一停滞时间状态。该第一电压源为一 高电压源、 该第二电压源为一低电压源。 0005 本发明还提供一种停滞时间检测的调制电路。 该停滞时间检测的调制电路包含一 输出级电路、 一前级电路， 以及一停滞时间检测电路。 该输出级电路用以提供一输出信号至 一电感性负载。 该前级电路耦合至该输出级电路， 提供一开关驱动信号至该输出级电路，。
22、 以 控制该输出级电路的操作。该停滞时间检测电路耦合至该前级电路与该输出级电路之间， 以检测该输出级电路的停滞时间。该停滞时间检测电路根据一预定关系， 输出一停滞时间 说 明 书 CN 101943730 A CN 101943737 A2/5 页 7 检测信号至该前级电路。该前级电路根据该停滞时间检测信号， 藉以该输出级电路离开一 停滞时间状态。 0006 本发明的停滞时间检测电路利用电感性负载的电流连续特性， 检测输出级电路功 率开关的停滞时间。当输出级电路进入停滞时间状态时， 电感性负载上的电流不会瞬间改 变， 所以会在输出端产生电压变化， 导通其功率开关的寄生二极管， 产生放电回路， 。
23、因而得 以检测其停滞时间状态， 进而可有效缩短其停滞时间， 提高输出级电路的工作效率。 附图说明 0007 图 1 为本发明的脉冲宽度 / 频率调制电路的示意图。 0008 图 2 为说明本发明的停滞时间检测电路的示意图。 0009 图 3 为说明停滞时间检测电路以 N 型停滞时间检测器来实施的示意图。 0010 【主要元件符号说明】 0011 100 永冲宽度 / 频率调制电路 0012 110 输出级电路 0013 120 前级电路 0014 130、 330 停滞时间检测电路 0015 131 N 型停滞时间检测器 0016 132 P 型停滞时间检测器 0017 1311、 1321 。
24、波形修整器 0018 INVN、 INVP 反相器 0019 VDD、 VSS 电压源 0020 O、 O1、 O2、 OP、 ON 输出端 0021 SI 输入信号 0022 SOUT 输出信号 0023 VO 输出电压 0024 L 电感性负载 0025 Q1、 Q2、 Q3、 Q4 晶体管 0026 D1、 D2 寄生二极管 0027 I1、 I2、 I3、 I 输入端 0028 SSWPD、 SSWND 开关驱动信号 0029 SDP、 SDN 停滞时间检测信号 0030 SDPP、 SDNP 前级停滞时间检测信号 0031 VG_BIASN、 VG-_BIASP 栅极控制电压 003。
25、2 RXP、 RXN、 RL 电阻 具体实施方式 0033 请参考图 1。图 1 为本发明的脉冲宽度 / 频率调制电路 100 的示意图。脉冲宽度 / 频率调制电路 100 用来将一输入信号 SI 转换为一输出信号 SOUT， 并提供给一电感性负载 L。脉冲宽度 / 频率调制电路 100 包含一输出级电路 110、 一前级电路 120 以及一停滞时间 说 明 书 CN 101943730 A CN 101943737 A3/5 页 8 检测电路 130。 0034 前级电路 120 包含输入端 I1、 I2与 I3， 以及输出端 O1与 O2。前级电路 120 的输入 端 I1、 I2、 I3。
26、分别接收输入信号 SI、 停滞时间检测信号 SDP与 SDN。前级电路 120 根据输入信 号 SI、 停滞时间检测信号 SDP与 SDN， 在其输出端 O1与 O2分别产生开关驱动信号 SSWPD与 SSWPN。 更明确地说， 前级电路 120 根据输入信号 SI， 分别产生开关驱动信号 SSWPD与 SSWND。为了避免 输出级电路 110 中的功率开关 Q1与 Q2同时导通， 前级电路 120 会以一预定时间产生同时表 示 关闭 的开关驱动信号 SSWPD与 SSWND以将输出级电路 110 的功率开关关闭， 而进入停滞 时间状态。然而， 在输出级电路 110 处于停滞时间状态下， 当前。
27、级电路 120 接收到表示 开 启 的停滞时间检测信号 SDP/SDN时， 前级电路 120 据以将原本表示 关闭 的开关驱动信号 SSWPD/SSWND改变为代表 开启 ， 以使该输出级电路 110 离开停滞时间状态。 0035 输出级电路 110 包含一 P 型功率开关 Q1与一 N 型功率开关 Q2。在一优选实施 例中， P 型功率开关 Q1可以利用 P 通道金属氧化物半导体导体 (Pchannel Metal Oxide Semiconductor， PMOS) 晶体管来实施 ； N 型功率开关 Q2可以利用 N 通道金属氧化物半导体 导体 (NMOS) 晶体管来实施。 0036 P 。
28、型功率开关 Q1的第一端 ( 源极 ) 耦接于一电压源 VDD； P 型功率开关 Q1的第二端 ( 漏极 ) 耦接于脉冲宽度 / 频率调制电路 100 的输出端 O( 电感性负载 L 的一端 ) ； P 型功 率开关Q1的控制端(栅极)耦接于前级电路120的输出端O1， 用来接收开关驱动信号SSWPD。 当开关驱动信号 SSWPD代表 开启 时， P 型功率开关 Q1导通， 电压 VDD可传送至输出端 O ； 当 开关驱动信号 SSWPD代表 关闭 时， 电压 VDD无法经由 P 型功率开关 Q1， 传送至输出端 O。 0037 N 型功率开关 Q2的第一端 ( 源极 ) 耦接于一电压源 VS。
29、S； N 型功率开关 Q2的第二端 ( 漏极 ) 耦接于输出端 O ； N 型功率开关 Q2的控制端 ( 栅极 ) 耦接于前级电路 120 的输出端 O2， 用来接收开关驱动信号 SSWND。当开关驱动信号 SSWND代表 开启 时， N 型功率开关 Q2导 通， 电压 VSS将传送至输出端 O。当开关驱动信号 SSWND代表 关闭 时， N 型功率开关 Q2不导 通， 电压 VSS无法经由 N 型功率开关 Q2， 传送至输出端 O。在本发明的优选实施例中， 电压源 VDD可代表提供一高电位的电压 VDD的电压源 ； 电压源 VSS可代表提供一低电位的电压 VSS的 电压源 ( 如地端 )。 。
30、0038 此外， P 型功率开关 Q1具有一寄生二极管 D1， 耦接于 P 型功率开关 Q1的第一端与 第二端之间。N 型功率开关 Q2具有一寄生二极管 D2， 耦接于 N 型功率开关 Q2的第一端与第 二端之间。 因此， 当输出级电路110处于停滞时间状态下(功率开关Q1与Q2均为关闭)时， 如果电感性负载 L 通过二极管 D1放电至电压源 VDD， 则此时输出端 O 上的输出电压 VO会等 于 (VDD+VD1)， 其中 VD1表示寄生二极管 D1的顺向电压。当输出级电路 110 处于停滞时间状 态下时， 如果电感性负载 L 通过寄生二极管 D2从电压源 VSS放电， 则此时输出端 O 上。
31、的输出 电压 VO会等于 (VSS-VD2)， 其中 VD2表示寄生二极管 D2的顺向电压。 0039 停滞时间检测电路 130 包含一输入端 I 与输出端 OP与 ON。输入端 I 耦接于脉冲 宽度 / 频率调制电路 100 的输出端 O， 用来接收输出电压 VO。停滞时间检测电路 130 的输出 端 OP耦接于前级电路 120 的输入端 I2， 用来传送停滞时间检测信号 SDP； 停滞时间检测电路 130 的输出端 ON耦接于前级电路 120 的输入端 I3， 用来传送停滞时间检测信号 SDN。因此， 停滞时间检测电路 130 便可根据输出电压 VO， 来判断输出级电路 110 是否处于停。
32、滞时间状 态以及电感性负载 L 是否通过电压源 VDD或 VSS放电， 并据以产生表示 开启 的停滞时间检 说 明 书 CN 101943730 A CN 101943737 A4/5 页 9 测信号 SDP或 SDN至前级电路 120， 以将功率开关 Q1或 Q2开启。 0040 请参考图 2， 停滞时间检测电路 130 包含一 N 型停滞时间检测器 131 与一 P 型停 滞时间检测器 132， 以及一限流电阻 RL。N 型停滞时间检测器 131 包含一 N 型晶体管 Q3、 一 电阻 RXN， 以及一波形修整器 1311。N 型晶体管 Q3的第一端 ( 源极 ) 通过限流电阻 RL， 耦。
33、接 于停滞时间检测电路 130 的输入端 I， 用来接收输出电压 VO。限流电阻 RL可避免电感性负 载 L 过量的放电电流流至停滞时间检测电路 130。N 型晶体管 Q3的第二端 ( 漏极 ) 耦接于 电阻 RXN， 用来产生前级停滞时间检测信号 SDNP； N 型晶体管 Q3的控制端 ( 栅极 ) 用来接收一 栅极控制电压 VG_BIASN。电阻 RXN耦接于 N 型晶体管 Q3的第二端与电压源 VDD之间。波形修 整器 1311 耦接于 N 型晶体管 Q3的第二端与输出端 ON之间， 用来修整前级停滞时间检测信 号 SDNP的波形， 以据以输出停滞时间检测信号 SDN。波形修整器 131。
34、1 可以一反相器 INVN来 实施。此外， 设于限流电阻 RL及功率开关 Q1、 Q2上的压降可忽略， 则栅极控制电压 VG_BIASN的 大小设计如下式 ： 0041 (VSS+VT3) VG_BIASN VT3+(VSS-VD2).(1) ； 且 0042 VGS3 VT3+(VSS-VD2)-VO ； 其中 VO VSS-VD2； 0043 其中 VT3表示 N 型晶体管 Q3的临界电压 (threshold voltage) ； N 型停滞时间检测 器 131 的运作原理说明如下。 0044 当输出电压 VO未降低至电压 (VSS-VD2) 时， 意即输出电压 VO高于电压 (VSS-。
35、VD2)。此 时 N 型晶体管 Q3的栅极 - 源极电压 VGS3为 VT3+(VSS-VD2)-VO， 由于输出电压 VO未降低至电 压 (VSS-VD2)， 因此此时的栅极 - 源极电压 VGS3并未大于 N 型晶体管 Q3的临界电压 VT3， 而使 得 N 型晶体管 Q3不导通。如此一来， 前级停滞时间检测信号 SDNP通过电阻 RXN， 被电压源 VDD 提升至高电位 VDD； 反相器 INVN将前级停滞时间检测信号 SDNP反相， 以输出代表 关闭 的停 滞时间检测信号 SDN， 且此时的停滞时间检测信号 SDN为低电位。 0045 当输出电压VO降低至电压(VSS-VD2)时， 意。
36、即输出电压VO等于/低于电压(VSS-VD2)， 表示输出级电路 110 处于停滞时间状态 ( 功率开关 Q1与 Q2均为关闭 ) 且电感性负载 L 通 过电压源 VSS放电。此时 N 型晶体管 Q3的栅极 - 源极电压 VGS3为 VT3+(VSS-VD2)-VO， 由于输 出电压 VO降低至电压 (VSS-VD2)， 因此此时的栅极 - 源极电压 VGS3大于 N 型晶体管 Q3的临界 电压VT3， 而使得N型晶体管Q3导通。 如此一来， 前级停滞时间检测信号SDNP通过N型晶体管 Q3拉低至低电位 ； 反相器 INVN将前级停滞时间检测信号 SDNP反相， 以输出代表 开启 的停 滞时间。
37、检测信号 SDN， 且此时的停滞时间检测信号 SDN为高电位， 进而解除输出级电路 110 的 停滞时间状态。也就是说， 本发明的 N 型停滞时间检测器 131 能够检测输出级电路 110 与 电感性负载 L 的状态， 以在输出级电路 110 处于停滞时间状态下且电感性负载 L 通过电压 源 VSS放电时， 及时将输出级电路 110 中的 N 型功率开关 Q2开启， 有效缩短输出级电路 110 的停滞时间， 以提高脉冲宽度 / 频率调制电路 100 的工作效率。 0046 P 型停滞时间检测器 132 包含一 P 型晶体管 Q4、 一电阻 RXP， 以及一波形修整器 1321。P 型晶体管 Q。
38、4的第一端 ( 源极 ) 通过限流电阻 RL， 耦接于输入端 I， 用来接收输出电 压 VO。P 型晶体管 Q4的第二端 ( 漏极 ) 耦接于电阻 RXP， 用来产生前级停滞时间检测信号 SDPP。P 型晶体管 Q4的控制端 ( 栅极 ) 用来接收一栅极控制电压 VG_BIASP。电阻 RXP耦接于 P 型晶体管 Q4的第二端与电压源 VSS之间。波形修整器 1321 耦接于 P 型晶体管 Q4的第二端 与输出端 OP之间， 用来修整前级停滞时间检测信号 SDPP的波形， 以输出停滞时间检测信号 说 明 书 CN 101943730 A CN 101943737 A5/5 页 10 SDP。波。
39、形修整器 1321 可以一反相器 INVP来实施。此外， 设限流电阻 RL及功率开关 Q1、 Q2上 的压降可忽略， 则栅极控制电压 VG_BIASP的大小设计如下式 ： 0047 VDD-VT4 VG_BIASP VDD-VT4+VD1.(2) ； 且 0048 VSG4 VO-(VDD-VT4+VD1) ； 其中 VO VDD+VD1； 0049 其中VT4表示N型晶体管Q4的临界电压 ； N型停滞时间检测器132的运作原理说明 如下。 0050 当输出电压 VO未提升至电压 (VDD+VD1) 时， 此时 P 型晶体管 Q4的源极 - 栅极电压 VSG4为 VO-(VDD-VT4+VD1。
40、)， 由于输出电压 VO未提升至电压 (VDD+VD1)， 因此此时的源极 - 栅极 电压VSG4并未大临界电压VT4， 而使得P型晶体管Q4不导通。 如此一来， 前级停滞时间检测信 号 SDPP通过电阻 RXP， 被电压源 VSS拉低至低电位 VSS； 反相器 INVP将前级停滞时间检测信号 SDPP反相， 以输出代表 关闭 的停滞时间检测信号 SDP， 且此时的停滞时间检测信号 SDP为高 电位。当输出电压 VO提升至电压 (VDD+VD1) 时， 意即输出电压 VO等于 / 高于电压 (VDD+VD1)， 表示输出级电路 110 处于停滞时间状态， 且电感性负载 L 通过电压源 VDD放。
41、电。此时 P 型晶 体管 Q4的源极 - 栅极电压 VSG4为 VO-(VDD-VT4+VDI)， 由于输出电压 VO提升至电压 (VDD+VD1)， 因此此时的源极 - 栅极电压 VSG4大于临界电压 VT4， 而使得 P 型晶体管 Q4导通。如此一来， 前级停滞时间检测信号 SDPP通过 P 型晶体管 Q4拉高至高电位 ； 反相器 INVP将前级停滞时间 检测信号 SDPP反相， 以输出代表 开启 的停滞时间检测信号 SDP， 且此时的停滞时间检测信 号 SDP为低电位， 以将 P 型功率开关 Q1开启， 进而解除输出级电路 110 的停滞时间状态。也 就是说， 本发明的 P 型停滞时间检。
42、测器 132 能够检测输出级电路 110 与电感性负载 L 的状 态， 以在输出级电路 110 处于停滞状态下且电感性负载 L 通过电压源 VDD放电时， 及时将输 出级电路 110 中的 P 型功率开关 Q1开启， 有效缩短其停滞时间， 以提高脉冲宽度 / 频率调 制电路 100 的工作效率。 0051 此外， 在本发明的实施例中所提及的 P 型晶体管 Q4可由 P 通道金属氧化物半导体 导体晶体管所实施 ； N 型晶体管 Q3可由 N 通道金属氧化物半导体导体晶体管所实施。 0052 在本发明所公开的停滞时间检测电路， 虽使用 P 型与 N 型停滞时间检测器， 然而 在实际应用上， 使用者。
43、可根据需求， 仅使用其中一种， 便可有效地检测输出级电路的停滞时 间。请参考图 3 的示意图， 停滞时间检测电路 330 仅包含一 N 型停滞时间检测器 131。相关 操作原理与前述类似， 在此不再赘述。 0053 综上所述， 本发明所提供的停滞时间检测电路， 能够根据输出级电路的输出电压， 来判断输出级电路是否处于停滞状态下并及时将其中的功率开关开启以解除停滞状态， 如 此便可动态地调整输出级电路的停滞时间， 让输出级电路中的功率开关的寄生二极管导通 造成大功率消耗的状况下， 开启输出级电路中的功率开关， 以降低输出信号的失真程度， 同 时提高脉冲宽度 / 频率调制电路的工作效率， 提供给使用者更大的便利性。 0054 以上所述仅为本发明的优选实施例， 凡依本发明权利要求书所做的均等变化与修 饰， 均应属本发明的涵盖范围。 说 明 书 CN 101943730 A CN 101943737 A1/2 页 11 图 1 图 2 说 明 书 附 图 CN 101943730 A CN 101943737 A2/2 页 12 图 3 说 明 书 附 图 CN 101943730 A 。