一般地说，本发明涉及半导体存储器故障诊断的方法和系统，更具体地说，本发明涉及存储器故障诊断和识别用的新颖的概率算法的实现，包括原先存有数据的只读存储器和其中的数据不允许因测试而改变的其他存储器。 含有微处理器或其它可编程器件的数字电路系统，一般包括两种半导体存储器件，即在信息处理正常过程中所存数据可以改变的随机存储器件（RAM）和在处理过程中所含程序和数据保持不变的只读存储器件。在这些一般的存储器件的分类中，还包括存储器件掉电后仍保存原有数据的非易失RAM及所含程序和数据可用电子的、光电的方法加以改变的可编程ROM。
物理故障，可能出现在构成存储器件芯片中的任一部分以及将芯片连接成系统的印刷电路板上，这取决于诸如元件密度，电路布置和制造方法。对这些故障进行检测所必需的测试过程可分为三类，DC参数测试，AC参数测试和功能测试。对每个类别的一个详细描述，当涉及到随机存取存储器的测试时，请注意Jacobson于1985年3月4日申请的美国专利申请S.N.708，749该专利和本发明都转让给同一受让人，故结合在此作为参考。
一个系统中只读存储器电路正确功能地完整的功能验证包括两方面的检验。一是ROM的N个字中每一个都含有初始编程时写入的数据。二是单元的存取次序对读出的值没有影响。测试一个N字的ROM，要存取2N次，因而完全的校验是不可行的。即使顺序验证每个单元（是否）都含有编程写入的数据也是不可能的，如果原始数据无法获得或ROM大的话。
ROM的功能测试被认为比RAM的功能测试更难实现，这是因为ROM中所存数据是预先定好的，就是说，在测试过程中不能够把真正随机的数据模式或很好适应存储器测试的数据模式写入，或者预存数据可能含有对ROM当时的用途而言显得怪异的、可能把故障隐藏起来的“病态”数据。
在目前的实践中，要测试ROM的功能，就将存储其中数据压缩为校验和或循环冗余校验（CRC）字。将ROM的数据计算得到的相似特征进行比较。如果特征相同，那么认定数据相同。
ROM特征对编码ROM数据并不完全有效。尽管在单个比特位置上取值不同的两个ROM总有不同的校验和或CRC特征，可是两个ROM在多个比特位置上取值不同却仍有相同特征的概率至少为2-b，其中b为特征的比特宽度。对大多数校验和该概率值为1/256，而对CRC16特征为1/65536，这是重要的因为ROM存取电路里的一个故障会影响多处数据，增加了有故障ROM电路与原始特征匹配的机会。即便ROM特征不同于原始数据的特征，它也只提供了通过或通不过的指示，而不提供能指出故障类型或来源的诊断信息。因此，ROM电路或其它诸如非易失RAM-其电源恢复时保持原先所存数据，不能被测试数据所取代，否则会改变原先所存数据-的存储器电线的故障诊断不能有效地执行，所以，必须人工检查每一根接至可疑器件的导线是否短路或开路。
因此，本发明的一个目标就是为只读存储器件和系统，以及存有程序或不可改变的数据的其它存储器件和系统提供测试和诊断。
进一步的目标是使用一种没有发现故障时能快速终止的概率算法对存储器件和系统提供测试和诊断。
一个附加的目标是为只读存储器件和系统及其同类提供一种能有效地识别故障类型和来源的检测和诊断方法。
另一目标是提供上述类型的便于通过编程而加以实现的测试和诊断方法。
更进一步的目标是提供ROM及同类存储器的功能测试，并可用之于含有ROM的电路板或直接用之于ROM芯片。
本发明的又一目标是提供一种无需预先知道存储器的内容，或诸如从已知的运转中的存储器中导出特征之类的其它信息便能进行的存储器的功能测试方法。
还有一个目标是为ROM及同类提供一种无需对ROM的外部接线或外部电路进行任何人工探测的功能测试方法。
按照本发明提供的测试ROM及其同类的方法和设备，本发明的上述和其它目标是能够满足的，其中，假定存储器有故障而且通过反例即在ROM数据中搜索反证假定的模式。这样，本发明的方法通过在存储器内选址不同的存储单元，来确定如存储器失效便不成立的不同存储器单元存放数据间的关系，并以这些关系的不存在来识别特定的故障。
会将好的存储器误诊为有故障的病态条件，例如，存储器存放的数据模式（例如，在存储器的“空”区存放的全“1”或全0）可以事先加以确定，并用数据屏蔽方法修改检索从而排除在考虑之外。
按照本发明较特别的方面可诊断和识别特定的故障，即数据线或地址线卡死和粘连。这样，测试数据线是否卡死的方法是将存储器中存放的每个字的第i位依次与存储器存放的其它字的第i位进行比较。当其中一次比较指出两个不同的字的相应的第i位有不同的逻辑状态，即可确定第i条数据线未被固死。换言之，假定所有数据线均被固死，当测试时出现反例，识别出数据线能够取不同逻辑状态例如，“1”和“0”时，假定便不成立。
测试数据线是否粘连的方法是将存储器中存放的某一数据字的第i位依次与同一字余下的j位进行比较。当其中一次比较指出第i位和第j位有不同逻辑状态时，即可确定第i和第j数据线并未粘连。相应地，先假定所有数据线都粘连在一起，当测试时出现反例，识别出一对数据可能具有相互不同的逻辑状态时，该假定便不成立。
测试地址线是否卡死的方法是，用第一个地址访问存储器，得到第一个数据字，将第i地址位取反得到一个第二地址，访问存贮器得到一个第二数据字，当第一和第二数据字有不同的值时，即可确定第i地址线未被卡死。这样，首先假定所有地址线都卡死，当有反例表明改变地址线上的一个地址位（一次改变一个）能访问存储器的不同存储单元时，那么假定便不成立。
测试地址线是否粘连的方法是，将地址线中任意两根不同的线（ai，aj）设置为不同逻辑值（0，1）以形成地址A01，然后，将上述地址线设置相反的状态为（1，0），以形成第二地址A10。比较在存储器中地址A01和A10处读取到的第一和第二数据字，如果这两个字取值不同，就确定地址线（ai，aj）没有粘连。换言之，先假定所有地址线都粘连在一起，那么，当有反例表明各对地址线均能够得到可改变的相互不同的逻辑值时，假定便不成立。
因为测试是以反例的检测为基础的，无论是哪一种故障方式的测试，一旦发现第一个反例，便告结束。相应地，尽管是概率的测试方法，每次测试的长度，通常还是短的。
实现该测试的设备，较为可取的是由基于微处理器并以上述方式编程操作的电路系统组成的。
通过下面详细的叙述，本发明还有一些别的目标和优点对那些在该领域资深人员会变得十分清楚，其中仅仅展示并叙述了本发明的最佳实施方案，并简单地采用执行本发明斟酌过的最好方式的说明方法。以后大家会理解到本发明还可以有其它不同的实施方案，它的许多细节在各种显著方面都是可以修改的，而所有这些都没有离开本发明。因此，就性质而言，附图和叙述应被看作是演示性的而非限制性的。
图1是按照本发明原理提供的ROM用的板上测试设备的透视图。
图2是用最佳的实施方案，实现本发明的基于微处理器的电路系统的电路方框图。
图3（a）-（d）是用来说明按照本发明进行测试的ROM的不同故障方式的示意图。
图4说明本发明基本方法的流程图。
图5（a）-（d）分别是用于测试卡死和粘连数据线及卡死和粘连地址线的编程流程图。
图6是用于解释数据线粘连测试的示意图。
图7是用于解释地址线粘连测试的示意图。
参考图1，按照本发明测试只读存储器和同类系统用的设备，最好是由一台可以通过手动开关面板控制的控制计算机10组成，如图所示，通过编程从电缆12将指令传输到接口箱14。接口箱14模仿通向电路板18上被测ROM电路的一个总线接口，并提供访问ROM用的寻址控制信号，并从中取回数据字，将数据字返回并由计算机10分析。箱14通过带状电缆20和带有与所测ROM电路对应结构的连接夹与ROM电路16相连接。
图1所示系统的电路体系结构由装在控制计算机10中的微处理器24（见图2）组成，而微处理器本身则由装有执行下文所述功能固件的程序ROM26所控制，体系结构中还包括用于存放从被测ROM16中读出的数据模式的数据模式随机存取存储器（RAM）28。装在接口箱14中的数据和地址寄存器30、32分别存放从ROM16里读取的数据和送往ROM16的地址，状态指示器件34指出何时测试结束。
更具体地，ROM26中存放的程序指引微处理器24将地址写到地址锁存器或寄存器32。锁存器32的地址信号则连接到含有被测ROM16的电路板18，通过边缘连接器36，或通过图1所示的夹头22，从ROM16读出的数据被传送到数据模式存储器28。控制程序将得到的地址序列送到被测ROM26，并负责分析返回的数据值。如果愿意，微处理器26也可通过执行在控制程序ROM26中下文所述的相同功能来编程验证它自己的ROM26无错。
在ROM系统中可能出现的故障型包括划分为“内部的”与“外部的”故障。内部故障定义为在ROM芯片自身中故障，例如内部数据线;外部故障是存取芯片的电路中的故障，例如地址线。无论何种故障，例如地址线。无论何种故障，按照本发明的测试要分析ROM中数据是否存在ROM有故障不可能存在的关系，以证明ROM功能正确。如对某种故障的假设找不到反例，那就认为该ROM含有一个所假定类型的故障。
尽管用本发明的原理可以测试多种故障类型，但按本发明最好实施方案的故障测试的具体类型是数据线卡死，地址线粘连，地址线卡死和地址线粘连。卡死的数据线如图3（a）所示就是在ROM的电路中，存取数据存储单元（每位一条线）用的（数据）线被永久地卡死在高电平（逻辑1）或电平（逻辑0）或开路，这样从ROM“看来”，它们似被卡死在一种逻辑状态下。因此，卡死的数据线的逻辑状态不能改变，所以由数据线得到的逻辑状态与所选单元内对应数据位无关。粘连数据线，如图3（b）所示，数据被粘连在一起，所以它们不能取不同的逻辑状态而与所访问数据字的位内无关。所以，图中粘连在一起的两条数据线能够有状态（0，0）或（1，1），但不会有（0，1）或（1，0）。固死地址线，如图3（C）所示，被卡死在逻辑1或逻辑0或开路上，从而使ROM的那些区域不能被访问，例如数据被无意屏蔽。在所示例子中，最高位地址线an约束为地，（逻辑0）而最低位地址线a1约束为正电源（逻辑1）。ROM中必须用地址0，a2，a3……an或a1，a2、a3……1或其中一个组合进行寻址的单元，其数据是不能存取的。
粘连地址线，如图3（d）所示，就象是对ROM作了无意的屏蔽，妨碍了要求粘连的地址线取不同值的数据被访问。这样，如例所示，地址为a1，a2，a3……1，0，an，a1，a2，a3……0，1，an的ROM存贮单元，由于地址线An-1和An-2不能被驱动为相反的状态，所以不能被存取。图3（a）-（d）所示的故障方式的形态，下文还将联系本发明最好实施方案更详细地考虑。
参考图4的流程图，概念性地说明了按照本发明实现的、ROM及同类系统故障检测与诊断的方法，首先假设ROM或其同类的所有数据线和地址线都既卡死又粘连（步骤100），读取存储器的内容来确定是否存在关于现有假设（步骤102和104）的反例就是说，检查有没有发现如果存储器发生了所假定的故障类型时不可能出现的状态。每个地址线和数据线对假设的每个故障方式都进行检查，得到的反例均予以存贮、积累，检查确定是否所有线路均无故障。当发现一个反例时，相关故障和涉及线路便被取消进一步测试资格，测试递增到对其它线路和故障方式的测试（步骤108），使存贮器内容在下一个程序确定的条件集下重新被访问。
另一方面，如在第104步没发现反例，就确定了对所有数据和地址线有无完成某特定的故障方式，程序进行到步骤112滤去会引起病态结果的条件，例如，存储器的内容会测试出故障但其中已知这些存储器功能正确。如没有病态条件，在步骤114处识别具体故障方式（1）-（4），否则步骤114旁路过去。
在步骤116确定所有故障方式是否已测过。如果是，那么，测试结束（步骤118）激活测试结束显示指示器，否则程序循环回到步骤102。
最为重要的，是按照本发明图4所叙的方法是迅速的，尽管执行每种测试的运行时间是概率的。如果ROM用侥幸的值编程，测试可能在只读了少许几个ROM单元后就终止。这是因为一旦找到一种故障方式的第一个反证，这条线或这对线路就不必再对该故障方式进行测试了。执行读操作的具体次数取决于编程写到ROM的数据。
实际上，ROM中所含数据是任意而不是随机的。如ROM内容真正是随机的，那么，某字D的数据位I处于一个特定状态的概率为0.5，而且任何数据位状态与其它所有数据位无关。实际上，不仅在典型ROM中存放的特定字以较大概率出现，而且连续单元中的数据也有些关联。这样，如果假定某些特定字以高于其它数据字的频率出现，如同指令ROM、ASC11数据等，那么，数据位i为1的概率为Pi，而为0的概率为（1-Pi）。
ROM中连续单元的相关性可用随机检查ROM的方法来克服，但实际上，按照本发明的一个特点，试探的是那些，以2的某次幂在一个数据位上不同的那些存储器存储单元。列出了病态条件，已知一个在这些ROM典型用法中不会出现的病态ROM内容中的一个非正式变量。
现参考图5（a）-（d）的流程图，描述具体测试。
首先参照图5（a），如步骤120所示诊断和识别数据线卡死的程序将两变量H和L初始为全1，这个初始化表示，假定所有数据线固定为高（H）、而所有数据线固定为低（L），当然，物理上这是不可能有的情形。ROM的下一个存储单元被访问（步骤122），其中的数据被读出（步骤124）。变量H的内容（现为全1）和所访问的存储单元内容相逻辑与，其结果取代H的初始值。类似地，变量L的值（初始全1）和D内容的反码相逻辑与，结果取代L值。（步骤126）字D中所有零位表示为低的线，故而不能被卡死在高电平。类似地，每个零位确实表示假设所有数据线为高的一个反例。若D字中所有位为零，并累计在变量D中，则导出所有数据线都没有被卡死在高电平。
类似的，D的反码中的O位表示数据线为高。这些位是全部地址线被卡死在低电平假设的一个反例。当反码D中0位检测出的每一个反例，被累积在变量L中，因此当反码中所有位均为0时，便可得出结论，任何一根数据线均不被卡死在高电平。
当H和L的所有位均为0时（步骤128）那么所有数据线均被认为既不卡死在高电平也不卡死在低电平。进而“通过”本测试就是说，H＝0及L＝0（步骤骤128）一成立，数据线都没卡死在高或低电平。如果所有地址均已测试（步骤130）而且某些线标志为被卡死在高电平或低电平，那么所做测试已“失败”。
尽管从统计上讲，在所有数据线定为未被卡死之前，已测试相当大量的地址数是有可能的，但更希望一旦测试的数据线未卡死就中止每一条数据线测试，当确定所有数据线均未卡死就中止所有数据线测试。这样，对无故障ROM，因为运行到在每个数据位上找到一个1或0，故而测试很快终止。这便是测试概率特性的一个结果。
实际上测试中，以至只读了两个ROM单元后就能终止，如果所试探的第二个单元含有第一个所读数据的反码。
影响其它数据位的故障不影响某数据线i卡死的测试，这样，当出现其它卡死或粘连数据位，就找到一个卡死数据位。数学上可以证明，对ROM中存放的随机数据，在八次试探后测试终止占99%强。
现参见图5（b）的流程图详细描述粘连数据线的测试，但首先提一下说明数据字0，1，2…i…j…（W-1）的图6，在数据字T的阵列内，图5（b）流程图内所用术语如下。T〔1〕内容指出一数据位是否与其直接邻近位粘连;T〔K〕指出一数据位是否与相隔K位的数据粘连。例如，T〔1〕和T〔2〕，将数据字分别移1位和2位，示如图6。
图5（b）中步骤132把所有T〔K〕都初始化为全1，从而表示假定所有位均与它们所有相邻位粘连。可任意地在一单元选址数据字T〔K〕，读出其中内容，（步骤134），对1≤K≤（W-1），如T〔K〕i为0，那么就得知di位与其它位均不粘连。这样，T〔K〕字的逻辑或在一起便可发现数据位是否与其他某些位粘连。对ROM中每个被试探的单元D（A），用T（K）和D与操作，和自身异或再移K位。（步骤136）当T〔K〕为全0（步骤138）或当ROM完全被检察时，测试便终止（步骤140）。
如已知ROM含有病态数据，就对测试作修改以去除某些数据位的考虑。对其内容病态的每一数据位，用一个位集提供数据字宽度的屏蔽。
在该位发现的故障条件不被报告。如果b数据位含有病态内容，b-1个数据位必须除外。该屏蔽可以与用来指示固定数据位测试病态状况的屏蔽相结合。
地址线卡死的测试是基于这样的性质，如果某地址位被卡死，就不能有效地对ROM选址。这样，如果地址位Ai被卡死，单元D（A）和D（A＾2i）有相同值，其中符号“＾”表示异或操作，即D（A＾2i）为D（A）在其第i位取反的结果，如果D（A）和D（A＾2i）不同，那么ai不可能被卡死。因为一个ROM电路可访问好几个ROM来形成一个数据字，故而有必要对访问的每个数据位保持分别的记录以保证测试到电路中所有ROM。按照本发明，测试使用一个“w”元素阵列T，其中如果数据字的第j位，ai仍被卡死，则T〔i〕j为1。T的每一元素初始时均为1。（图5（）的步骤142），对试探的每一个地址A（步骤144），开始于该地址的第1位（步骤146），将Ti〔i〕和D（A）的反码相与，再和D（A 2i）相异或，送到T〔i〕中，再进行另一地址仅一位不同的单元。（步骤148-154）异或函数检测所访问的两个字内容上的差异，0指出数据线不能卡死或在T累计，直至要么确定所有地址位均未卡死（步骤156）要么测试完所有地址。（步骤158）。
如果ROM内容以这样方式重复，即对某ai，D（A）和D（A＾2i）内容总是相同，那么就出现病态条件。当然这是不大可能的。
有数据线卡死时，地址线总显得象是某些数据位被卡死。所以一条卡死的数据线的出现，屏蔽了该数据位的一个卡死的地址线的出现。
按照图5（d）（1）和5（d）（2）。检测粘连的地址线。该测试基于这样一种假定，两条地址线Ai和Aj将一ROM划分为对应于ai和aj四个可能状态（0，0），（0，1）（1，0）和（1，1）的四个区域。如果ai和aj粘连一起，它们就不能被驱动成相反的状态。换言之，如果在ai上出现1，aj上出现0，就可从ROM中读出某不确定的值，而该值对ai和aj都是相同的。这种情形如图7（a）所示，其中粘连的地址线对将存储器划分为区域0，1，2和3。因为地址线对粘连，区域1和2包含相同数据，如图7（b）箭头所示。这样，区域1、2中的一个被无意屏蔽起来。ai和aj的值是否可解释为1或0并不重要。重要的是ai和aj的（0，1）和（1，0）状态是不可能存在的。从而，对某基本地址A，如果A01是设置A中ai为0，aj为1得到的地址，那么如D（A01）不同于D（A10）和某数据位，ai和aj就不可能在该数据位粘连。
按照图5（d）（1）和5（d）（2）的流程图、方阵T记录粘连的地址线。如ai和aj可在数据位K粘连则T〔i，j〕k为1，根据假设，T初始设置为全1，表示所有地址线束均与所有其它地址线粘连。对每个试探地址A，起始于基本地址BA，（步骤162）。测试基本地址来确定它是否含有不粘连的地址线（步骤164），按照图5（d）（2）步骤166-180的算法将T〔i，j〕设置为T〔i，j〕和〔D（A01）＾D（A10）〕之反码的与。当T〔i，j〕为0，ai不与aj粘连;对i+1≤j≤n，T〔i，j〕为0表示ai不与任何其它地址位粘连，据此，T字所有或操作（步骤178）的结果给出了不与任何其它位粘连的地址位。当确定所有地址线不粘连（步骤182）或已测试所有地址则终止测试。（步骤184）
根据ROM电路与测试点间的其它地址位，有可能某些地址位被反相，这在使用缓冲方式的地址位是典型的。出现这种情形，测试也要验证ai和aj的（00）和（11）状态。由于测试实际使用的T部分仅仅是右三角部分，如图7（c）所示，可将下三角部部分用于非反相条件。
附录I给出了用TL/1程序设计语言编写的执行反相的程序设计。
在本公开中，所展示和叙述的只是本发明最好的实施方案，此外，如前所述，不难理解，本发明能以其它各种组合和环境下使用，并能在本文所述的发明概念范围内改动或修改。