半导体器件中通孔或接触孔短路检测结构 【技术领域】
本发明涉及一种半导体器件的检测结构，尤其是一种半导体器件中通孔或接触孔短路检测结构。
背景技术
现在，半导体芯片地结构都是在硅衬底上制作各种器件，然后通过器件上面的金属层的连线将器件相互连接，从而形成各种不同结构的电路。而半导体芯片中，通过通孔或接触孔用来实现将器件与金属层的连线连接起来，并将器件的端点或者金属层上特定的电路节点引出，从而能够与芯片以外的电路相连接。但是，由于半导体芯片工艺越来越复杂，在半导体制作过程中，可能会因为各种各样的因素，诸如层间膜CMP(化学机械抛光)，钨CMP，光刻干涉效应，颗粒，膜陷落等造成钨残留而引起短路，最终导致良率下降。
针对上述问题，现有技术中没有针对通孔和接触孔短路的专门电性能测试结构，在线也只能靠在线外观检查(KLA)，失效时只能通过电特性失效分析才能确认。
【发明内容】
本发明所要解决的技术问题是提供一种半导体器件中通孔或接触孔短路检测结构，能够方便的检测出由于各种原因而造成的通孔或接触孔的短路，从而能够及时对工艺进行调整，保证产品的合格率。
为解决上述技术问题，本发明半导体器件中通孔或接触孔短路检测结构的技术方案是，在设置有规则排列的通孔或者接触孔的层间膜上面的金属层上设置两组相邻的金属连线，所述两组金属连线在正常状态下相互不导通，所述两组金属连线由其各自的通孔引出。
本发明通过上述结构，能够方便的检测出由于各种原因而造成的通孔或接触孔的短路，从而能够及时对工艺进行调整，保证产品的合格率。
【附图说明】
下面结合附图和实施例对本发明作进一步详细的说明：
图1和图2为本发明半导体器件中通孔或接触孔短路检测结构实施例的断面示意图；
图3、图4和图5为本发明半导体器件中通孔或接触孔短路检测结构实施例的俯视图。
图中附图标记为，1.硅衬底；2.器件层；3.层间膜；4.通孔或接触孔；5.金属连线；6.钨；7.下层通孔或接触孔的层间膜；8.引出通孔。
【具体实施方式】
本发明提供了一种半导体器件中通孔或接触孔短路检测结构，如图1和图2所示，在设置有规则排列的通孔或者接触孔的层间膜上面的金属层上设置两组相邻的金属连线，所述两组金属连线在正常状态下相互不导通，所述两组金属连线由其各自的通孔引出。
为了节省芯片面积，本发明半导体器件中通孔或接触孔短路检测结构设置于芯片的划片槽内。
如图1所示，硅衬底1上制备有各种器件而形成器件层2，器件层上设置有层间膜3，层间膜3上面可以设置金属层，将器件层的器件按照特定的电路导通。通孔4设置在层间膜3上，将层间膜3下的器件层与层间膜上的金属层导通。金属层上设置有所述金属连线5。正常情况下，相邻的金属连线5之间是不导通的，但是当由于层间膜CMP(化学机械抛光)，钨CMP，光刻干涉效应，颗粒，膜陷落等造成钨6残留而引起短路时，两个金属连线5就会导通，借此就可以检测出接触孔的短路。
有的半导体芯片会设置有多个金属层，本发明半导体器件中通孔或接触孔短路检测结构还可以设置在多个金属层之间。如图2所示，由于金属层不在划片槽的位置生长，因此在下层通孔的层间膜7上会直接生长上一层通孔的层间膜3，层间膜3上设置有通孔或者接触孔4，层间膜3上面的金属层设置有金属连线5。正常情况下，相邻的金属连线5之间是不导通的，但是当由于层间膜CMP(化学机械抛光)，钨CMP，光刻干涉效应，颗粒，膜陷落等造成钨6残留而引起短路时，两个金属连线5就会导通，借此就可以检测出接触孔的短路。
如图3和图4所示，所述金属连线为叉状结构，同一行的通孔或接触孔4连接同一条金属连线5，相邻行的通孔或接触孔分别连接不同的金属连线，通孔8将金属连线5引出，以进行检测。所述叉状结构可以设置为Y方向，如图3所示，也可以设置为X方向，如图4所示。
如图5所示，所述金属连线还可以为螺旋结构，所述通孔或接触孔4都与其中一条金属连线5相连接，通孔8将金属连线5引出。
以图3或图4所示的结构为例，在最终的电特性测试中进行监控叉状结构的漏电流，漏电流大于1nA，而该层金属连线短路结构以及金属连线90％缩小的设计规则短路结构正常，则可以判定为该层通孔或接触孔存在短路，可能有钨残留。
综上所述，本发明通过上述结构，能够方便的检测出由于各种原因而造成的通孔或接触孔的短路，从而能够及时对工艺进行调整，保证产品的合格率。