本发明涉及一种计数器电路，特别涉及一个产生与模拟输入电压相对应的量化电压的电路，该电路具有当所产生的数值是满量程计数时，给出一个零计数;而当所产生的数值是零计数时，给出一个满量程计数的功能。 随着微处理技术的提高，计算机科学中的数字技术不断发展，但投资在仪器上的资金也不断地增加。这里，模拟技术正被引起注意，出现了对模拟或多数值计数器（maltivalued counter）的需求。
在多数值（maltivaluing）模拟数据中，需要量化技术。通常，使用由串联电阻所组成的分压器电路被用在多数值的测量中。但是，存在很多问题，由于存在恒定电流，电能的消耗量很大。并且当参考电压改变时，输出的电压容易波动。
据发明者所知，还没有一个实际的多数值计数器。
本发明用以解决常规问题，提供一个计数器电路来实现在多数值计数器中，把满量程计数转换为零计数和把零计数转换为满量程数的功能。
依照本发明作为增量计数器的电路有很多带分段门限地门限电路。最高门限的门限电路的输出被用作其它门限电路的关断信号。
依照本发明作为减量计数器的电路有很多最低门限到最高门限的门限电路。最低门限的门限电路的输出被用作其它门限电路的接通信号。
图1是一个电路框图，给出了涉及本发明的增量电路的第一个实施例。
图2给出了实施例的输入和输出特性的示意图。
图3是一个电路框图，给出了本发明的第二个实施例。
图4是一个电路框图，给出了涉及本发明的减量电路的实施例。
图5给出了图4中所示的实施例的输入和输出特征示意图。
下文中将参考所附各图叙依照本发明的计数器电路的实施例。
图1中，一个增量电路有多个门限电路TH1到TH8（图1给出了8个门限电路），它们分别具有从最低门限到到最高门限。
TH1至TH7的每个门限电路的输出都被分别连接到开关装置G1到G7。G1到G7这些开关装置的输出通过耦合电容组CC1被结合在一起。具有最高门限的门限电路TH8的输出与所有的开关电路连在一起，当TH8的输出变为高电平时，所有的电路都被关闭。
G1到G7的每个开关电路都进行从TH1到TH7的相应门限电路的THi和反向输出和TH8的输出的“与”（AND）逻辑运算。当THi和TH8的输出由O（THi）和O（TH8）表示时，则上述的“与”逻辑运算为 O（THi）×O（TH8）。因此G1到G7被TH8控制成或“开”或“关”。
耦合电容组CC1是由多个并行的电容Cs所组成。当开关G1到G7的输出电压被定义为V1到V7时，则CC1给出一个由公式1所示的输出电压：
7
∑vi/8 （1）
i＝1
耦合电容组CC1还包括一个附加电容，用以与Vd连接，Vd等效于门限电路G1到G7输出，所以CC1将8个电压加在一起。
门限电路TH1到TH8分别产生与高于门限电压值Vt1到Vt8的输入电压相对应的输出电压。与输出电压相对应，CC1产生如下输出。
输入电压 输出电压
Vin＜Vt1 Vd/8
Vt1≤Vin＜Vt2 Vd/4
Vt2≤Vin＜Vt3 3Vd/8
Vt3≤Vin＜Vt4 Vd/2
Vt4≤Vin＜Vt5 5Vd/8
Vt5≤Vin＜Vt6 3Vd/4
Vt6≤Vin＜Vt7 7Vd/8
Vt7≤Vin＜Vt8 Vd
当Vin大于或等于Vt8时，G1到G7都被TH8的输出打开，于是CC1的输出又再一次变为Vd/8。也就是，当Vt8小于Vin时，得到Vd/8。
因此，把满量程计数值转换为零量程计数值的功能得以实现，并且可以以类似于常规数字计数器的方法来处理。当小于满计数值时，通过在耦合电容组CC1的附加压压Vd，计数值被增加“1”。加“1”功能得以实现。这种功能适用于输入数据增加以后，用以输出数据。图2通过图形示出了上述特征。下面门限电路TH1将作为代表性地被描述，TH1到TH8的门限电路都是类似地构成的。
TH1由电容耦合组CC21-它由C11到C14并联和一个反向器INV1（在它的栅极上接收电容耦合组的输出）组成。当耦合电容组CC21的输出大于INV1的门限时，INV1产生一个低电平输出。该低电平电压输出到G1。电容C11到C13被分别连接到输入电压Vin，补偿电压（offset）Voff和偏置电压Vb上。电容C4接地。因此，耦合电容组CC21的输出由公式2给出。
4
（C11Vin+C12Voff+C13Vb）/∑C1i （2）
i＝1
当TH1的一个特定门限电压是Veth时，Vt1和Veth之间的关系由公式（3）给出。
4
（CllVt1+C12Voff+C13Vb）/∑C1i＝Veth （3）
i＝1
4
∴Vt1＝Veth∑C1i-C12Voff-C13Vb
i＝1
Vt1由Voff和Vb确定，它们被一起输入到TH2到TH8上。最低输出电平由Voff确定，而门限值Vt1则由C13和Vb的关系确定。
TH2到TH8中，可进行如下的类似的门限调整：
4
Vt2＝Veth∑2i-C22Voff-C23Vb
i＝1
4
Vt3＝Veth∑3i-C32Voff-C33Vb
i＝1
4 （4）
Vt4＝Veth∑4i-C42Voff-C43Vb
i＝1
4
Vt5＝Veth∑5i-C52Voff-C53Vb
i＝1
4
Vt6＝Veth∑6i-C62Voff-C63Vb
i＝1
4
Vt7＝Veth∑7i-C72Voff-C73Vb
i＝1
4
Vt8＝Veth∑8i-C82Voff-C83Vb
i＝1
更进一步地，作为全部输出的耦合电容组CC1的输出被连接到电压跟随器电路VF，该VF由nMOS和pMOS组成。VF以与输出边负载无关的高稳定度给出一个与CC1的输出相等的输出电压。
在作上述取门限处理或量化处理中，由于不产生稳定的电流，所以只消耗一点点电功率。
图3给出了本发明的第二个实施例。第一实施例中输入到CC1的电压Vd被去掉。TH8的输出被用以代替Vd。在打开G1到G7之前，TH8输出Vd，产生与Vd同样的结果。接着G1到G7被夹断，TH8就成为总输出O〔V〕因为它具有输出O〔V〕。
下文将描述作为减数电路的计数器电路的另一个实施例。
图4由从TH1′到TH9′的多个门限电路组成。（图4中画出了9个门限电路）。TH1′到TH7′分别具有门限值Vt′1到Vt′7，它们一个随着一个逐步减小。TH8′的门限Vt8′与TH7′的门限值Vt7′相等。而TH9′具有最低的门限Vt19（例如，O〔V〕），它低于Vt7′。
门限电路Vt9′的输出被输入到反向器INV10′，INV10′的输出和TH1′到TH7′的输出被一起输入到耦合电容组CC1′。这些输出电压被定义为V1′到V7′以及Vin′，CC1′的每个电容被定义为C′，那么CC1′的输出V0′由公式（5）给出。
7
Vo'＝Vinv'/8+∑vi'/8 （5）
i'＝1
TH8′的输出被输入到INV10′的栅极上，因此，当TH8′产生一个低电平输出时（例如O〔V〕），INV10′导通。INV10′的输出被输入到TH1′到TH7′的补偿端，因此，当INV10′输出一个高电平，TH1′到TH7′无条件地产生高电平输出。
公共输入电压Vin′被输入到TH1′到TH9′。当Vin′大于或等于Vt9′时，由于INV10′的高电平输出，TH1′到TH7′也产生高电平输出。那么CC′的输出变为最大值，即Vo′＝Vd′，这种由零计数到满计数的转换与数字计数器的循环计数相似。
当Vin′大于或等于TH7′和TH8′的门限电压Vt7′或Vt8′时（Vt7′＝Vt8′），INV10′输出变为低电平。TH7′的补偿输入端的输入电压为低电平。同样，TH7′的输出和CC1′的输出也变为低电平（比如为O〔V〕）。这就是计数值由“1”到“0”的转换。
当Vin′大于或等于Vt6′时，输入到TH6′的补偿电压变为低电平。由于输入电压恰好只使TH6′产生高电平输出。CC1′的输出变为Vd′/8，这就是由“2”到“1”的转换。
下文中，将描述门限电路TH′。门限电路TH1′到TH9′是以相似的方式构成的。TH′由耦合电容CC1′-C11′到C14′并联组成，反向器INV11′-在其栅极接收耦合电容的输出，以及反向器INV12′-它接收反向器INV11′的输出等三个元件构成。当耦合电容C21′的输出大于INV11′的门限值时，INV12′产生一个高电平输出Vd′。
电容C11′和C13′分别与TH1′到TH9′的公共输入电压Vin′和公共补偿电压Voff′相连，电容C12′与INV10′的输出电压Vinv′相连。电容V14′接地。因此，耦合电容组CC21′的输出由公式（6）给出。
4
（C11'Vin'+C12'Vinv'+C13'Vb'）/∑C1'i' （6）
i'＝1
当INV11′的一个特定门限电压为Veth′时，Vt1′和Veth′之间的关系由公式（7）给出。
4
（C11'Vt1'+C12'Vinv'+C12'Vb'）/∑C1'i'＝Veth' （7）
i'＝1
4
∴Vt1'＝Veth'∑C1'i'-C12'Vinv'-C13'Vb'
i'＝1
Vtl′是由Vinv′和Vb′决定的，而门限Vt1′被C13′和Vb′之间的关系所控制。
TH2′到TH8′中，按下面的公式（8）进行类似的门限值调整。
4
Vt2'＝Veth'∑C2'i'-C22'Vinv'-C23'Vb'
i'＝1
4
Vt3'＝Veth'∑C3'i'-C32'Vinv'-C33'Vb'
i'＝1
4
Vt4'＝Veth'∑C4'i'-C42'Vinv'-C43'Vb'
i'＝1 （8）
4
Vt5'＝Veth'∑C5'i'-C52'Vinv'-C53'Vb'
i'＝1
4
Vt6'＝Veth'∑C6'i'-C62'Vinv'-C63'Vb'
i'＝1
4
Vt7'＝Veth'∑C7'i'-C72'Vinv'-C73'Vb'
i'＝1
4
Vt8'＝Veth'∑C8'i'-C82'Vinv'-C83'Vb'
i'＝1
4
Vt9'＝Veth'∑C9'i'-C92'Vinv'-C93'Vb'
i'＝1
在输入电压Vin-它的门限值分别大于Vt1′到Vt9′的作用下，门限电路TH1′到TH9′产生相应的输出。对应于输入电压Vin的变化，CC1′产生下面的输出。
输入电压 输出电压
Vin'＜Vt9' 0'
Vt9'≤Vin'＜Vt8' Vd'
Vt8'≤Vin'＜Vt7' Vd/8'
Vt7'≤Vin'＜Vt6' Vd/4'
Vt6'≤Vin'＜Vt5' 3Vd/8'
Vt5'≤Vin'＜Vt4' Vd/2'
Vt4'≤Vin'＜Vt3' 5Vd/8'
Vt2'≤Vin'＜Vt1' 6Vd/8'
Vt1'≤Vin' 7Vd/8'
因此，把零计数值转换为满计数值的功能得以实现，并且可以以类似于常规数字计数器的方法来处理任何数值。当一个计数值大于“1”时，计数值减“1”。减“1”功能得以实现。这种功能适用于在减小输入数据之后输出数据。图5通过图形示出上述特点。
更进一步地，作为全部输出的耦合电容组CC1′的输出被连接到电压跟随器电路VF′，这个VF′电路由nMOS和pMOS组成。VF′以与输出边负载无关的高稳定度给出一个与CC1′的输出相等的输出电压。
在作上述取门限处理或量化处理中，由于不产生稳定电流，所以只消耗一点点电功率。对应于门限调整引起的C13′到C93′的变化，CC21′到CC29′中的接地电容C14′到C94′使公式（9）保持为常量。这样很容易实现门限的调整。
4
∑Ci'j'（j' 从1到9） （9）
j'＝1
按照本发明的作为增量电路和减量电路的计数器电路具有多个带分段门限的门限电路。最高门限的门限电路的输出被用作其它门限电路的关断信号，因此，在多数值计数器中，可以实现把满量程计数转换为零计数和把零计数转换为满量程计数的功能。