移位寄存器单元、栅极驱动电路、显示装置及驱动方法.pdf

《移位寄存器单元、栅极驱动电路、显示装置及驱动方法.pdf》由会员分享，可在线阅读，更多相关《移位寄存器单元、栅极驱动电路、显示装置及驱动方法.pdf（16页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103996370 A (43)申请公布日 2014.08.20 C N 1 0 3 9 9 6 3 7 0 A (21)申请号 201410240345.4 (22)申请日 2014.05.30 G09G 3/20(2006.01) G11C 19/28(2006.01) G06F 3/044(2006.01) (71)申请人京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路10号 申请人成都京东方光电科技有限公司 (72)发明人龙跃 黄炜贇 王杨 (74)专利代理机构北京路浩知识产权代理有限 公司 11002 代理人李迪 (54) 发明名称 移位。

2、寄存器单元、栅极驱动电路、显示装置及 驱动方法 (57) 摘要 本发明提供了一种移位寄存器单元、栅极驱 动电路、显示装置及驱动方法，所述移位寄存器单 元包括输入模块、复位模块、上拉模块、下拉控制 模块、下拉模块；所述下拉模块包括用于受控导 通第一节点与第一低电平电压线之间的第十开关 元件和关断增强单元，所述关断增强单元用于在 所述第十开关元件处于断开状态时阻断第十开关 元件的一端与第一低电平电压线的连接。本发明 通过增设的关断增强单元，增强了会发生漏电的 开关元件的关断作用，大大减小PU点的漏电，从 而解决了触控扫描会造成显示暗线的问题。 (51)Int.Cl. 权利要求书2页 说明书9页 附。

3、图4页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书9页 附图4页 (10)申请公布号 CN 103996370 A CN 103996370 A 1/2页 2 1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括： 输入模块，用于在输入端所接信号的控制下导通第一节点与第一电压信号线的连接， 所述第一节点为输入模块与上拉模块的连接点； 复位模块，用于在复位端所接信号的控制下导通第一节点与第二电压信号线的连接； 上拉模块，位于第一节点与输出端之间，用于在第一节点处电压的控制下导通第一时 钟信号线与输出端的连接； 下拉控制模块，用于根据第一节点处的电位控。

4、制第二节点处的电位，所述第二节点为 下拉控制模块与下拉模块的连接点； 下拉模块，用于根据第二节点的电位下拉第一节点处的电压以及输出端处的电压； 所述下拉模块包括用于受控导通第一节点与第一低电平电压线之间的第十开关元 件； 所述下拉模块还包括关断增强单元，用于在所述第十开关元件处于断开状态时阻断所 述第十开关元件的一端与所述第一低电平电压线的连接。 2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一开关 元件，其第一端与所述第一电压信号线相连，第二端与所述第一节点相连，控制端与输入端 相连。 3.根据权利要求1所述的栅极驱动电路，其特征在于，所述复位模块包括第二开关元 件，。

5、其第一端与所述第一节点相连，第二端与所述第二电压信号线相连，控制端与复位端相 连。 4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括第三开关 元件和电容，其中： 所述第三开关元件的第一端与第一时钟信号线相连，第二端与输出端相连，控制端与 所述第一节点相连； 所述电容的两端分别与所述第一节点及输出端相连。 5.根据权利要求1所述的移位寄存器单元，其特征在于，所述栅极驱动电路还包括初 始化模块，所述初始化模块包括第七开关元件，其第一端与第一低电平电压线相连，第二端 与输出端相连，控制端与第三电压信号线相连。 6.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包。

6、括： 第五开关元件，其第二端与第二节点相连，控制端与第八开关元件的第一端、第九开关 元件的第二端相连； 第六开关元件，其第一端与第二节点相连，第二端与第二低电平电压线相连，控制端与 第一节点相连； 第八开关元件，其第二端与第一低电平电压线相连，控制端与第一节点相连； 第九开关元件，其第一端与控制端相连； 其中，所述第二低电平电压线上的电压小于所述第一低电平电压线上的电压。 7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第五开关元件及第九开 关元件的第一端都与高电平电压线相连。 8.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括： 第十开关元件，其第一端与第一节点相连。

7、，控制端与第二节点相连； 权 利 要 求 书CN 103996370 A 2/2页 3 第十一开关元件，其第一端与输出端相连，第二端与第一低电平电压线相连，控制端与 第二节点相连； 关断增强单元，包括第四开关元件，所述第四开关元件的第一端与所述第十开关元件 的第二端相连，第二端与第一低电平电压线相连，控制端与第十开关元件的控制端相连。 9.根据权利要求1至8中任意一项所述的移位寄存器单元，其特征在于，所述开关元件 为薄膜晶体管。 10.一种栅极驱动电路，包括多个级联的移位寄存器单元，其特征在于，所述移位寄存 器单元采用如权利要求1至9中任意一项所述的移位寄存器单元。 11.一种显示装置，包括栅。

8、极驱动电路，其特征在于，所述栅极驱动电路采用如权利要 求10所述的栅极驱动电路。 12.一种显示装置的驱动方法，其特征在于，所述显示装置采用如权利要求11所述的 显示装置，所述显示装置在每一帧内包括第一时刻和第二时刻； 在所述第一时刻，在所述第一时钟信号线上加载频率固定的方波信号，在所述第二电 压信号线上加载低电平信号； 在所述第二时刻，在所述第一时钟信号线上加载低电平信号，在所述第二电压信号线 上加载高电平信号。 13.根据权利要求12所述的方法，其特征在于，所述下拉控制模块包括第五开关元件 和第九开关元件，所述第五开关元件及第九开关元件的第一端都与高电平电压线相连； 在所述第一时刻，在所述。

9、第一时钟信号线上加载频率固定的方波信号，在所述高电平 电压线上加载高电平信号； 在所述第二时刻，在所述第一时钟信号线上加载低电平信号，并使所述高电平电压线 上的信号转为低电平。 14.根据权利要求12所述的方法，其特征在于，所述显示装置的栅极驱动电路还包括 初始化模块，所述初始化模块包括第七开关元件，其第一端与第一低电平电压线相连，第二 端与输出端相连，控制端与第三电压信号线相连； 在所述第一时刻，在所述第一时钟信号线上加载频率固定的方波信号，在所述第三电 压信号线上加载低电平信号； 在所述第二时刻，在所述第一时钟信号线上加载低电平信号，在所述第三电压信号线 上加载高电平信号。 15.根据权利。

10、要求12至14任意一项中所述的方法，其特征在于，所述显示装置在每一 帧内包括显示阶段和触控扫描阶段，所述第一时刻为所述显示阶段的开始时刻，所述第二 时刻为所述触控扫描的开始时刻。 权 利 要 求 书CN 103996370 A 1/9页 4 移位寄存器单元、 栅极驱动电路、 显示装置及驱动方法 技术领域 0001 本发明涉及触摸屏显示领域，具体涉及一种移位寄存器单元、栅极驱动电路、显示 装置及驱动方法。 背景技术 0002 目前，触摸屏显示面板已经成为主流的移动显示终端配置，其中又以电容式触摸 屏CTP(Capacity Touch Panel)占有多方面的绝对优势。为了减小盒厚，电容式触摸屏。

11、常采 用In Cell(嵌入式)触控面板与液晶面板一体化的方法，包括Full In Cell(整体嵌入式) 和Hybrid In Cell(混合嵌入式)。而这两种方式均涉及到触控扫描阶段信号和显示驱动 信号分时驱动的问题。 0003 以Hybrid In Cell为例，分时驱动的方法是在一帧画面的时间内，采用“显示阶 段-触控扫描阶段-显示阶段-触控扫描阶段”交替扫描的方法。在触控扫描阶段中，显示 驱动暂停，而暂停的那一级移位寄存器单元的PU(Pull Up，上拉)点一支一直处于高电平， 由于移位寄存器单元中的与PU点相连的元件存在固有的漏电流I off ，PU点会向通过这些元 件漏电，因而无。

12、法保持其高电平状态(电压会有一段缓慢下降的过程)，在其恢复显示时的 电压就会较其他级的PU点电压要低。由此导致该级栅极驱动电路输出的信号电压就会较 其他级要低，在显示时就会产生一条暗线。由于在整个触控显示过程中会有多次显示阶段 与触控扫描阶段交替暂停的时间，最终在显示屏上就会出现多条暗线，造成显示效果的下 降甚至显示故障。 发明内容 0004 (一)解决的技术问题 0005 针对现有技术的不足，本发明提供一种移位寄存器单元、栅极驱动电路、显示装置 及驱动方法，其通过增设的关断增强单元，增强了会发生漏电的开关元件的关断作用，大大 减小PU点的漏电，从而解决了触控扫描会造成显示暗线的问题。 000。

13、6 (二)技术方案 0007 为实现以上目的，本发明通过以下技术方案予以实现： 0008 一种移位寄存器单元，其特征在于，所述移位寄存器单元包括： 0009 输入模块，用于在输入端所接信号的控制下导通第一节点与第一电压信号线的连 接，所述第一节点为输入模块与上拉模块的连接点； 0010 复位模块，用于在复位端所接信号的控制下导通第一节点与第二电压信号线的连 接； 0011 上拉模块，位于第一节点与输出端之间，用于在第一节点处电压的控制下导通第 一时钟信号线与输出端的连接； 0012 下拉控制模块，用于根据第一节点处的电位控制第二节点处的电位，所述第二节 点为下拉控制模块与下拉模块的连接点； 说。

14、 明 书CN 103996370 A 2/9页 5 0013 下拉模块，用于根据第二节点的电位下拉第一节点处的电压以及输出端处的电 压； 0014 所述下拉模块包括用于受控导通第一节点与第一低电平电压线之间的第十开关 元件； 0015 所述下拉模块还包括关断增强单元，用于在所述第十开关元件处于断开状态时阻 断所述第十开关元件的一端与所述第一低电平电压线的连接。 0016 优选地，所述输入模块包括第一开关元件，其第一端与所述第一电压信号线相连， 第二端与所述第一节点相连，控制端与输入端相连。 0017 优选地，所述复位模块包括第二开关元件，其第一端与所述第一节点相连，第二端 与所述第二电压信号线。

15、相连，控制端与复位端相连。 0018 优选地，所述上拉模块包括第三开关元件和电容，其中：所述第三开关元件的第一 端与第一时钟信号线相连，第二端与输出端相连，控制端与所述第一节点相连；所述电容的 两端分别与所述第一节点及输出端相连。 0019 优选地，所述栅极驱动电路还包括初始化模块，所述初始化模块包括第七开关元 件，其第一端与第一低电平电压线相连，第二端与输出端相连，控制端与第三电压信号线相 连。 0020 优选地，所述下拉控制模块包括：第五开关元件，其第二端与第二节点相连，控制 端与第八开关元件的第一端、第九开关元件的第二端相连；第六开关元件，其第一端与第二 节点相连，第二端与第二低电平电压。

16、线相连，控制端与第一节点相连；第八开关元件，其第 二端与第一低电平电压线相连，控制端与第一节点相连；第九开关元件，其第一端与控制端 相连；其中，所述第二低电平电压线上的电压小于所述第一低电平电压线上的电压。 0021 优选地，所述第五开关元件及第九开关元件的第一端都与高电平电压线相连。 0022 优选地，所述下拉模块包括：第十开关元件，其第一端与第一节点相连，控制端与 第二节点相连；第十一开关元件，其第一端与输出端相连，第二端与第一低电平电压线相 连，控制端与第二节点相连；关断增强单元，包括第四开关元件，所述第四开关元件的第一 端与所述第十开关元件的第二端相连，第二端与第一低电平电压线相连，控。

17、制端与第十开 关元件的控制端相连。 0023 优选地，所述开关元件为薄膜晶体管。 0024 一种栅极驱动电路，包括多个级联的移位寄存器单元，其特征在于，所述移位寄存 器单元采用上述任意一种移位寄存器单元。 0025 一种显示装置，包括栅极驱动电路，其特征在于，所述栅极驱动电路采用上述任意 一种栅极驱动电路。 0026 一种显示装置的驱动方法，其特征在于，所述显示装置采用上述任意一种显示装 置，所述显示装置在每一帧内包括第一时刻和第二时刻；在所述第一时刻，在所述第一时钟 信号线上加载频率固定的方波信号，在所述第二电压信号线上加载低电平信号；在所述第 二时刻，在所述第一时钟信号线上加载低电平信号，。

18、在所述第二电压信号线上加载高电平 信号。 0027 优选地，所述下拉控制模块包括第五开关元件和第九开关元件，所述第五开关元 件及第九开关元件的第一端都与高电平电压线相连；在所述第一时刻，在所述第一时钟信 说 明 书CN 103996370 A 3/9页 6 号线上加载频率固定的方波信号，在所述高电平电压线上加载高电平信号；在所述第二时 刻，在所述第一时钟信号线上加载低电平信号，并使所述高电平电压线上的信号转为低电 平。 0028 优选地，所述显示装置的栅极驱动电路还包括初始化模块，所述初始化模块包括 第七开关元件，其第一端与第一低电平电压线相连，第二端与输出端相连，控制端与第三电 压信号线相连。

19、；在所述第一时刻，在所述第一时钟信号线上加载频率固定的方波信号，在所 述第三电压信号线上加载低电平信号；在所述第二时刻，在所述第一时钟信号线上加载低 电平信号，在所述第三电压信号线上加载高电平信号。 0029 优选地，所述显示装置在每一帧内包括显示阶段和触控扫描阶段，所述第一时刻 为所述显示阶段的开始时刻，所述第二时刻为所述触控扫描的开始时刻。 0030 (三)有益效果 0031 本发明至少具有如下的有益效果： 0032 本发明首先是一种移位寄存器单元的结构为基础的，该移位寄存器单元以第一节 点(即PU点)为核心，输入模块和复位模块由前后级移位寄存器单元的输出控制外部信 号线与第一节点的连接、。

20、上拉模块用于以第一节点处电压控制输出端与第一时钟信号的连 接，下拉控制模块和下拉模块用于在第一节点与第二电压信号线的连接导通时拉低第一节 点处的电压，因而在此结构下可以实现移位寄存器单元的功能。 0033 在此基础之上，由于该移位寄存器单元在用于受控导通第一节点与第一低电平电 压线(恒定低电平)之间连接的第十开关元件处容易发生如背景技术中所说的漏电现象， 因此这里通过设置一个用于在所述第十开关元件处于断开状态时阻断第十开关元件的一 端与低电平电压线的连接的关断增强单元，即将第十开关元件的关断作用增强。这样的设 置可以大大减小PU点向低电平电压线的漏电，因而可以解决PU点漏电造成的存在暗线横 条。

21、纹的问题。 附图说明 0034 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。 0035 图1是本发明一个实施例中栅极驱动电路中的移位寄存器单元的结构框图； 0036 图2是本发明一个实施例中栅极驱动电路中的移位寄存器单元的电路结构图； 0037 图3是本发明一个实施例中栅极驱动电路中的移位寄存器单元的电路时序图； 0038 图4是现有技术中触摸显示屏的移位寄存器单元在触控扫描阶段时。

22、PU点的漏电 情况示意图； 0039 图5是本发明一个实施例中的移位寄存器单元应用于触控显示装置的栅极驱动 电路中的电路时序示意图。 具体实施方式 0040 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 说 明 书CN 103996370 A 4/9页 7 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 0041 实施例1 0042 本发明实施例提出了一种移位寄存器单元，其特征在。

23、于，所述移位寄存器单元包 括： 0043 输入模块201，用于在输入端所接信号的控制下导通第一节点PU与第一电压信号 线的连接，所述第一节点PU为输入模块与上拉模块的连接点； 0044 复位模块202，用于在复位端所接信号的控制下导通第一节点PU与第二电压信号 线的连接； 0045 上拉模块203，位于第一节点PU与输出端之间，用于在第一节点处电压PU的控制 下导通第一时钟信号线与输出端的连接； 0046 下拉控制模块204，用于根据第一节点PU处的电位控制第二节点处PD的电位，所 述第二节点PD为下拉控制模块204与下拉模块205的连接点； 0047 下拉模块205，用于根据第二节点的电位下。

24、拉第一节点PU处的电压以及输出端处 的电压； 0048 所述下拉模块205包括用于受控导通第一节点PU与第一低电平电压线之间的第 十开关元件M10； 0049 所述下拉模块还包括关断增强单元2051，用于在所述第十开关元件M10处于断开 状态时阻断所述第十开关元件M10的一端与所述第一低电平电压线的连接。 0050 该移位寄存器单元在显示阶段时的基本工作原理如下：首先，在输入模块201接 收到输入端所接的高电平信号时，会将第一电压信号线上的高电平传至第一节点PU处，并 在时钟信号转换电平后断开其连接，使PU点保持为高电平。这时，PU点的高电平使得上拉 模块203内第一时钟信号线的高电平传至输出。

25、端，同时在上拉模块203的作用下，PU点的 电位被抬得更高，输出端将保持高电平输出。在复位模块202接收到复位端所接的高电平 信号时，第二电压信号线上的低电平就传到了第一节点PU处，同时下拉控制模块204输出 下拉控制信号给下拉模块205，由下拉模块205把PU点处的电压以及输出端的电压拉低至 低电平。 0051 在具体作用于上述栅极驱动电路中时，最终的效果就是显示阶段时，在时钟信号 的作用下，方波脉冲信号会在移位寄存器单元的输出端一级一级地从前向后传递。 0052 在具体应用至触摸显示屏中时，触控扫描阶段正在进行的同时显示暂停，其暂定 显示的那一级移位寄存器单元电路处的PU点理应保持高电平不。

26、变。但由于开关元件固有 的漏电流I off ，PU点会从图1中的第十开关元件M10处向第一低电平电压线漏电。为了减 小漏电流，保持PU点电压，本发明实施例在这一漏电通路上设置了关断增强单元2051，使 得M10处于关断状态时将这一漏电通路阻断，因而可以大大减小PU点向低电平电压线的漏 电，解决PU点漏电造成的存在暗线横条纹的问题。 0053 为了更清楚地说明本发明实施例，下面展示一种优选条件下的栅极驱动电路中的 移位寄存器单元。参见图2，该移位寄存器单元中： 0054 所述输入模块201包括第一开关元件M1，其第一端与所述第一电压信号线FW(加 说 明 书CN 103996370 A 5/9页。

27、 8 载电压信号VDS)相连，第二端与所述第一节点PU相连，控制端与前一级移位寄存器单元的 输出端(Input_n-1)相连。此种结构下的输入模块结构简单，易于实现，其中针对选用高电 平导通的开关元件时的情形，第一电压信号线可以采用直接与Input_n-1相连接的方式， 也可以单独接一恒定高电平，或者也可以选用其他可以在第一节点PU与第一电压信号线 FW的连接导通时输出高电平的电压信号。 0055 所述复位模块202包括第二开关元件M2，其第一端与所述第一节点PU相连，第二 端与所述第二电压信号线BW(加载有电压VDS)相连，控制端与后一级移位寄存器单元的输 出端Input_n+1相连。该复位。

28、模块同样结构简单，易于实现，同时这里第二电压信号线BW 所接的电压信号VDS会在触控扫描阶段、M2处于关断状态的时候保持高电平，使M2的关断 作用更加明显，可以进一步防止PU经过M2向BW漏电。 0056 所述上拉模块203包括第三开关元件M3，其第一端与第一时钟信号线CLK相连，第 二端与本级移位寄存器单元的输出端Output相连，控制端与所述第一节点PU相连。这一 部分上拉模块可以在PU的控制下导通CLK与Output，使移位寄存器单元的输出端电压与输 入端电压相互独立，不会造成相互干扰或者信号随传递过程电压逐渐下降的情况。所述上 拉模块203还包括电容Cboost1，其两端分别与所述第一。

29、节点PU和本级移位寄存器单元的 输出端Output相连。在PU点保持高电平、Output变为CLK上的高电平时，该电容会自动 放电抬高PU点的电位，以保持Output的正常输出，可见其结构简单、效果明显、易于实现。 0057 所述下拉控制模块204包括：第五开关元件M5，其第一端与高电平电压线VDD相 连，第二端与第二节点PD相连，控制端与第八开关元件M8的第一端、第九开关元件M9的 第二端相连；第六开关元件M6，其第一端与第二节点PD相连，第二端与第二低电平电压线 VSS0相连，控制端与第一节点PU相连；第八开关元件M8，其第二端与第一低电平电压线相 连VSS相连，控制端与第一节点PU相连；。

30、第九开关元件M9，其第一端与控制端相连，并与高 电平电压线VDD相连；其中，所述第二节点位于所述下拉控制模块与下拉模块之间，为所述 下拉控制模块输出所述下拉控制信号的位置及所述下拉控制信号输入所述下拉模块的位 置。可见，该模块以VDD控制第二节点处的电位(下拉控制信号)，并输出给下拉模块，从而 实现对下拉控制功能。其结构简单，适用于显示装置中的栅极驱动电路。 0058 所述下拉模块205包括：第十开关元件M10，其第一端与第一节点PU相连，第二端 与第一低电平电压线相连VSS相连，控制端与第二节点PD相连；第十一开关元件M11，其第 一端与本级移位寄存器单元的输出端Output相连，第二端与第。

31、一低电平电压线相连VSS相 连，控制端与第二节点PD相连；所述第二低电平电压线VSS0上的电压小于所述第一低电平 电压线VSS上的电压。可见，其可以实现拉低PU及Output处电压的功能。 0059 其中，相较于直接将M6第二端与VSS相连的做法，设置VSS0并使第二低电平电压 线VSS0上的电压小于所述第一低电平电压线VSS上的电压，可以有效地防止PU通过M10 漏电。具体来说，在显示暂停的阶段，PU点为高电位，M6处于开启状态，从而PD点与VSS0 导通。而此时M10的栅极也是接在PD点上的，VSS0小于VSS的设置使M10更好的关断，防 止PU点通过M10漏电。 0060 对应于上述移位。

32、寄存器单元的工作原理，该移位寄存器单元电路的时序图如图3 所示。其工作原理如下： 0061 在输入端所接信号Input_n-1变为高电平时，M1打开，因而电容Cboost被 说 明 书CN 103996370 A 6/9页 9 FW(VDS)的高电平充电，PU点电位升高，该阶段称为充电阶段。 0062 在输入端信号Input_n-1变为低电平后，M1关闭，M3打开，在电容Cboost的放电 作用下PU点电位被继续拉高，第一时钟信号CLK的高电平传至输出端位置，作为本级移位 寄存器单元的输出。而由于高电平电压线VDD一直保持高电压，在M9、M6、M8都导通的情况 下，M8、M9会分压，导致M5不。

33、能开启，PD保持为低电平，使M10、M11关闭，不影响PU点的高 电位，即下拉模块不会拉低PU点的电位。这一阶段被称为输出阶段。 0063 而在复位阶段，复位端接收到Input_n+1传来的高电平时，M2打开，BW(VSD)处的 低电平会使得PU点电位下降，M6、M8关闭而M5、M9打开，使得PD点为高电平，并使M10和 M11打开，进一步拉低PU点和输出端Output的电位，最终降至低电平，完成该级移位寄存器 单元的复位。 0064 综上，该移位寄存器单元电路可以完成移位寄存器单元的基本功能，并可以在栅 极驱动电路中逐级输出对应行的栅线输出信号。 0065 若使用背景技术中不包括关断增强单元。

34、的移位寄存器单元组成栅极驱动电路，在 分时驱动过程、触控扫描阶段正在进行时，正常情况下对应的一级移位寄存器单元中的PU 点应保持电位高度不变，以在恢复显示后继续按照上述流程控制输出Output信号。但是由 于M2及M10处的TFT存在漏电流I off ，因此会在触控扫描阶段过程中，该级移位寄存器单元 中的PU点会经由M2及M10缓慢放电，如图4中的PU a 所示。图4中的PU b 即显示了前一级 移位寄存器单元正常传递的情形，对比可知，经漏电后的PU a 会较正常情形下的Pu b 电压整 体偏低，因而会使输出端的栅线驱动信号电压降低、对应行像素单元的亮度降低、显示屏在 就会在该行出现一条暗线。。

35、 0066 而本发明实施例通过设置一个用于在所述第十开关元件处于断开状态时阻断第 十开关元件的一端与低电平电压线的连接的关断增强单元2051，即将第十开关元件的关断 作用增强。这样的设置可以大大减小PU点向低电平电压线的漏电，因而可以解决PU点漏 电造成的存在暗线横条纹的问题。 0067 更具体的，所述下拉模块205还包括关断增强单元2051，所述关断增强单元2051 包括第四开关元件M4，所述第四开关元件M4的第一端与所述第十开关元件M10的第二端 相连，第二端与第一低电平电压线VSS相连，控制端与第十开关元件M10的控制端相连。因 此相比于现有技术中只有一个M10来开启或断开PU点与VSS。

36、之间的导通而可能产生漏电 的情形，本发明实施例在M10通路上串联一个与M10完全相同的开关元件M4，因而可以增 强其关断效果，阻止电流漏出。采用这样的开关元件作为关断增强单元2051不需要添加其 他多余的元件，制作工艺上与整体工艺相兼容，可以起到较好的关断增强效果，同时成本较 低、易于实现。 0068 另外，优选地所述栅极驱动电路还包括初始化模块206，所述初始化模块206包括 第七开关元件M7，其第一端与本级移位寄存器单元的输出端Output相连，第二端与第一低 电平电压线VSS相连，控制端与第三电压信号线SW(GCL)相连。SW(GCL)在显示阶段时保持 低电平，在触控扫描阶段时为高电平。。

37、 0069 优选条件下，上述开关元件可以选用薄膜晶体管TFT(Thin Film Transistor)，上 述开关元件的第一端对应于TFT的漏极、开关元件的第二端对应于TFT的源极、开关元件的 控制端对应于TFT的栅极。 说 明 书CN 103996370 A 7/9页 10 0070 具体在触控扫描阶段时，VDD由高电平转为低电平，SW(GCL)转为高电平，BW(VSD 转为高电平)。此时下拉模块205失去作用，而M7打开使得输出端的电位被拉低，面板暂停 显示。由于在电路中，M4的栅极和M10栅极都与PD点相连，M4的源极连接到M10的漏极， M4的漏极连接到VSS，因而当显示暂停时，PU。

38、点为高电平，PD点为低电平，M4关断，从而PD 和M10漏极的压差更大，使得M10关断效果更好。并且在触控扫描阶段将M2的BW信号变 为高电平，以增大M2漏极和栅极之间的压差，使M2趋近于完全关断。而且，VDD会在显示 阶段和触控扫描阶段之间产生电平的高低变化，因而不会使M9产生特性曲线漂移的情况。 0071 其中，现有技术中常采用第二时钟信号线CLKB来代替上述方案中的高电平电压 线VDD与M5与M9的第一端相连。但是这种情况下，由于CLKB的高低电平波动可能会使得 移位寄存器单元的输出端出现不稳定的高低电平，干扰正常的显示，因而采用VDD来替代 CLKB就会避免这种情况的发生。然而若M9的。

39、栅极电压若采用恒定的VDD，则会在长时间后 使M9产生特性曲线漂移的情况。为了解决这一问题，则使VDD在触控扫描阶段时变为低电 平，并通过在输出端Output与VSS之间增设M7来实现移位寄存器单元输出端的电位拉低， 既能使触控扫描阶段时能够正常地暂停面板的显示，又能使VDD产生周期性的高低电平变 化，避免M9产生特性曲线漂移的情况。 0072 需要说明的是，上述移位寄存器单元电路仅为一种示例，本领域技术人员可以参 照本实施例调整每个模块内部的元件以及连接关系，或者采用在各处信号线上加载不同于 本实施例的信号以实现对本发明实施例所提出的栅线驱动电路的灵活使用，其显然都包含 了本发明实施例所提出。

40、的由六个模块构成的移位寄存器单元，因而其本质并不脱离本发明 实施例的精神和范围。 0073 实施例2 0074 基于相同的发明构思，本发明实施例提出了一种栅极驱动电路，包括多个级联的 移位寄存器单元，其特征在于，所述移位寄存器单元采用如实施例1中所述的任意一种移 位寄存器单元。 0075 由于本发明实施例提供的显示装置与实施例1所提供的任意一种移位寄存器单 元具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。 0076 实施例3 0077 基于相同的发明构思，本发明实施例提出了一种显示装置，其包括栅极驱动电路， 其特征在于，该显示装置采用如实施例2中所述的任意一种栅极驱动电路。

41、作为其栅极驱动 电路，该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、 笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。 0078 由于本发明实施例提供的显示装置与实施例2所提供的任意一种栅极驱动电路 具有相同的技术特征，所以也能解决同样的技术问题，产生相同的技术效果。 0079 实施例4 0080 进一步地，本发明实施例提出了一种显示装置的驱动方法，所述显示装置如实施 例3所述的任意一种显示装置，所述显示装置的每一帧内包括第一时刻和第二时刻； 0081 在所述第一时刻，在所述第一时钟信号线上加载频率固定的方波信号，在所述第 二电压信号线BW上加载。

42、低电平信号； 0082 在所述第二时刻，在所述第一时钟信号线上加载低电平信号，在所述第二电压信 说 明 书CN 103996370 A 10 8/9页 11 号线BW上加载高电平信号。 0083 其中，由于显示装置的栅极驱动电路中的移位寄存器单元的输出端都是由第一时 钟信号线提供电平输出的，所以在第二时刻，在所述第一时钟信号线上加载低电平信号时， 所有移位寄存器单元的输出端都为低电平，而其所连接的每个移位寄存器单元的输入端及 复位端也都为低电平，整个栅极驱动电路中没有信号在移位寄存器单元间一级一级地传 递，处于暂停工作状态。而在此时，复位模块202的第二开关元件M2非控制端的两端分别 连接第一。

43、节点PU和第二电压信号线，为了防止可能存在的PU点处的高电平通过M2向第二 电压信号线漏电的情况发生，这里将第二电压信号线转为高电平，使M2趋于完全关断。 0084 这里，第一时刻与第二时刻分别对应栅极驱动电路的工作状态与暂停状态，或是 显示装置的正常显示状态与显示暂停状态。具体应用到触摸显示屏中时，就分别对应其显 示阶段和触控扫描阶段。 0085 对应地，当所述下拉控制模块包括第五开关元件和第九开关元件，所述第五开关 元件及第九开关元件的第一端都与高电平电压线相连时，在所述第一时刻，在所述第一时 钟信号线上加载频率固定的方波信号，在所述高电平电压线VDD上加载高电平信号；在所 述第二时刻，在。

44、所述第一时钟信号线上加载低电平信号，并使所述高电平电压线VDD上的 信号转为低电平。这样的设计是考虑到控制端与高电平电压线VDD相连的第九开关元件M9 会在VDD长时间保持高电平后出现特性曲线漂移而出现异常，因此对应于上面所说的第一 时刻与第二时刻，在栅极驱动电路处于暂停工作状态时将VDD转为低电平，使得M9的栅极 电压会出现高低电平的变化，而不会出现特性曲线漂移的情况，尤其适用于显示阶段与触 控扫描阶段交替进行的触摸显示屏。 0086 另外，当所述显示装置的栅极驱动电路还包括初始化模块，所述初始化模块包括 第七开关元件，其第一端与第一低电平电压线相连，第二端与输出端相连，控制端与第三电 压信。

45、号线相连时，在所述第一时刻，在所述第一时钟信号线上加载频率固定的方波信号，在 所述第三电压信号线SW上加载低电平信号；在所述第二时刻，在所述第一时钟信号线上加 载低电平信号，在所述第三电压信号线SW上加载高电平信号。该设计对应于在VDD处于低 电平，下拉模块205不能下拉输出端处电压的情况，使得电路中的M7打开，将移位寄存器单 元的输出端与第一低电平电压线VSS相连，实现上述第二时刻栅极驱动电路处于暂停工作 状态时的移位寄存器单元的输出端处的电位下拉功能。 0087 参见图5，优选地，所述显示装置在每一帧内包括显示阶段(Display)和触控扫描 阶段(Touch)，所述第一时刻为所述显示阶段。

46、(Display)的开始时刻，所述第二时刻为所述 触控扫描(Touch)的开始时刻。可见，在该栅极驱动电路具体应用于触控显示装置中时，其 第一时刻与第二时刻就分别指显示阶段(Display)的开始时刻和触控扫描(Touch)的开始 时刻，且对应的高电平电压线上的VDD、第一电压信号线FW、第二电压信号线BW及第三电压 信号线SW上的信号变化也都显示在了图5的总体电路时序中。从而，该方法可以使上述移 位寄存器单元中的PU电位在显示阶段及触控扫描阶段均可以保持高电位，因而可以解决 PU点漏电造成的存在暗线横条纹的问题。 0088 综上所述，本发明提出了一种移位寄存器单元、栅极驱动电路、显示装置及驱。

47、动方 法。其首先是一种移位寄存器单元的结构为基础的，该移位寄存器单元是以第一节点PU为 核心，输入模块和复位模块由前后级移位寄存器单元的输出控制外部信号线与第一节点的 说 明 书CN 103996370 A 11 9/9页 12 连接、上拉模块受第一节点处电压控制进行输出、上拉模块和下拉模块用于拉高或拉低第 一节点处的电压，因而在此结构下可以实现移位寄存器单元的功能。 0089 在此基础之上，由于该移位寄存器单元在用于受控导通第一节点与第一低电平电 压线(恒定低电平)之间连接的第十开关元件处容易发生如背景技术中所说的漏电现象， 因此这里通过设置一个用于在所述第十开关元件处于断开状态时阻断第十开。

48、关元件的一 端与低电平电压线的连接的关断增强单元，即将第十开关元件的关断作用增强。这样的设 置可以大大减小PU点向低电平电压线的漏电，因而可以解决PU点漏电造成的存在暗线横 条纹的问题。 0090 以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例 对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施 例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者 替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。 说 明 书CN 103996370 A 12 1/4页 13 图1 说 明 书 附 图CN 103996370 A 13 2/4页 14 图2 说 明 书 附 图CN 103996370 A 14 3/4页 15 图3 图4 说 明 书 附 图CN 103996370 A 15 4/4页 16 图5 说 明 书 附 图CN 103996370 A 16 。