《一种具有高电源抑制比的带隙基准电路.pdf》由会员分享，可在线阅读，更多相关《一种具有高电源抑制比的带隙基准电路.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103955250 A (43)申请公布日 2014.07.30 C N 1 0 3 9 5 5 2 5 0 A (21)申请号 201410101126.8 (22)申请日 2014.03.18 G05F 1/46(2006.01) (71)申请人尚睿微电子（上海）有限公司 地址 201203 上海市浦东新区张江高科技园 区碧波路500号203室 (72)发明人马军 (74)专利代理机构上海一平知识产权代理有限 公司 31266 代理人竺云 成春荣 (54) 发明名称 一种具有高电源抑制比的带隙基准电路 (57) 摘要 本发明公开了一种具有高电源抑制比的带隙 基准电。
2、路，包含带隙基准核心电路和隔离电源扰 动的电流镜，可以减少电源扰动到带隙基准输出 耦合路径的数目，增大电源扰动到带隙基准输出 耦合路径上的衰减，并采用电源扰动经过衰减的 局部电源给差分运算放大器供电有效提高了电源 抑制比。 (51)Int.Cl. 权利要求书1页 说明书3页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书3页 附图2页 (10)申请公布号 CN 103955250 A CN 103955250 A 1/1页 2 1.一种具有高电源抑制比的带隙基准电路，其特征在于，至少包括： 带隙基准核心电路（1）； 隔离电源扰动的电流镜（2）。 2。
3、.如权利要求1所述一种具有高电源抑制比的带隙基准电路，其特征在于：其中的带 隙基准核心电路（1）用于生成带隙基准电压；其中的电流镜（2）用于隔离外部电源扰动，并 作为局部电源，提供带隙基准核心电路（1）所需电流。 3.如权利要求2所述的带隙基准核心电路（1），其特征在于：使用权利要求2所述电流 镜（2）提供的电流作为电源，生成带隙基准电压并提供差分运算放大器所需电流；差分运 算放大器控制一路输出电流，这一输出电流用作权利要求2所述电流镜（2）的偏置电流。 4.如权利要求2所述的电流镜（2），其特征在于：使用权利要求3所述的由差分运算放 大器控制的输出电流，将其作为电流镜的偏置电流。 5.如权利。
4、要求1所述的一种具有高电源抑制比的带隙基准电路，所使用的器件可以 是但不限于金属氧化半导体器件（MOSFET），如可以使用其它半导体器件，如双极工艺器件 （Bipolar）、双极互补金属氧化物半导体器件（BiCMOS）、绝缘体上硅器件（SOI）等。 权 利 要 求 书CN 103955250 A 1/3页 3 一种具有高电源抑制比的带隙基准电路 技术领域 0001 本发明涉及半导体集成电路，特别涉及一种具有高电源抑制比的带隙基准电路。 背景技术 0002 随着系统功能日益复杂，集成度越来越高，电源扰动也越来越严重，对电路抗电源 扰动能力的要求也越来越高。模拟电路的许多应用都要求有电压基准。作为。
5、系统的信号参 考基准，具有高电源抑制比的电压基准显得更加重要。 0003 常见的带隙基准电路如图2所示，利用pn结正向导通电压的负温度系数，和两个 不同电流密度pn结正向导通电压差的正温度系数，按一定比例作代数求和运算，使正负温 度系数相互抵消，得到具有零温度系数的电压。常见的情况是，带隙基准核心电路、所使用 的运算放大器直接连接在外部电源上，系统电源的扰动很容易耦合到输出基准电压中。由 于电路结构的缺陷，这种方法得到的基准电压一般都有电源抑制比较低的缺点。 发明内容 0004 本发明解决的问题是，常见带隙基准电路的电源抑制比过低的问题。 0005 为了解决上述问题，本发明公开了一种具有高电源。
6、抑制比的带隙基准电路。 0006 具体方案是：减少电源扰动到带隙基准输出耦合路径的数目，增大电源扰动到带 隙基准输出耦合路径上的衰减，采用电源扰动经过衰减的局部电源给差分运算放大器供 电。 0007 如图1所示，本发明公开的一种具有高电源抑制比的带隙基准电路。包括带隙基 准核心电路（1）、用于隔离电源扰动的电流镜（2）。其中的带隙基准核心电路（1）用于生成 带隙基准电压；其中的电流镜（2）用于隔离电源扰动，并作为局部电源，提供带隙基准电路 （1）所需电流。带隙基准核心电路（1）的特征在于：使用电流镜（2）提供的电流作为电源， 生成带隙基准电压并提供差分运算放大器所需电流；差分运算放大器控制一路。
7、输出电流， 这一输出电流用作电流镜（2）的偏置电流。电流镜（2）的特征在于：使用由差分运算放大 器控制的输出电流，将其作为电流镜的偏置电流。 0008 产生带隙基准电压使用的pn结可以有多种形式，如直接使用pn结，集电极和基极 短接的二极管接法的三极管PNP、NPN等多种形式。以直接利用pn结二极管的特性产生基 准电压为例，如图1所示，本发明有下面的连接关系：连接于节点Nd1的有二极管D1的阳 极、电阻R1的一端、运算放大器的一个输入端。连接于节点Nd3的有二极管D2的阳极、电 阻R0的一端。连接于节点Nd2的有电阻R0的一端、电阻R2的一端、运算放大器的非二极 管D1连接端。连接于基准电压输。
8、出节点Nvbg的有电阻R1的非运算放大器连接端、电阻R2 的非运算放大器连接端、晶体管Mp_mr3的栅极和漏极、晶体管Mp_mr4的栅极。连接于局部 电源节点Nsbrg的有晶体管Mp_mr2的漏端、晶体管Mp_mr3和晶体管Mp_mr4的源极。连接 于系统电源节点的有晶体管Mp_mr2、Mp_mr1的源极。连接于节点Nmr的有晶体管Mp_mr2、 Mp_mr1的栅极、晶体管Mp_mr1和晶体管Mn_ctr的漏极。连接于节点Nctr的有运算放大器 说 明 书CN 103955250 A 2/3页 4 Amp的输出端、补偿电容Cap一端、控制管Mn_ctr的栅极。连接于节点Namp有运算放大器 A。
9、mp的局部电源输入端、晶体管Mp_mr4的漏端。与系统地节点Ngnda相连的有二极管D1和 D2的阴极、电容cap的非运算放大器端、控制管Mn_ctr的源极。 0009 该方案具有下面的优点： 0010 1.电源扰动耦合路径少：系统电源节点Nvdda上的扰动只能通过晶体管Mp_mr2 经节点Nsbrg耦合到带隙基准电路（1）； 0011 2.电源扰动耦合强度低：节点Nmr向晶体管Mp_mr1看去，晶体管Mp_mr1的栅极 与源极相连，等效阻抗低；节点Nmr向控制晶体管Mn_ctr看去，只能见到其漏端，等效阻抗 高；由分压原理可知：电源扰动在由晶体管Mp_mr1、Mp_mr2构成的电流镜的栅源两。
10、端上的 分量只占很小一部分。由此通过晶体管Mp_mr2镜相输出到带隙基准电路（1）的局部电源 节点Nsbrg的扰动电流将会变得很小； 0012 3.电源扰动衰减路径长：电源扰动到达节点Nsbrg后，必须再经过晶体管Mp_mr3 才能到达基准电压输出节点Nvbg； 0013 4.衰减后的电源扰动被采用差分结构的运算放大器进一步抑制，电源抑制比进一 步提高：在局部电源节点Nsbrg上的扰动，经过电流镜Mp_mr3、Mp_mr4分配后才能经运算放 大器Amp的局部电源结点Namp进入到运算放大器Amp内部，而这一剩余扰动分量会被差分 结构进一步抑制； 0014 5.电源扰动的残量会被补偿电容Cap进。
11、一步滤除。 0015 本发明公开的一种具有高电源抑制比的带隙基准电路，所使用的器件可以是 但不限于金属氧化半导体器件（MOSFET），如可以使用其它半导体器件，如双极工艺器件 （Bipolar）、双极互补金属氧化物半导体器件（BiCMOS）、绝缘体上硅器件（SOI）等。 附图说明 0016 下面结合附图和实施例对本发明做进一步的详细说明： 0017 图1：本发明公开的一种具有高电源抑制比的带隙基准电路； 0018 图2：常见的带隙基准电路； 0019 图3：本发明公开的具体实施例1； 0020 图4：本发明公开的具体实施例2； 具体实施方式 0021 下面通过特定的具体实例说明本发明的实施方式。
12、，请参阅图3到图4。本领域的技 术人员可以由本说明书所揭示的内容轻易的了解本发明的其他优点与功效。本发明还可以 通过另外不同的具体实施方式加以实施或应用。本说明书中的各项细节也可以基于不同观 点与应用，在没有背离本发明的精神下进行各种修饰或改变。 0022 本发明的一个具体实施例如图3所示：该实施例采用集电极和基极短接的二极管 接法的三极管PNP，构成低温度系数的带隙基准电路。至少由两部分组成：带隙基准核心电 路（1）；隔离电源扰动的电流镜（2）。具体连接关系如下：连接于节点Nd1的有PNP三极管 T1的射极、电阻R1的一端、运算放大器的一个输入端相连。连接于节点Nd3的有PNP三极 管T2的。
13、射极、电阻R0的一端。连接于节点Nd2的有电阻R0一端、电阻R2的一端、运算放 说 明 书CN 103955250 A 3/3页 5 大器的非三极管1连接端。连接于基准电压输出节点Nvbg的有电阻R1、电阻R2的非运 算放大器连接端、晶体管Mp_mr3的栅极和漏极、晶体管Mp_mr4的栅极，连接于局部电源节 点Nsbrg的有晶体管Mp_mr2的漏端、晶体管Mp_mr3和晶体管Mp_mr4的源极，连接于系统 电源节点的有晶体管Mp_mr2、Mp_mr1的源极，连接于节点Nmr的有晶体管Mp_mr2、Mp_mr1 的栅极、晶体管Mp_mr1和晶体管Mn_ctr的漏极，连接于节点Nctr的有运算放大。
14、器Amp的 输出端、补偿电容Cap一端、控制管Mn_ctr的栅极。连接于节点Namp的有运算放大器Amp 的局部电源输入端、晶体管Mp_mr4的漏端。连接于系统地节点Ngnda有三极管1和2 的集电极和基极、电容cap的非运算放大器端、控制管Mn_ctr的源极。 0023 本发明的一个具体实施例如图4所示，本实施例在补偿电容Cap上串入了一个电 阻Rcmp，可进一步提高电源抑制比。至少由两部分组成：带隙基准核心电路（1）；隔离电源 扰动的电流镜（2）。具体连接关系如下：连接于节点Nd1的有二极管D1的阳极、电阻R1的 一端、运算放大器的一个输入端。连接于节点Nd3的有二极管D2的阳极、电阻R0。
15、的一端。 连接于节点Nd2的有电阻R0的一端、电阻R2的一端、运算放大器的非二极管D1连接端。连 接于基准电压输出节点Nvbg的有电阻R1的非运算放大器连接端、电阻R2的非运算放大器 连接端、晶体管Mp_mr3的栅极和漏极、晶体管Mp_mr4的栅极。连接于局部电源节点Nsbrg 的有晶体管Mp_mr2的漏端、晶体管Mp_mr3和晶体管Mp_mr4的源极。连接于系统电源节点 的有晶体管Mp_mr2、Mp_mr1的源极。连接于节点Nmr的有晶体管Mp_mr2、Mp_mr1的栅极、晶 体管Mp_mr1和晶体管Mn_ctr的漏极。连接于节点Nctr的有运算放大器Amp的输出端、补 偿电阻Rcmp一端。。
16、连接于节点Ncmp的有补偿电容的一端、电阻Rcmp的非运算放大器Amp 连接端、控制管Mn_ctr的栅极。连接于节点Namp有运算放大器Amp的局部电源输入端、晶 体管Mp_mr4的漏端。与系统地节点Ngnda相连的有二极管D1和D2的阴极、电容cap的非 运算放大器端、控制管Mn_ctr的源极。 0024 上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。熟悉此 领域的技术人员皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属技术领域中具有通常知识者在未脱离本发明所提示的精神与技术思想下所完 成的一切等效修饰或改变，仍然由本发明的权利要求所涵盖。 说 明 书CN 103955250 A 1/2页 6 图1 图2 图3 说 明 书 附 图CN 103955250 A 2/2页 7 图4 说 明 书 附 图CN 103955250 A 。