阵列基板及其制造方法.pdf

《阵列基板及其制造方法.pdf》由会员分享，可在线阅读，更多相关《阵列基板及其制造方法.pdf（26页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103985714 A (43)申请公布日 2014.08.13 C N 1 0 3 9 8 5 7 1 4 A (21)申请号 201310750605.8 (22)申请日 2013.12.31 H01L 27/12(2006.01) H01L 21/77(2006.01) H01L 23/538(2006.01) G02F 1/1362(2006.01) G02F 1/1368(2006.01) (71)申请人上海天马微电子有限公司 地址 201201 上海市浦东新区汇庆路889号 申请人天马微电子股份有限公司 (72)发明人丁洪 (74)专利代理机构上海思微知识。

2、产权代理事务 所(普通合伙) 31237 代理人郑玮 (54) 发明名称 阵列基板及其制造方法 (57) 摘要 本发明提供了一种阵列基板及其制造方法， 通过位于扫描线与数据线交叉处的过孔至少暴露 出数据线段的一部分以及刻蚀阻挡图形一部分， 连接线段通过所述过孔与所述数据线段电连接， 由此实现了数据线和像素电极的分离，即使得数 据线和像素电极不再位于同一层，从而便可同时 满足公共电极和数据线之间的绝缘层较厚，而公 共电极和像素电极之间的绝缘层较薄的结构需 求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线 交叉处的扫描线，利用所述刻蚀阻挡图形作为掩 膜保护所述扫描线，由此既能够保护所述扫描线， 又能够。

3、简化工艺降低成本。 (51)Int.Cl. 权利要求书3页 说明书9页 附图13页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书9页 附图13页 (10)申请公布号 CN 103985714 A CN 103985714 A 1/3页 2 1.一种阵列基板，包括： 基板； 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条扫描 线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段； 位于所述第一导电层上的第一绝缘层； 位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形，所述 刻蚀阻挡图形覆盖所述。

4、扫描线和数据线交叉处的扫描线； 位于所述刻蚀阻挡层上的第二绝缘层； 位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线段； 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交叉处， 并至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分，所述连接线段通过所 述过孔与所述数据线段电连接。 2.如权利要求1所述的阵列基板，其特征在于，所述扫描线与所述数据线交叉处具有 两个所述过孔，其中一个过孔暴露出一数据线段的一部分以及所述刻蚀阻挡图形的一部 分；另一个过孔暴露出另一数据线段的一部分以及所述刻蚀阻挡图形的一部分。 3.如权利要求2所述的阵列基板，其特征在。

5、于，所述刻蚀阻挡层的材料为导电材料，每 一个过孔中的连接线段与所述刻蚀阻挡图形电连接。 4.如权利要求2所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为非导电材料， 所述两个过孔中的两个连接线段电连接。 5.如权利要求1所述的阵列基板，其特征在于，所述第二绝缘层的材料为氮化硅和/或 氧化硅。 6.如权利要求1所述的阵列基板，其特征在于，所述第二导电层为透明导电层或金属。 7.如权利要求1所述的阵列基板，其特征在于，所述第二导电层还包括公共电极。 8.如权利要求7所述的阵列基板，其特征在于，还包括第三导电层，所述第三导电层位 于所述第二绝缘层上，所述第三导电层包括像素电极；或者，所述第二导电层。

6、还包括与所述 公共电极位于同一层的像素电极。 9.一种阵列基板，包括： 基板； 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条扫描 线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段； 位于所述第一导电层上的第一绝缘层； 位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形，所述 刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 位于所述刻蚀阻挡层上的第二绝缘层； 位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线段； 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交叉处， 并暴露出相。

7、邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部 分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接。 10.如权利要求9所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为非导电材 权 利 要 求 书CN 103985714 A 2/3页 3 料，所述刻蚀阻挡层上的所述连接线段电连接。 11.如权利要求9所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为金属，所述 刻蚀阻挡层还包括薄膜晶体管的源漏电极。 12.如权利要求11所述的阵列基板，其特征在于，所述刻蚀阻挡层上的所述连接线段 断开或者连接。 13.如权利要求11所述的阵列基板，其特征在于，所述刻蚀阻挡层与所述连。

8、接线段之 间具有第二绝缘层。 14.如权利要求9所述的阵列基板，其特征在于，所述第二绝缘层的材料为氮化硅和/ 或氧化硅。 15.如权利要求9所述的阵列基板，其特征在于，所述第二导电层为透明导电层或金 属。 16.如权利要求9所述的阵列基板，其特征在于，所述第二导电层还包括公共电极。 17.如权利要求16所述的阵列基板，其特征在于，还包括第三导电层，所述第三导电层 位于所述第二绝缘层上，所述第二导电层形成了像素电极，所述像素电极与所述公共电极 位于同一层或者不同层。 18.一种阵列基板的制造方法，包括： 提供一基板； 在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多 条。

9、扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据 线段； 在所述第一导电层上形成第一绝缘层； 在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图 形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 在所述刻蚀阻挡层上形成第二绝缘层； 在所述扫描线与所述数据线交叉处形成过孔，至少暴露出所述数据线段的一部分以及 所述刻蚀阻挡图形一部分； 在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接 线段，所述连接线段通过所述过孔与所述数据线段电连接。 19.如权利要求18所述的阵列基板的制造方法，其特征在于，所述扫描线与所述数。

10、据 线交叉处具有两个所述过孔，其中一个过孔暴露出一数据线段的一部分以及所述刻蚀阻挡 图形的一部分；另一个过孔暴露出另一数据线段的一部分以及所述刻蚀阻挡图形的一部 分。 20.如权利要求19所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层的材料 为导电材料，每一个过孔中的连接线段与所述刻蚀阻挡图形电连接。 21.如权利要求18所述的阵列基板的制造方法，其特征在于，所述第二绝缘层的材料 为氮化硅和/或氧化硅。 22.如权利要求18所述的阵列基板的制造方法，其特征在于，所述第二导电层为透明 导电层或金属。 23.如权利要求18所述的阵列基板的制造方法，其特征在于，图案化所述第二导电层 权 利 要。

11、 求 书CN 103985714 A 3/3页 4 形成多个连接线段的同时，还形成公共电极。 24.如权利要求23所述的阵列基板的制造方法，其特征在于，在所述第二绝缘层上还 形成第三导电层，图案化所述第三导电层形成像素电极，所述像素电极与所述公共电极位 于同一层或者不同层。 25.一种阵列基板的制造方法，包括： 提供一基板； 在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多 条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据 线段； 在所述第一导电层上形成第一绝缘层； 在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图。

12、 形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 在所述刻蚀阻挡层上形成第二绝缘层； 在所述扫描线与所述数据线交叉处形成过孔，暴露出相邻的两个所述数据线段各自的 至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻 的两个数据线段电连接； 在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接 线段，所述连接线段通过所述过孔与所述数据线段电连接。 26.如权利要求25所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为非导电材 料，所述刻蚀阻挡层上的所述连接线段电连接。 27.如权利要求25所述的阵列基板的制造方法，其特征在于，所述刻蚀阻。

13、挡层的材料 为金属，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形的同时，还形成薄膜晶体管的源漏 电极。 28.如权利要求27所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层上的所 述连接线段断开或者连接。 29.如权利要求27所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层与所述 连接线段之间具有第二绝缘层。 30.如权利要求25所述的阵列基板的制造方法，其特征在于，所述第二绝缘层的材料 为氮化硅和/或氧化硅。 31.如权利要求25所述的阵列基板的制造方法，其特征在于，所述第二导电层为透明 导电层或金属。 32.如权利要求25所述的阵列基板的制造方法，其特征在于，图案化所述第二导电层 形成。

14、多个连接线段的同时，还形成公共电极。 33.如权利要求32所述的阵列基板的制造方法，其特征在于，在所述第二绝缘层上还 形成第三导电层，图案化所述第三导电层形成像素电极，所述像素电极与所述公共电极位 于同一层或者不同层。 权 利 要 求 书CN 103985714 A 1/9页 5 阵列基板及其制造方法 技术领域 0001 本发明涉及液晶显示器技术领域，特别涉及一种阵列基板及其制造方法。 背景技术 0002 液晶显示器（Liquid Crystal Display，LCD）是一种采用液晶材料制作的显示器， 具有轻薄、功耗小、显示信息量大等优点，现已广泛应用于电子计算机、电子记事本、移动电 话、摄。

15、像机、高清电视机等电子设备的显示装置。由于液晶自身不发光，也无法依赖自然光 采光，因此必须采用背光源以获得稳定、清晰地显示。液晶显示装置的原理是，在电场作用 下，液晶分子的排列会发生偏转，从而影响通过其的光线变化，这种光线的变化通过偏光片 的作用可以表现为明暗的变化。因此，人们通过对电场的控制最终控制了光线的明暗变化， 从而达到显示图像的目的。 0003 根据液晶分子转向后的排列方式分类，常见的液晶显示器可以分为：窄视角的 扭曲向列（Twisted Nematic-LCD，TN-LCD）、超扭曲向列（Super Twisted Nematic-LCD， STN-LCD）、双层超扭曲向列（Dou。

16、ble Layer STN-LCD，DSTN-LCD）；宽视角的横向电场切换方 式（In-Plane Switching，IPS）、边界电场切换技术（Fringe Field Switching，FFS）和多 域垂直配向技术（Multi-Domain Vertical Alignment，MVA）等。其中，目前市场上最主流 的液晶显示器采用的模式是TN型，但TN型液晶显示器在视角方面有天然痼疾，即使增加一 层广视角补偿膜，仍无法满足广视角的要求。为此，许多公司都研发相关的广视角技术，FFS 就是其中颇具优势的一种。 0004 现有的FFS显示模式液晶显示器包括：阵列基板、与阵列基板相对设置的彩。

17、膜 基板、以及夹合于阵列基板和彩膜基板之间的液晶层；所述阵列基板包括多个像素电极 （pixel I TO）、公共电极（Com ITO）。公共电极与像素电极之间形成边缘场效应，驱动液晶层 内的液晶分子转向。具体的，请参考图1，其为现有技术中的阵列基板的俯视示意图。所述 阵列基板包括：基板（图1中未示出）；位于所述基板上的扫描线10；位于所述扫描线10上 的像素电极12和数据线11；位于所述像素电极12和数据线11上的公共电极13，其中，所 述公共电极13和像素电极12、数据线11之间通过绝缘层（图1中未示出）相隔离。 0005 现有技术中，数据线11通常通过第二层金属层形成，紧接着通过透明导电层。

18、形成 像素电极12，因此，数据线11和像素电极12可以认为位于同一层。公共电极13和数据线 11之间通过绝缘层隔离，为了降低数据线11的功耗，需要将公共电极13和数据线11之间 的绝缘层做到5000埃以上，由此将增加工艺难度。此外，由于公共电极13和数据线11之 间的绝缘层为5000埃以上，也就导致了公共电极13和像素电极12之间的绝缘层为5000 埃以上，两者之间的绝缘层厚度过大，将导致液晶层的操作电压很高。 发明内容 0006 有鉴于此，本发明提供一种阵列基板及其制造方法，其中，所述阵列基板包括： 0007 基板； 说 明 书CN 103985714 A 2/9页 6 0008 位于所述基。

19、板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条 扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线 段； 0009 位于所述第一导电层上的第一绝缘层； 0010 位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形， 所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 0011 位于所述刻蚀阻挡层上的第二绝缘层； 0012 位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线 段； 0013 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交 叉处，并至少暴露出所述数据线段的一部分以及所述刻蚀阻。

20、挡图形一部分，所述连接线段 通过所述过孔与所述数据线段电连接。 0014 本发明还提供一种阵列基板，所述阵列基板包括： 0015 基板； 0016 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条 扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线 段； 0017 位于所述第一导电层上的第一绝缘层； 0018 位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形， 所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 0019 位于所述刻蚀阻挡层上的第二绝缘层； 0020 位于所述第二绝缘层上的第二导电层，所述第二导电层包括一。

21、个或者多个连接线 段； 0021 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交 叉处，并暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少 一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接。 0022 本发明还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括： 0023 提供一基板； 0024 在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所 述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个 数据线段； 0025 在所述第一导电层上形成第一绝缘层； 0026 在所述第一绝缘层上。

22、形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡 图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 0027 在所述刻蚀阻挡层上形成第二绝缘层； 0028 在所述扫描线与所述数据线交叉处形成过孔，至少暴露出所述数据线段的一部分 以及所述刻蚀阻挡图形一部分； 0029 在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个 连接线段，所述连接线段通过所述过孔与所述数据线段电连接。 说 明 书CN 103985714 A 3/9页 7 0030 本发明还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括： 0031 提供一基板； 0032 在所述基板上形成第一导。

23、电层，图案化所述第一导电层形成多条扫描线以及与所 述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个 数据线段； 0033 在所述第一导电层上形成第一绝缘层； 0034 在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡 图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 0035 在所述刻蚀阻挡层上形成第二绝缘层； 0036 在所述扫描线与所述数据线交叉处形成过孔，暴露出相邻的两个所述数据线段各 自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述 相邻的两个数据线段电连接； 0037 在所述第二绝缘层上形成。

24、第二导电层，图案化所述第二导电层形成一个或者多个 连接线段，所述连接线段通过所述过孔与所述数据线段电连接。 0038 在本发明提供的阵列基板及其制造方法中，通过位于扫描线与数据线交叉处的过 孔至少暴露出数据线段的一部分以及刻蚀阻挡图形一部分，连接线段通过所述过孔与所述 数据线段电连接，由此实现了数据线和像素电极的分离，即使得数据线和像素电极不再位 于同一层，从而便可同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电 极之间的绝缘层较薄的结构需求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线交叉处的 扫描线，利用所述刻蚀阻挡图形作为掩膜保护所述扫描线，由此既能够保护所述扫描线，又 能够简化。

25、工艺降低成本。 附图说明 0039 图1是现有技术中的阵列基板的俯视示意图； 0040 图2是本发明实施例一的阵列基板的俯视示意图； 0041 图3是图2所示的阵列基板AA处的剖面示意图； 0042 图4是本发明实施例一的阵列基板的制造方法的流程示意图； 0043 图5是本发明实施例二的阵列基板的俯视示意图； 0044 图6是图5所示的阵列基板BB处的剖面示意图； 0045 图7是本发明实施例三的阵列基板的俯视示意图； 0046 图8是图7所示的阵列基板CC处的剖面示意图； 0047 图9是本发明实施例四的阵列基板的俯视示意图； 0048 图10是图9所示的阵列基板DD处的剖面示意图； 004。

26、9 图11是本发明实施例四的阵列基板的制造方法的流程示意图； 0050 图12是本发明实施例五的阵列基板的俯视示意图； 0051 图13是图12所示的阵列基板EE处的剖面示意图。 具体实施方式 0052 以下结合附图和具体实施例对本发明提出的阵列基板及其制造方法作进一步详 说 明 书CN 103985714 A 4/9页 8 细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例 的目的。 0053 【实施例一】 0054 请参考图2和图3，其中，图2是本发明实施例一的阵列基板的俯视示意图。

27、；图3 是图2所示的阵列基板AA处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说 明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做 了省略处理；特别的，在图2中，为了清楚地说明/显示几个重要结构之间的关系，对于像素 电极及公共电极处的绝缘层做了省略处理，以使得图示较为清晰。 0055 如图2和图3所示，在本实施例一中，所述阵列基板包括： 0056 基板； 0057 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线20以及与所述 多条扫描线20绝缘交叉的多条数据线，每一数据线被所述多条扫描线20分成多段，形成多 个数据线段21； 0058 位于所述第。

28、一导电层上的第一绝缘层22； 0059 位于所述第一绝缘层22上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图 形23，所述刻蚀阻挡图形23覆盖所述扫描线20和数据线交叉处的扫描线20； 0060 位于所述刻蚀阻挡层上的第二绝缘层24； 0061 位于所述第二绝缘层24上的第二导电层，所述第二导电层包括一个或者多个连 接线段25； 0062 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线20与所述数据线 交叉处，并至少暴露出所述数据线段21的一部分以及所述刻蚀阻挡图形23一部分，所述连 接线段25通过所述过孔与所述数据线段21电连接。 0063 在本实施例中，通过位于扫描线20与数据。

29、线交叉处的过孔至少暴露出数据线段 21的一部分以及刻蚀阻挡图形23一部分，连接线段25通过所述过孔与所述数据线段21电 连接，由此实现了数据线和像素电极的分离，即使得数据线和像素电极不再位于同一层，从 而便可同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘 层较薄的结构需求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线交叉处的扫描线，利用所 述刻蚀阻挡图形作为掩膜保护所述扫描线，由此既能够保护所述扫描线，又能够简化工艺 降低成本。特别的，刻蚀阻挡层到扫描线的距离可影响过孔到扫描线的距离，从而不需要精 确限制过孔的距离，也就是说可以通过刻蚀阻挡层到扫描线的距离予以调整，由于对。

30、过孔 的刻蚀精度大大降低了，从而也大大降低了工艺难度。 0064 在本实施例中，所述刻蚀阻挡图形23的材料可以是导电材料也可以是非导电材 料。如图2和图3所示，不管所述刻蚀阻挡图形23的材料是导电材料还是非导电材料，通 过所述连接线段25的连接，每一数据线中的多个数据线段21均能由此而导通，从而形成一 能够导通的数据线。 0065 在本申请实施例中，所述第二绝缘层24的材料可以为氧化硅和/或氮化硅等。进 一步的，所述第二绝缘层24的厚度为500埃3000埃。相对于现有技术中，公共电极和 像素电极之间的绝缘层厚度为5000埃以上，本实施例一提供的阵列基板极大的减薄了公 说 明 书CN 10398。

31、5714 A 5/9页 9 共电极和像素电极之间的绝缘层厚度。进一步的，所述第一绝缘层22的厚度为2000埃 4000埃。由此，所述公共电极和数据线之间的绝缘层较厚约为5000埃以上，从而也实现了 公共电极和数据线之间的绝缘层较厚。即本实施例提供的阵列基板能同时满足公共电极和 数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘层较薄。 0066 所述第二导电层为透明导电层或者金属。在本实施例一中，所述阵列基板还包括 第三导电层，所述第三导电层位于所述第二绝缘层24上，所述第三导电层形成像素电极 27；同时，所述第二导电层形成公共电极26。在本申请的其他实施例中，所述公共电极和像 素电极均可。

32、由第二导电层形成。对于所述像素电极与公共电极的具体形成方式为现有技 术，本申请实施例对此不再赘述。 0067 在本申请实施例中，所述阵列基板还包括薄膜晶体管（图2和图3中未示出），其 中，所述薄膜晶体管的栅极可以由第一导电层形成，所述栅极与扫描线连接，当所述刻蚀阻 挡层为导电材料时，所述薄膜晶体管的源极/漏极可以由所述刻蚀阻挡层形成，其中，源极 或者漏极与刻蚀阻挡图形23电连接，漏极或者源极通过一接触孔与像素电极电连接；当所 述刻蚀阻挡层为非导电材料时，所述薄膜晶体管的源极/漏极可以由第二导电层形成（本 实施例一中对此方式做了示意性图示，具体如图2所示），其中，源极或者漏极通过一接触孔 与数据。

33、线段21电连接，漏极或者源极与像素电极电连接。 0068 相应的，本实施例一还提供一种上述阵列基板的制造方法，具体的，请参考图4，其 为本发明实施例一的阵列基板的制造方法的流程示意图。如图4所示，所述阵列基板的制 造方法包括： 0069 步骤S30：提供一基板； 0070 步骤S31：在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描 线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多 段，形成多个数据线段； 0071 步骤S32：在所述第一导电层上形成第一绝缘层； 0072 步骤S33：在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多 个刻蚀阻。

34、挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线； 0073 步骤S34：在所述刻蚀阻挡层上形成第二绝缘层； 0074 步骤S35：在所述扫描线与所述数据线交叉处形成过孔，至少暴露出所述数据线 段的一部分以及所述刻蚀阻挡图形一部分； 0075 步骤S36：在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一 个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。 0076 在本实施例中，在形成了第二绝缘层之后，形成过孔，通过所述过孔至少暴露出所 述数据线段的一部分以及所述刻蚀阻挡图形一部分。在该工艺步骤下，通过一次过孔工艺 即可暴露出所述数据线段的一部分以及所述。

35、刻蚀阻挡图形一部分，从而在工艺实现上比较 简单。优选的，形成所述过孔所使用的掩膜板上设置有一个过孔图形，在此指每一“扫描 线与所述数据线交叉处”设置有一个过孔图形，由此，在光刻工艺时，曝光对准更加简单、精 确，从而简化工艺并且提高所形成的阵列基板的质量及可靠性。特别的，刻蚀阻挡层到扫描 线的距离可影响过孔到扫描线的距离，从而不需要精确限制过空的距离，也就是说可以通 过刻蚀阻挡层到扫描线的距离予以调整，由于对过孔的刻蚀精度大大降低了，从而也大大 说 明 书CN 103985714 A 6/9页 10 降低了工艺难度。 0077 在本申请实施例中，所述第二导电层还形成公共电极及像素电极，由此在形成。

36、多 个连接线段的同时可形成公共电极和像素电极，从而简化工艺、降低制造成本。此外，在本 申请实施例中，通过第一导电层形成扫描线和数据线段的同时，可以形成栅极，其中，栅极 与扫描线连接。当所述刻蚀阻挡层为导电材料时，形成刻蚀阻挡图形的同时可以形成源极 和漏极；当所述刻蚀阻挡层为非导电材料时，形成连接线段、公共电极和像素电极的同时还 可以形成源极和漏极。 0078 【实施例二】 0079 请参考图5和图6，其中，图5是本发明实施例二的阵列基板的俯视示意图；图6 是图5所示的阵列基板BB处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说 明/显示本发明实施例实现数据线和像素电极分离的方式，因此很。

37、多相关性较低的结构做 了省略处理；特别的，在图5中，为了清楚地说明/显示几个重要结构之间的关系，将基板、 薄膜晶体管等不是那么重要的结构做了省略处理。 0080 如图5和图6所示，在本实施例二中，所述阵列基板包括： 0081 基板； 0082 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线30以及与所述 多条扫描线30绝缘交叉的多条数据线，每一数据线被所述多条扫描线30分成多段，形成多 个数据线段31； 0083 位于所述第一导电层上的第一绝缘层32； 0084 位于所述第一绝缘层32上的刻蚀阻挡层，所述刻蚀阻挡层的材料为导电材料，所 述刻蚀阻挡层包括多个刻蚀阻挡图形33，所述刻蚀阻。

38、挡图形33覆盖所述扫描线30和数据 线交叉处的扫描线30； 0085 位于所述刻蚀阻挡层上的第二绝缘层34； 0086 位于所述第二绝缘层34上的第二导电层，所述第二导电层包括一个或者多个连 接线段35； 0087 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线30与所述数据线 交叉处，所述扫描线30与所述数据线交叉处具有两个所述过孔，其中一个过孔暴露出一数 据线段31的一部分以及所述刻蚀阻挡图形33的一部分；另一个过孔暴露出另一数据线段 31的一部分以及所述刻蚀阻挡图形33的一部分，所述连接线段35通过所述过孔与所述数 据线段31电连接。 0088 本实施例二与实施例一的差别在于，。

39、在实施例一中，在每一“扫描线与所述数据线 交叉处”设置有一个过孔，而在本实施例二中，在每一“扫描线与所述数据线交叉处”设置有 两个过孔。此外，在本实施例二中，所述刻蚀阻挡层的材料为导电材料，由此，通过每一个过 孔中的连接线段35与所述刻蚀阻挡图形33电连接即可形成能够导通的数据线。 0089 在本实施例二中，在制造所述阵列基板的过程中，形成所述过孔所使用的掩膜板 上设置有两个过孔图形，在此指每一“扫描线与所述数据线交叉处”设置有两个过孔图形。 0090 其他在本实施例二中未提及的内容可相应参考实施例一，本实施例二不再赘述。 0091 【实施例三】 0092 请参考图7和图8，其中，图7是本发明。

40、实施例三的阵列基板的俯视示意图；图8 说 明 书CN 103985714 A 10 7/9页 11 是图7所示的阵列基板CC处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说 明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做 了省略处理；特别的，在图7中，为了清楚地说明/显示几个重要结构之间的关系，将基板、 薄膜晶体管等不是那么重要的结构做了省略处理。 0093 如图7和图8所示，在本实施例三中，所述阵列基板包括： 0094 基板； 0095 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线40以及与所述 多条扫描线40绝缘交叉的多条数据线，每一数据。

41、线被所述多条扫描线40分成多段，形成多 个数据线段41； 0096 位于所述第一导电层上的第一绝缘层42； 0097 位于所述第一绝缘层42上的刻蚀阻挡层，所述刻蚀阻挡层的材料为非导电材料， 所述刻蚀阻挡层包括多个刻蚀阻挡图形43，所述刻蚀阻挡图形43覆盖所述扫描线40和数 据线交叉处的扫描线40； 0098 位于所述刻蚀阻挡层上的第二绝缘层44； 0099 位于所述第二绝缘层44上的第二导电层，所述第二导电层包括一个或者多个连 接线段45； 0100 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线40与所述数据线 交叉处，所述扫描线40与所述数据线交叉处具有两个所述过孔，其中一个过。

42、孔暴露出一数 据线段41的一部分以及所述刻蚀阻挡图形43的一部分；另一个过孔暴露出另一数据线段 41的一部分以及所述刻蚀阻挡图形43的一部分，所述连接线段45通过所述过孔与所述数 据线段41电连接。 0101 本实施例三与实施例二的差别在于，在实施例二中，所述刻蚀阻挡层的材料为导 电材料；而在本实施例三中，所述刻蚀阻挡层的材料为非导电材料。因此，在本实施例三中， 两个过孔中的两个连接线段45电连接，由此即可形成能够导通的数据线。 0102 其他在本实施例三中未提及的内容可相应参考实施例一和实施例二，本实施例三 不再赘述。 0103 【实施例四】 0104 请参考图9和图10，其中，图9是本发明。

43、实施例四的阵列基板的俯视示意图；图10 是图9所示的阵列基板DD处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说 明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做 了省略处理；特别的，在图9中，为了清楚地说明/显示几个重要结构之间的关系，将基板、 薄膜晶体管等不是那么重要的结构做了省略处理。 0105 如图9和图10所示，在本实施例四中，所述阵列基板包括： 0106 基板； 0107 位于所述基板上的第一导电层，所述第一导电层包括多条扫描线50以及与所述 多条扫描线50绝缘交叉的多条数据线，每一数据线被所述多条扫描线50分成多段，形成多 个数据线段51； 。

44、0108 位于所述第一导电层上的第一绝缘层52； 0109 位于所述第一绝缘层52上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图 说 明 书CN 103985714 A 11 8/9页 12 形53，所述刻蚀阻挡图形53覆盖所述扫描线和数据线交叉处的扫描线50； 0110 位于所述刻蚀阻挡层上的第二绝缘层54； 0111 位于所述第二绝缘层54上的第二导电层，所述第二导电层包括一个或者多个连 接线段55； 0112 其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线50与所述数据线 交叉处，并暴露出相邻的两个所述数据线段51各自的至少一部分以及所述刻蚀阻挡图形 53的至少一部分，所述连。

45、接线段55通过所述过孔将所述相邻的两个数据线段51电连接。 0113 本实施例四与实施例一的差别在于，实施例一中，过孔位于所述扫描线与所述数 据线交叉处，并至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分，所述连 接线段通过所述过孔与所述数据线段电连接；而在本实施例四中，所述过孔位于所述扫描 线与所述数据线交叉处，并暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻 蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连 接。其中，在本实施例四中，所述刻蚀阻挡层即可以是导电材料，也可以是非导电材料。 0114 在此，可以认为本实施例四中的过孔与实施例一中的过孔。

46、的大小不同，由此，实施 例一中仅暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分；而本实施例四中暴 露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分。 0115 由此，在本实施例四中，在阵列基板的制作工艺中，同样的，形成所述过孔所使用 的掩膜板上设置有一个过孔图形，在此指每一“扫描线与所述数据线交叉处”设置有一个 过孔图形，由此，在光刻工艺时，曝光对准更加简单、精确，从而简化工艺并且提高所形成的 阵列基板的质量及可靠性。特别的，刻蚀阻挡层到扫描线的距离可影响过孔到扫描线的距 离，从而不需要精确限制过空的距离，也就是说可以通过刻蚀阻挡层到扫描线的距离予以 调整，由于。

47、对过孔的刻蚀精度大大降低了，从而也大大降低了工艺难度。 0116 因此，本实施例四的阵列基板可通过如下方法予以实现，相应的，可参考图11，上 述阵列基板的制造方法包括： 0117 步骤S60：提供一基板； 0118 步骤S61：在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描 线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多 段，形成多个数据线段； 0119 步骤S62：在所述第一导电层上形成第一绝缘层； 0120 步骤S63：在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多 个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描。

48、线； 0121 步骤S64：在所述刻蚀阻挡层上形成第二绝缘层； 0122 步骤S65：在所述扫描线与所述数据线交叉处形成过孔，暴露出相邻的两个所述 数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述 过孔将所述相邻的两个数据线段电连接； 0123 步骤S66：在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一 个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。 0124 此外，在本实施例四中，所述刻蚀阻挡层为导电材料，由此通过每一个过孔中的连 接线段55与所述刻蚀阻挡图形53电连接即可形成能够导通的数据线。 说 明 书CN 10398571。

49、4 A 12 9/9页 13 0125 其他在本实施例四中未提及的内容可相应参考实施例一、实施例二和实施例三， 本实施例四不再赘述。 0126 【实施例五】 0127 请参考图13和图12，其中，图12是本发明实施例五的阵列基板的俯视示意图；图 13是图12所示的阵列基板EE处的剖面示意图。在此，需说明的是，图示主要是为了清晰 的说明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结 构做了省略处理；特别的，在图12中，为了清楚地说明/显示几个重要结构之间的关系，将 基板、薄膜晶体管等不是那么重要的结构做了省略处理。 0128 如图12和图13所示，在本实施例五中，所述阵列基板包括： 0129 基板； 0130 位于所述基板上。