《嵌入式可重构数据处理方法、装置及系统.pdf》由会员分享，可在线阅读，更多相关《嵌入式可重构数据处理方法、装置及系统.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102799561 A (43)申请公布日 2012.11.28 C N 1 0 2 7 9 9 5 6 1 A *CN102799561A* (21)申请号 201210206529.X (22)申请日 2012.06.18 G06F 15/177(2006.01) (71)申请人龙芯中科技术有限公司 地址 100190 北京市海淀区中关村科学院南 路10号 (72)发明人符兴建 邓珊珊 章立生 (74)专利代理机构北京康信知识产权代理有限 责任公司 11240 代理人吴贵明 李志刚 (54) 发明名称 嵌入式可重构数据处理方法、装置及系统 (57) 摘要 本发明提。
2、供了一种嵌入式可重构数据处理方 法、装置及系统，其中，该方法包括：处理装置接 收处理器发送的更改协处理器的FPGA的指令；处 理装置根据指令选取更改协处理器的FPGA所需 的配置文件以完成对协处理器的FPGA的更改，其 中，处理装置与处理器和协处理器分别相连接。本 发明解决了相关技术中改变协处理器的FPGA的 配置过程需要占用处理器时间较长而造成的影响 系统性能的问题，进而达到了提高系统性能的效 果。 (51)Int.Cl. 权利要求书2页 说明书6页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 3 页 1/2页 2 1.一种。
3、嵌入式可重构数据处理方法，用于对嵌入式可重构数据处理系统的数据进行处 理，所述嵌入式可重构数据处理系统包括处理器和协处理器，其特征在于，所述方法包括： 处理装置接收所述处理器发送的更改所述协处理器的FPGA的指令；以及 所述处理装置根据所述指令选取更改所述协处理器的FPGA所需的配置文件以完成对 所述协处理器的FPGA的更改， 其中，所述处理装置与所述处理器和所述协处理器分别相连接。 2.根据权利要求1所述的方法，其特征在于，在所述处理装置根据所述指令选取更改 所述协处理器的FPGA所需的配置文件之后，该方法还包括： 所述处理装置判断是否已完成对所述协处理器的FPGA的更改；以及 若判断结果为。
4、是，则所述处理装置向所述处理器发送已完成对所述协处理器的FPGA 的更改的消息。 3.根据权利要求1所述的方法，其特征在于，所述处理装置根据所述指令选取更改所 述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的更改包括： 所述处理装置根据接收到的所述指令从Flash芯片中选取更改所述协处理器的FPGA 所需的配置文件以完成对所述协处理器的FPGA的配置，其中，所述Flash芯片用于存储更 改所述协处理器的FPGA的配置文件。 4.根据权利要求3所述的方法，其特征在于，在所述处理装置接收所述处理器发送的 更改协处理器的FPGA的指令之前，还包括： 所述处理装置接收所述处理器发送的。
5、更改所述协处理器的FPGA的配置文件，并将所 述配置文件写入所述Flash芯片中。 5.一种嵌入式可重构数据处理装置，其特征在于，包括： 接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；以及 配置模块，用于根据所述接收模块接收的指令选取更改所述协处理器的FPGA所需的 配置文件以完成对所述协处理器的FPGA的更改。 6.根据权利要求5所述的装置，其特征在于，还包括： 判断模块，用于判断是否已完成对所述协处理器的FPGA的更改；以及 发送模块，用于在所述判断模块判断结果为是时，向所述处理器发送已完成对所述协 处理器的FPGA的更改的消息。 7.根据权利要求5所述的装置，其特征在于，还。
6、包括：Flash芯片，用于存储更改所述协 处理器的FPGA的配置文件。 8.根据权利要求7所述的装置，其特征在于，所述配置模块还用于在接收所述处理器 发送的更改所述协处理器的FPGA的指令之前，接收所述处理器发送的更改所述协处理器 的FPGA的配置文件，并将所述配置文件写入所述Flash芯片中。 9.一种嵌入式可重构数据处理系统，其特征在于，包括： 处理器； 协处理器，与所述处理器连接通讯；以及 在线配置控制单元，与所述处理器和所述协处理器连接通讯，其中，所述在线配置控制 单元包括：接收模块，用于接收所述处理器发送的更改所述协处理器的FPGA的指令；配置 模块，用于根据所述接收模块接收的指令选。
7、取更改所述协处理器的FPGA所需的配置文件 权 利 要 求 书CN 102799561 A 2/2页 3 以完成对所述协处理器的FPGA的更改。 10.根据权利要求9所述的系统，其特征在于，所述在线配置控制单元还包括： 判断模块，用于判断是否已完成对所述协处理器的FPGA的更改；以及 发送模块，用于在所述判断模块判断结果为是时，向所述处理器发送已完成对所述协 处理器的FPGA的更改的消息。 11.根据权利要求9所述的系统，其特征在于，还包括：Flash芯片，用于存储更改所述 协处理器的FPGA的配置文件。 12.根据权利要求11所述的系统，其特征在于，所述配置模块还用于在接收所述处理 器发送的。
8、更改所述协处理器的FPGA的指令之前，接收所述处理器发送的更改所述协处理 器的FPGA的配置文件，并将所述配置文件写入所述Flash芯片中。 权 利 要 求 书CN 102799561 A 1/6页 4 嵌入式可重构数据处理方法、 装置及系统 技术领域 0001 本发明涉及计算机领域，具体而言，涉及一种嵌入式可重构数据处理方法、装置及 系统。 背景技术 0002 在一些特定的数据处理领域，受限于通用处理器对大规模数据运算的性能不高， 一般设计中会选择使用硬件协处理器完成数据计算的任务，系统中的通用处理器只需负责 数据流控制及任务分发、收集。 0003 传统的数据处理系统会采用专用硬件协处理器的。
9、方式，比如专门用于数字信号处 理的DSP(Digital Signal Processor，数字信号处理器)芯片，专门的向量计算部件等。这 种方式的优点是协处理器性能较高，针对某一类型的计算能够获得很高的性能提升。但同 样也存在很大的缺点，专用的协处理器只能针对专用的领域，是的这种系统的应用范围受 到很大的局限性。 0004 随着FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片被开发出 来，可重构计算逐渐得到人们的关注。利用FPGA芯片作为数据处理系统的硬件协处理器， 可以通过专用的配置接口改变FPGA内部电路的功能以满足不同应用的需求。这种方式既 。
10、保留了使用专用协处理器带来的性能提升，又具有使用通用处理器方法实现数据计算的灵 活性。 0005 现有技术方案的工作过程如图1所示，协处理器器的FPGA功能改变主要有两种方 式，一种如图中的配置过程1所示，使用专门的配置接口，由外部设备将配置数据写入协处 理器的FPGA；第二种如图中配置过程2所示，由系统处理器从本地内存或者存储单元中读 取配置文件，通过系统中的控制电路写入协处理器的FPGA。配置过程1相对比较简单，也 是调试时最常用的方法，但是这种方法需要外部设备，无法满足系统运行中根据需要改变 FPGA目的；配置过程2很好的解决了1中无法实现的功能，系统可以在运行中根据任务的 需求，选择配。
11、置文件写入FPGA中。但这种方法同样存在一个缺点，配置过程中需要占用处 理器较长时间，从配置开始到配置结束控制单元无法处理其它事情，这对于一些有实时性 要求的系统或者控制单元本身性能表现不是很好的系统，会严重影响系统的性能。 0006 针对相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造 成的影响系统性能的问题，目前尚未提出有效的解决方案。 发明内容 0007 本发明提供了一种嵌入式可重构数据处理方法、装置及系统，以解决相关技术中 改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问 题。 0008 根据本发明的一个方面，提供了一种嵌入式可重构数据。
12、处理方法，用于对嵌入式 可重构数据处理系统的数据进行处理，嵌入式可重构数据处理系统包括处理器和协处理 说 明 书CN 102799561 A 2/6页 5 器，该方法包括：处理装置接收处理器发送的更改协处理器的FPGA的指令；处理装置根据 指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改，其中，处 理装置与处理器和协处理器分别相连接。 0009 进一步地，在处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完 成对协处理器的FPGA的更改之后，该方法还包括：处理装置判断是否已完成对协处理器的 FPGA的更改；若判断结果为是，则处理装置向处理器发送已完成对协处。
13、理器的FPGA的更改 的消息。 0010 进一步地，处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成 对协处理器的FPGA的更改包括：处理装置根据接收到的指令从Flash芯片中选取更改协处 理器的FPGA所需的配置文件以完成对协处理器的FPGA的配置，其中，Flash芯片用于存储 更改协处理器的FPGA的配置文件。 0011 进一步地，在处理装置接收处理器发送的更改协处理器的FPGA的指令之前，还 包括：处理装置接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入 Flash芯片中。 0012 根据本发明的另一方面，提供了一种嵌入式可重构数据处理装置，该装置包括：接。
14、 收模块，用于接收处理器发送的更改协处理器的FPGA的指令；配置模块，用于根据接收模 块接收的指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更 改。 0013 进一步地，该装置还包括：判断模块，用于判断是否已完成对协处理器的FPGA 的更改；发送模块，用于在判断模块判断结果为是时，向处理器发送已完成对协处理器的 FPGA的更改的消息。 0014 进一步地，该装置还包括：Flash芯片，用于存储更改协处理器的FPGA的配置文 件。 0015 进一步地，配置模块还用于在接收处理器发送的更改协处理器的FPGA的指令之 前，接收处理器发送的更改协处理器的FPGA的配置文件，并。
15、将配置文件写入Flash芯片中。 0016 根据本发明的一个方面，提供了一种嵌入式可重构数据处理系统，包括：处理器； 协处理器，与处理器连接通讯；在线配置控制单元，与处理器和协处理器连接通讯，其中，在 线配置控制单元包括：接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；配 置模块，用于根据接收模块接收的指令选取更改协处理器的FPGA所需的配置文件以完成 对协处理器的FPGA的更改。 0017 进一步地，在线配置控制单元还包括：判断模块，用于判断是否已完成对协处理器 的FPGA的更改；发送模块，用于在判断模块判断结果为是时，向处理器发送已完成对协处 理器的FPGA的更改的消息。 00。
16、18 进一步地，还包括：Flash芯片，用于存储更改协处理器的FPGA的配置文件。 0019 进一步地，配置模块还用于在接收处理器发送的更改协处理器的FPGA的指令之 前，接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。 0020 在本发明中，在处理器外部增加更改协处理器的FPGA的处理装置，在嵌入式可重 构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协 处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处 说 明 书CN 102799561 A 3/6页 6 理的事情，从而有效的解决了相关技术中改。
17、变协处理器的FPGA的配置过程需要占用处理 器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。 附图说明 0021 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中： 0022 图1是根据相关技术中更改协处理器的FPGA的过程的一种优选的示意图； 0023 图2是根据本发明实施例的嵌入式可重构数据处理系统的一种优选的结构示意 图； 0024 图3是根据本发明实施例的嵌入式可重构数据处理系统的另一种优选的结构示 意图； 0025 图4是根据本发明实施例的嵌入式可重构数据处理系统的。
18、又一种优选的结构示 意图； 0026 图5是根据本发明实施例的嵌入式可重构数据处理装置的一种优选的结构示意 图； 0027 图6是根据本发明实施例的嵌入式可重构数据处理装置的另一种优选的结构示 意图；以及 0028 图7是根据本发明实施例的嵌入式可重构数据处理方法的一种优选的流程示意 图。 具体实施方式 0029 下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的 情况下，本申请中的实施例及实施例中的特征可以相互组合。 0030 实施例1 0031 本优选的实施例提供了一种嵌入式可重构数据处理系统，其中，图2示出该系统 的一种优选的结构图，该系统包括如下部分：处理器10；协。
19、处理器12，该协处理器12与处 理器10连接通讯；在线配置控制单元14，与处理器10和协处理器12连接通讯，其中，在线 配置控制单元14包括：接收模块121，用于接收处理器10发送的更改协处理器12的FPGA 的指令；配置模块122，用于根据接收模块121接收的指令选取更改协处理器12的FPGA所 需的配置文件以完成对协处理器12的FPGA的更改。 0032 在上述优选的实施方式中，在处理器外部增加更改协处理器的FPGA的处理装置， 在嵌入式可重构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执 行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以。
20、 处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程 需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效 果。 0033 在本发明一个优选的实施方式中，还对上述在线配置控制单元14进行了优化，具 体而言，如图3所示，在线配置控制单元14还包括：判断模块123，与配置模块122连接，用 于判断是否已完成对协处理器12的FPGA的更改；发送模块124，与判断模块123连接，用 说 明 书CN 102799561 A 4/6页 7 于在判断模块123判断结果为是时，向处理器10发送已完成对协处理器12的FPGA的更改 的消息。 0034 优选地。
21、，该系统还包括Flash芯片，用于存储更改协处理器12的FPGA的配置文 件。其中，Flash芯片可以位于在线配置控制单元14中，也可以独立存在，在线配置控制单 元14根据接收到的指令从Flash芯片中选取更改协处理器12的FPGA所需的配置文件以 完成对协处理器12的FPGA的配置。 0035 在本发明的一个优选的实施方式中，配置模块122还用于在接收处理器10发送的 更改协处理器12的FPGA的指令之前，接收处理器10发送的更改协处理器12的FPGA的配 置文件，并将配置文件写入Flash芯片中。 0036 具体而言，图4示出该系统的另一种优选的结构示意图，处理器10的可以从本地 内存或存。
22、储单元或外部接口获取需要使用到的各种配置文件，预先发送给在线配置控制单 元14的配置模块122，并写入到Flash芯片中。在系统运行过程中，当需要更改协处理器 12的FPGA的功能时，处理器10会将需要的功能指令发送给在线配置控制单元14，在接收 到处理器10发送的指令后，在线配置控制单元14选取所需的配置文件及完成FPGA的配置 工作。优选的，当配置工作完成后，在线配置控制单元14会发送一个配置完成信号告知处 理器10。FPGA的配置过程类似于数据传输中的DMA操作，无需处理器的过多干涉。 0037 在本发明的另一个优选的实施方式中，提供了上述系统的具体构成，下面结合图4 进行进一步说明。优。
23、选的，该系统采用龙芯嵌入式SoC作为处理器10，使用两片Xilinx的 Vertex 2FPGA分别作为协处理器12和在线配置控制单元14，使用一片三星的EEPROM芯片 作为外挂Flash芯片。优选的，用作在线配置控制单元14的FPGA的内部逻辑会在上电后 自动由外接的专有PROM载入，这是Xilinx FPGA上电时的一种自动配置方法，该在线配置 控制单元14的FPGA内部的逻辑在系统运行过程中不会改变。在上述嵌入式可重构数据处 理系统中，总线1为PCI总线，总线3为EMI(Embedded Memory Interface)总线，优选的， 总线1上挂在有PCI接口的网络控制器，用于系统启。
24、动后通过网络从外部load需要的配置 文件，然后通过在线配置控制单元14写入Flash芯片。上述系统在需要特定功能的协处理 器12帮助进行数据计算时(例如进行FFT计算)，可以将需要的功能通知在线配置控制单 元14，该单元根据需要的功能在Flash中查找对应的配置文件，然后通过Xilinx FPGA提供 的并行下载接口SelectMap下载到协处理器12的FPGA中，下载完成后在线配置控制单元 14会通知处理器10，然后处理器10可以通过PCI总线和协处理器12进行数据通信，进而 完成加速计算。 0038 实施例2 0039 基于实施例1提供的嵌入式可重构数据处理系统，本发明还提供了一种嵌入式。
25、可 重构数据处理装置，该嵌入式可重构数据处理装置的功能对应于上述系统中的嵌入式可重 构数据处理装置，具体来说，如图5所示，该装置包括：接收模块121，用于接收处理器发送 的更改协处理器的FPGA的指令；配置模块122，用于根据接收模块121接收的指令选取更 改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改。 0040 在上述优选的实施方式中，在处理器外部增加更改协处理器的FPGA的处理装置， 在系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的 FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情， 说 明 书CN 10。
26、2799561 A 5/6页 8 从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长 而造成的影响系统性能的问题，进而达到了提高系统性能的效果。 0041 在本发明一个优选的实施方式中，还对上述嵌入式可重构数据处理装置进行了优 化，具体而言，如图6所示，在嵌入式可重构数据处理装置还包括：判断模块123，与配置模 块122连接，用于判断是否已完成对协处理器的FPGA的更改；发送模块124，与判断模块 123连接，用于在判断模块123判断结果为是时，向处理器发送已完成对协处理器的FPGA的 更改的消息。 0042 优选地，该装置还包括Flash芯片，用于存储更改协处理。
27、器的FPGA的配置文件。优 选的，Flash芯片可以位于嵌入式可重构数据处理装置中，也可以独立存在。嵌入式可重构 数据处理装置根据接收到的指令从Flash芯片中选取更改协处理器的FPGA所需的配置文 件以完成对协处理器的FPGA的配置。 0043 在本发明的一个优选的实施方式中，配置模块122还用于在接收处理器发送的更 改协处理器的FPGA的指令之前，接收处理器发送的更改协处理器的FPGA的配置文件，并将 配置文件写入Flash芯片中。 0044 具体而言，处理器的可以从本地内存或存储单元或外部接口获取需要使用到的各 种配置文件，预先发送给嵌入式可重构数据处理装置的配置模块122，并写入到Fl。
28、ash芯片 中。在系统运行过程中，当需要更改协处理器单元的FPGA的功能时，处理器会将需要的功 能指令发送给嵌入式可重构数据处理装置，在接收到处理器发送的指令后，嵌入式可重构 数据处理装置选取所需的配置文件及完成FPGA的配置工作。优选的，当配置工作完成后， 嵌入式可重构数据处理装置会发送一个配置完成信号告知处理器。FPGA的配置过程类似于 数据传输中的DMA操作，无需处理器的过多干涉。 0045 实施例3 0046 在上述实施例1和实施例2的基础上，本发明还提供了一种嵌入式可重构数据处 理方法，用于对嵌入式可重构数据处理系统的数据进行处理，嵌入式可重构数据处理系统 包括处理器和协处理器，具体。
29、地，如图7所示，该方法包括： 0047 S702，处理装置接收处理器发送的更改协处理器的FPGA的指令； 0048 S704，处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协 处理器的FPGA的更改，其中，处理装置与处理器和协处理器分别相连接。 0049 在上述优选的实施方式中，在处理器外部增加更改协处理器的FPGA的处理装置， 在嵌入式可重构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执 行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以 处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程 需要。
30、占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效 果。 0050 在本发明一个优选的实施方式中，还对上述嵌入式可重构数据处理方法进行了优 化，具体而言，在处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协 处理器的FPGA的更改之后，该方法还包括：处理装置判断是否已完成对协处理器的FPGA的 更改；以及若判断结果为是，则处理装置向处理器发送已完成对协处理器的FPGA的更改的 消息。 说 明 书CN 102799561 A 6/6页 9 0051 优选地，处理装置根据接收到的指令从Flash芯片中选取更改协处理器的FPGA所 需的配置文件以完成对协处理器的。
31、FPGA的配置，其中，Flash芯片用于存储更改协处理器 的FPGA的配置文件。 0052 在本发明的一个优选的实施方式中，在处理装置接收处理器发送的更改协处理器 的FPGA的指令之前，还包括：处理装置接收处理器发送的更改协处理器的FPGA的配置文 件，并将配置文件写入Flash芯片中。 0053 具体而言，处理器的可以从本地内存或存储单元或外部接口获取需要使用到的各 种配置文件，预先发送给处理装置，并写入到Flash芯片中。在系统运行过程中，当需要更 改协处理器单元的FPGA的功能时，处理器会将需要的功能指令发送给处理装置，在接收到 处理器发送的指令后，处理装置选取所需的配置文件及完成FPG。
32、A的配置工作。优选的，当 配置工作完成后，处理装置会发送一个配置完成信号告知处理器。FPGA的配置过程类似于 数据传输中的DMA操作，无需处理器的过多干涉。 0054 从以上的描述中，可以看出，本发明在处理器外部增加更改协处理器的FPGA的处 理装置，在系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处 理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理 的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器 时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。 0055 显然，本领域的技术人员应该明白。
33、，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储 在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示 出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或 步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。 0056 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。 说 明 书CN 102799561 A 1/3页 10 图1 图2 说 明 书 附 图CN 102799561 A 10 2/3页 11 图3 图4 说 明 书 附 图CN 102799561 A 11 3/3页 12 图5 图6 图7 说 明 书 附 图CN 102799561 A 12 。