运算放大器电路结构.pdf

《运算放大器电路结构.pdf》由会员分享，可在线阅读，更多相关《运算放大器电路结构.pdf（13页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103023446 A (43)申请公布日 2013.04.03 C N 1 0 3 0 2 3 4 4 6 A *CN103023446A* (21)申请号 201210104785.8 (22)申请日 2012.04.06 100134716 2011.09.27 TW H03F 3/45(2006.01) (71)申请人联合聚晶股份有限公司 地址中国台湾台北市 (72)发明人林柏志 (74)专利代理机构隆天国际知识产权代理有限 公司 72003 代理人冯志云 吕俊清 (54) 发明名称 运算放大器电路结构 (57) 摘要 本发明公开了一种运算放大器电路结构，包 。

2、括具有第一电流镜比的第一电流镜；与第一电流 镜电性连接并具有第二电流镜比的第二电流镜； 与第一电流镜及第二电流镜电性连接的输入部， 可为轨对轨电路；同时电性连接在输入部与第一 电流镜之间以及输入部与第二电流镜之间，并相 对应地具有第一输出阻抗及第二输出阻抗的输出 部，可为高通过率的缓冲电路；以及电性连接输 入部及输入部的电源；其中，第一电流镜比等于 第二电流镜比，第一输出阻抗等于第二输出阻抗， 以避免产生偏置电压。 (30)优先权数据 (51)Int.Cl. 权利要求书1页 说明书6页 附图5页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 6 页 附。

3、图 5 页 1/1页 2 1.一种运算放大器电路结构，其特征在于，包含： 一第一电流镜，具有一第一电流镜比； 一第二电流镜，与该第一电流镜电性连接，该第二电流镜具有一第二电流镜比； 一输入部，与该第一电流镜及该第二电流镜电性连接； 一输出部，同时电性连接在该输入部与该第一电流镜之间以及该输入部与该第二电流 镜之间，并相对应地具有一第一输出阻抗及一第二输出阻抗；以及 一电流源，电性连接该输入部； 其中，该第一电流镜比等于该第二电流镜比，该第一输出阻抗等于该第二输出阻抗，以 避免产生一偏置电压。 2.如权利要求1所述的运算放大器电路结构，其特征在于，该运算放大器电路结构的 一增益值的调整，通过调整。

4、该第一电流镜比或该第二电流镜比来完成。 3.如权利要求1所述的运算放大器电路结构，其特征在于，还包括一第三电流镜及一 第四电流镜，该第三电流镜具有一第三电流镜比且电性连接该第一电流镜相对该输入部的 一侧，该第四电流镜具有一第四电流镜比且电性连接该第二电流镜相对该输入部的一侧， 该第三电流镜比等于该第四电流镜比，且等于该第一电流镜比及该第二电流镜比，而该第 三电流镜与该第一电流镜之间电性连接一第一可变阻抗，该第四电流镜与该第二电流镜之 间电性连接一第二可变阻抗，通过调整该第一可变阻抗及该第二可变阻抗，以避免产生该 偏置电压。 4.如权利要求3所述的运算放大器电路结构，其特征在于，其中，该输入部为。

5、一轨对轨 放大器电路。 5.如权利要求3所述的运算放大器电路结构，其特征在于，其中，该输出部为具有高通 过率的一缓冲电路。 权 利 要 求 书CN 103023446 A 1/6页 3 运算放大器电路结构 技术领域 0001 本发明与运算放大器有关，特别是关于一种利用电流镜(current mirror)的镜比 (mirror ratio)并控制负载大小，以调整增益(gain)并避免偏置电压(offset voltage) 的运算放大器电路结构。 背景技术 0002 运算放大器是各种电子装置中一个重要的电路组成元件，其广泛地应用于家电、 工业及科学仪器等领域。电路设计者常可使用运算放大器来实现。

6、许多不同的运作功能，如 缓冲器、滤波器、类比至数字转换器等。 0003 理想的运算放大器具备下列特性：输入阻抗无限大、输出阻抗等于零、开回路增益 无限大、共模互斥比(Common Mode Rejection Ratio)无限大、频宽无限大。然而，由于半 导体工艺及集成电路技术的限制，实际运算放大器存在某些非理想特性。因此，现有技术以 一偏置电压(Offset Voltage)代表运算放大器的非理想性。为了补偿运算放大器的非理 想性，业界已提出许多偏置电压消除方法及其相关装置。 0004 举例来说，现有可消除偏置电压的放大器装置包含一单位增益运算放大器、一偏 置电压消除装置及一等效电压源；单位。

7、增益运算放大器的增益为1，即输出电压等于输入 电压，其包含一输入级电路及一输出级电路；等效电压源用来表示单位增益运算放大器的 非理想性(不存在于实际电路上)，其所产生的电压表示单位增益运算放大器的偏置电压， 而偏置电压消除装置则用来补偿偏置电压，其包含有至少三开关及一电容。 0005 其中，偏置电压消除装置利用单位增益运算放大器的虚拟短路(Virtual Short) 特性，消除偏置电压(offset voltage)的影响，其运作方式如下。 0006 首先，当放大器装置操作于一偏置电压储存模式时，其中二开关导通，而另一开关 关闭，则单位增益运算放大器的正输入端与输出端间的电压差(即偏置电压)。

8、会对电容充 电；接着，当放大器装置操作于一偏置电压消除模式时，原关闭的开关导通，而原导通的二 开关关闭，则电容两端所储存的电压差，其大小及极性可抵消偏置电压的影响，使得(输入 电压为0时)正输入端与输出端间的电压差为0，因而消除偏置电压。 0007 当放大器装置的输出电压随着输入电压而改变时，偏置电压消除装置通过切换三 开关的导通与关闭，可补偿偏置电压的影响。 0008 然而，当单位增益运算放大器的输出端耦接于一电容，输出电压随输入电压改变 的时间会受单位增益运算放大器的扭转率(Slew Rate)影响，亦即输出电压无法与输入电 压同步改变，使得输出电压与输入电压的差距在某一段时间之内不等于0。

9、；在此情形下，储 存于电容的电压值会因输出电压的偏移而改变，即不等于偏置电压的值；如此一来，当放大 器装置操作于偏置电压消除模式时，由于电容的电压值不等于偏置电压的值，使得偏置电 压无法完全被消除，因而影响放大器装置的性能及其使用范围，且其结构亦无法针对增益 值作调整。 说 明 书CN 103023446 A 2/6页 4 发明内容 0009 本发明目的在于提供一种运算放大器电路结构，能同时地满足较小偏置电压 (offset voltage)与较高增益(Gain)。 0010 为达上述目的，本发明提供一种运算放大器电路结构，包含：一第一电流镜，具有 一第一电流镜比；一第二电流镜，与该第一电流镜。

10、电性连接，该第二电流镜具有一第二电流 镜比；一输入部，与该第一电流镜及该第二电流镜电性连接；一输出部，同时电性连接在该 输入部与该第一电流镜之间以及该输入部与该第二电流镜之间，并相对应地具有一第一输 出阻抗及一第二输出阻抗；以及一电流源，电性连接该输入部；其中，该第一电流镜比等于 该第二电流镜比，该第一输出阻抗等于该第二输出阻抗，以避免产生一偏置电压。 0011 该运算放大器电路结构的一增益值的调整，通过调整该第一电流镜比或该第二电 流镜比来完成。 0012 另，该运算放大器电路结构，还包括一第三电流镜及一第四电流镜，该第三电流镜 具有一第三电流镜比且电性连接该第一电流镜相对该输入部的一侧，该。

11、第四电流镜具有一 第四电流镜比且电性连接该第二电流镜相对该输入部的一侧，该第三电流镜比等于该第四 电流镜比，且等于该第一电流镜比及该第二电流镜比，而该第三电流镜与该第一电流镜之 间电性连接一第一可变阻抗，该第四电流镜与该第二电流镜之间电性连接一第二可变阻 抗，通过调整该第一可变阻抗及该第二可变阻抗，以避免产生该偏置电压。 0013 其中，该输入部为一轨对轨(rail to rail)放大器电路，该输出部为具有高通过 率的一缓冲电路。 附图说明 0014 图1是表示本发明运算放大器电路结构一第一实施例的电路图； 0015 图2是表示本发明运算放大器电路结构一第二实施例的电路图； 0016 图3是。

12、表示本发明运算放大器电路结构该第二实施例中Vds-Id的曲线图； 0017 图4是表示本发明运算放大器电路结构一第三实施例的电路图； 0018 图5是表示本发明运算放大器电路结构一第四实施例的电路图。 0019 其中，附图标记说明如下： 0020 1运算放大器电路结构； 0021 2第一电流镜； 0022 3第二电流镜； 0023 4输入部； 0024 5输出部； 0025 6电流源； 0026 7第三电流镜； 0027 8第四电流镜； 0028 Id电流； 0029 Io电流； 0030 IX电流； 0031 IY电流； 说 明 书CN 103023446 A 3/6页 5 0032 Out。

13、put_A输出点； 0033 Output_B输出点； 0034 Tr1Tr44晶体管； 0035 R1第一可变阻抗； 0036 R2第二可变阻抗； 0037 R3R6可变阻抗； 0038 R7R9阻抗； 0039 Vds漏极电压； 0040 VIN+正极输入端； 0041 VIN-负极输入端； 0042 I电流。 具体实施方式 0043 虽然本发明使用了几个较佳实施例进行解释，但是下列图式及具体实施方式仅仅 是本发明的较佳实施例；应说明的是，下面所揭示的具体实施方式仅仅是本发明的例子，并 不表示本发明限于下列图式及具体实施方式。 0044 请参考图1，表示本发明运算放大器电路结构一第一实施例。

14、的电路图。 0045 本实施例的运算放大器电路结构1包括一第一电流镜2、一第二电流镜3、一输入 部4、一输出部5及一电流源6；其中，输入部4为晶体管对Tr1、Tr2所构成，而第一电流镜 2具有一第一电流镜比且为晶体管对Tr3、Tr4所构成，第二电流镜具有一第二电流镜比 且为晶体管对Tr5、Tr6所构成，电源6为一电流源。 0046 其连接关系如下所述。晶体管Tr3、Tr5的源极电性连接晶体管Tr1的漏极，晶体 管Tr3、Tr4的栅极相互电性连接，晶体管Tr5、Tr6的栅极相互电性连接，晶体管Tr4、Tr6的 源极电性连接晶体管Tr2的漏极，而晶体管Tr1、Tr2的源极电性连接电源6，晶体管Tr。

15、1的 栅极为正极输入端VIN+，晶体管Tr2的栅极为负极输入端VIN-。 0047 图1中，若以取得输入配对晶体管(input pair transistor)Tr1，Tr2平衡后的 状态的漏极电流为Io，且以其各栅极输入电压VIN+与VIN-的电压不同时的电流分别为 Io+I、Io-I，以第一电流镜2(晶体管Tr3：Tr4)及第二电流镜3(晶体管Tr5：Tr6)的 电流镜比分别为，时，则图1中IX、IY的关系即成为： 0048 Io+IIX+*IY(1) 0049 Io-IIY+*IX(2) 0050 此处，若从式(1)与(2)针对IX，IY加以整理后，则： 0051 IX(Io(1-)+I。

16、(1+)/(1-)； 0052 IY(Io(1-)+I(1+)/(1-)； 0053 又，输出点Output_A的第一输出阻抗Ra若使用IoI而予以简化时，则： 0054 Ra(L/(2CW)/(IX) 0055 A/(Io(1-)/(1-)； 0056 此处，令A(L/(2CW)；式中L、W表示晶体管尺寸，表示电荷移动度，C则 表示氧化膜电容量。 说 明 书CN 103023446 A 4/6页 6 0057 同样地，输出点Output_B的第二输出阻抗Rb若使用IoI而予以简化时， 则：RbA/(Io(1-)/(1-)。 0058 又，输出点Output_A与Output_B的AC输出电压。

17、Va及Vb分别从Ra*(ACof IX) 与Rb*(AC of IY)，而成为 0059 VaRa*(IX/I)*I 0060 A*(1+)2)/(1-)(Io*(1-)*I(3) 0061 VbRb*(IY/I)*I 0062 A*(1-)2)/(1-)(Io*(1-)*I(4) 0063 此处，此运算放大器电路结构1的增益值(Gain)可表示成如以下。 0064 Gain(Va+Vb)/Vi，且Vi2*(A/(Io)*I； 0065 又，从式(3)与式(4)可得下列式子： 0066 Gain1/(2(1-)*(1+)/(1-)+(1+)/(1-)； 0067 此处，若K，则成为 0068 。

18、Gain1/(1-K2)*(1+K)/(1-K) 0069 (1+K)/(1-K)， 0070 即能以简单式子来表示增益值(Gain)。 0071 例1： 0072 在K0.75的情况下，亦即，电流镜比为43时， 0073 Gain(1+0.75)/(1-0.75) 0074 (1.75)/0.25 0075 5.29， 0076 Gain是5.29倍。 0077 例2： 0078 在K0.9的情况下，亦即，电流镜比为109时， 0079 Gain(1+0.9)/(1-0.9) 0080 (1.9)/0.1 0081 13.78， 0082 Gain是13.78倍。 0083 此运算放大器电路。

19、结构1构成为此次发明的基本构成，如前述例1、例2般可通过 电流镜的比率来调整增益值(Gain)。又，通过将电流镜比设为K使左右相同，由 于输入晶体管对(input transistor pair)(Tr1与Tr2)的漏极侧负载便会相同，因此电路 构成上偏置电压(offset voltage)便不会产生。 0084 请参考图2，表示本发明运算放大器电路结构一第二实施例的电路图。 0085 本实施例的运算放大器电路结构1与第一实施例的结构大致相同，其差异在于还 包括一第三电流镜7及一第四电流镜8；其中，第三电流镜7具有一第三电流镜比(K)且电 性连接第一电流镜2相对输入部4的一侧，第四电流镜8具有。

20、一第四电流镜比(K)且电性 连接第二电流镜3相对输入部4的一侧，第三电流镜比等于第四电流镜比，且同时等于第一 电流镜比及第二电流镜比，而第三电流镜7与第一电流镜2之间电性连接一第一可变阻抗 R1，第四电流镜8与第二电流镜3之间电性连接一第二可变阻抗R2，通过调整第一可变阻抗 说 明 书CN 103023446 A 5/6页 7 R1及第二可变阻抗R2，以避免产生偏置电压。 0086 而第三电流镜7由晶体管Tr7、Tr8所构成，第四电流镜8由晶体管Tr9、TR10所构 成，其连接关系为晶体管Tr7、TR8的栅极相互电性连接，且同时电性连接第一可变阻抗R1 远离输入部4的一侧，晶体管TR9、TR1。

21、0的栅极相互电性连接且同时电性连接第二可变阻抗 R2邻近输入部4的一侧，晶体管Tr7、Tr8、Tr9、Tr10的源极分别电性连接晶体管Tr3、Tr4、 Tr5、Tr6的漏极，晶体管Tr3、Tr4的栅极电性连接第一可变阻抗R1邻近输入部4的一侧， 晶体管Tr5、Tr6电性连接第二可变阻抗R2远离输入部4的一侧。 0087 图2中，通过加入晶体管Tr7Tr10、第一可变阻抗R1、第二可变阻抗R2，即可将 电流镜设置成串联连接(cascade connection)。藉此，便成为电源电压即使变动电流镜的 电流比亦不会变动的构成。 0088 在图2的电路，电路构成上的偏置电压(offset volta。

22、ge)虽会被抵消，不过 却有因IC(Integrated Circuit，集成电路)工艺上的变动所产生的偏置电压(offset voltage)。例如，即使已将图中的晶体管Tr1与晶体管Tr2在电路图上设计成完全相同的 特性，亦会因IC制造过程中的误差而导致在晶体管Tr1与晶体管Tr2的特性产生差异。 0089 为了修正此偏置电压(offset voltage)，本发明中以可通过调整第一可变阻抗R1 或第二可变阻抗R2来达成。 0090 例如，在晶体管Tr1较晶体管Tr2往临界电压(Vth)较低的方向产生偏置电压 (offset voltage)的情况下，往使第一可变阻抗R1增大的方向调整。藉。

23、此，晶体管Tr1的 漏极电压(Vds)即变小，而可抵消偏置电压(offset voltage)；反之，在晶体管Tr1较晶体 管Tr2往临界电压(Vth)较高的方向产生偏置电压(offset voltage)的情况下，则往使第 二可变阻抗R2增大的方向调整。 0091 请参考图3，表示本发明运算放大器电路结构该第二实施例中Vds-Id的曲线图。 0092 若使用本发明的运算放大器电路结构1以抵消偏置电压(offset voltage)，则无 需在输入晶体管Tr1、Tr2的源极间插入电阻，即可确保较大的增益。又，如图3所示，由于 并非利用栅极电压(Vgs)而利用漏极电压(Vds)来作偏置调整，因此。

24、通过选择适当的阻抗 值，电流源电流即使产生变化，动作点电流Id在晶体管Tr1与晶体管Tr2之间亦大致相同。 亦即，电流源电流即使变动，亦可减少其影响。 0093 请参考图4，表示本发明运算放大器电路结构一第三实施例的电路图。 0094 又，如图4所示，可将输入部4变更成设置为PMOS与NMOS的互补构成的Rail to Rail(轨对轨)放大器电路，其加入晶体管Tr11Tr30以及可变阻抗R3R6所构成，详 细连接方式如图4所示，故不再赘述。 0095 在此时的输入部4亦通过将偏置抵消用可变阻抗R3R6置入串联电流镜 (cascade current mirror)(晶体管Tr13/Tr14、。

25、晶体管Tr15/Tr16、晶体管Tr17/Tr18、晶 体管Tr19/Tr20)的栅极之间，即可抵消更广范围的偏置电压。又，通过采用此种电路结构， 即可确保更广的输入动态范围(input dynamic range)。 0096 请参考图5，表示本发明运算放大器电路结构一第四实施例的电路图。 0097 又，如图5所示，通过在输出部5追加缓冲电路即可实现Rail to Rail(轨对轨) 输出，其中，缓冲电路(输出部5)由晶体管Tr31Tr44及阻抗R7R9所构成，其连接关 系如图5所示，故不再赘述。 说 明 书CN 103023446 A 6/6页 8 0098 又，通过增大电流源的电流，即可。

26、确保较高的输出通过速率(output through rate)。 0099 综上所述，本发明的运算放大器电路结构1通过通过电流镜2、3、7、8的电流镜 比(mirror ratio)，并调整其间的阻抗R1、R2，而达到同时满足较小偏置电压(offset voltage)及较高增益值(Gain)。 0100 虽然本发明以相关的较佳实施例进行解释，但是这并不构成对本发明权利要求的 限制。应说明的是，本领域的技术人员根据本发明的思想能够构造出很多其他类似实施例， 这些均在本发明的权利要求保护范围之中。 说 明 书CN 103023446 A 1/5页 9 图1 说 明 书 附 图CN 103023446 A 2/5页 10 图2 说 明 书 附 图CN 103023446 A 10 3/5页 11 图3 说 明 书 附 图CN 103023446 A 11 4/5页 12 图4 说 明 书 附 图CN 103023446 A 12 5/5页 13 图5 说 明 书 附 图CN 103023446 A 13 。