高阻负载静态随机存取存储器 本发明涉及高阻负载静态随机存取存储器(SRAM)，更具体地说涉及对SRAM的改进，该SRAM具有由多晶体的硅(多晶硅)层制成的高阻负载和CMOS晶体管。
在各种半导体器件中，SRAM已被作为存储装置广泛使用。典型的SRAM包括排列成矩阵的多个存储单元，每个存储单元用于存储数据“高”或“低”。高阻负载SRAM单元，即一种典型的SRAM单元通常具有完成一对高阻负载的功能的多晶硅膜，该多晶硅膜提供了用于SRAM的简单结构。
参看图1，典型的SRAM单元通常具有一个触发器，该触发器包括在电源线Vcc和地线之间并联连接的第一和第二反向器。第一反向器具有串联连接的第一高阻负载R1和第一驱动晶体管(MOSFET或IGFET)T1，而第二反向器具有串联连接的第二高阻负载R2和第二驱动晶体管T2。将第一高阻负载R1的一端和第一驱动晶体管T1的漏极连接在一起地第一存储器节点A1被连接到第二驱动晶体管T2的栅极上，而将第二高阻负载R2的一端和第二驱动晶体管T2的漏极连接在一起的第二存储器节点A2被连接到第一驱动晶体管T1的栅极上。
第一存储器节点A1经过第一转换晶体管(transfer transistor)T3的源极/漏极通路连接到第一位线BL上，该晶体管T3具有用作字线W1的栅极。第二存储器节点A2经过第二转换晶体管T4的源极/漏极通路连接到第二位线rBL上，该晶体管T4具有用作字线W2的栅极，该字线W2接收与字线W1相同的信号。第一位线BL和第二位线rBL接收一对互补信号。
参看图2，其中示出了与第二存储器节点A2相似的第一存储器节点A1的剖面示意图。形成在硅衬底301上的n型扩散区322构成第一驱动晶体管T1的漏极，和第一转换晶体管T3的源/漏区之一(或第一源/漏区)，以及公共接触区。在形成于层间介质膜341和342中的通孔352中容纳接触栓373，该接触栓373将高阻负载层371和第二驱动晶体管T2的栅电极332与通孔352底部的n型扩散区相连。
图3示出图2中所示存储单元的示例性顶部平面图。图2是沿图3中的Ⅱ-Ⅱ线所作的剖面图。例如在JP-A-63(1988)-193558中描述了这些图中所示的结构。驱动晶体管T1具有用连接到地线的n型扩散区321做成的源极，用n型扩散区322做成的漏极和用第一层多晶硅膜做成的栅极331。第二驱动晶体管具有用连接到地线的n型扩散区325做成的源极，用n型扩散区324做成的漏极和用第一层多晶硅膜做成的栅极332。
第一转换晶体管T3具有用n型扩散区322做成的第一源/漏区，用连接到第一位线BL上的n型扩散区323做成的第二源/漏区，和用第二层多晶硅膜做成的栅极，该第二层多晶硅膜借助于层间绝缘膜的插入与第一层多晶硅膜相交，并构成字线333的一部分。
第二转换晶体管T4具有用n型扩散区324做成的第一源/漏区，用连接到第二位线rBL上的n型扩散区326做成的第二源/漏区，和用第二层多晶硅膜做成的栅极，该第二层多晶硅膜构成字线333的另一部分。
用第三层多晶硅膜371a做成的第一高阻负载(或负载电阻)R1通过构成第一存储器节点A1的接触栓在公共接触孔352a中被连接到n型扩散区322上。用第三层多晶硅膜371b做成的第二高阻负载R2通过构成第二存储器节点A2的接触栓在公共接触孔352b中被连接到n型扩散区324上。在接触栓和高阻负载层上，完成地线功能的地层和完成位线BL和rBL功能的位线层顺序形成在存储单元上。
在图3所示结构中，存储单元相对于点400是点对称的，其中驱动晶体管T1和T2，转换晶体管T3和T4，以及高阻负载R1和R2相互之间相对于点400分别是点对称的。
上述公共接触孔结构具有低接触电阻的优点，而点对称结构具有对存储单元内的电位和电流有极好的平衡的优点，由此改善SRAM在数据存储功能方面的可靠性。
但是，上述SRAM的结构在形成接触栓时每一位单元或每两位单元需要五层结构。包括用于驱动晶体管的栅极的第一层多晶硅膜，用于转换晶体管的栅极的第二层多晶硅膜，用于高阻负载的第三层多晶硅膜，用于地线的第四层多晶硅膜和用于位线的第五层铝膜的五层结构使SRAM的制造工艺复杂。
本发明的目的是提供一种具有较少数量的导电层而基本上不降低SRAM性能的SRAM。
本发明提供一种SRAM，包括半导体衬底，在半导体衬底上排列成矩阵的多个存储单元，为存储单元的每一列设置的一对位线，和为存储单元的每一行设置的一对字线。
每个存储单元包括第一和第二驱动晶体管，第一转换晶体管，第二转换晶体管，第一电阻和第二电阻，其中每个驱动晶体管具有连接到地线上的源极，用第一扩散区做成的漏极，以及栅极，第一转换晶体管具有用第一驱动晶体管的第一扩散区做成的第一源/漏区，连接到一个位线上的第二源/漏区，和连接到相应字线上的栅极，第二转换晶体管具有用第二驱动晶体管的第一扩散区做成的第一源/漏区，连接到另一个位线上的第二源/漏区，和连接到相应字线上的栅极，第一电阻用第一接触栓做成，将第一驱动晶体管的第一扩散区和第二驱动晶体管的栅极与电源线相连，第二电阻用第二接触栓做，将第二驱动晶体管的第一扩散区和第一驱动晶体管的栅极与电源线相连。
按照本发明的SRAM，能够以四层结构制造SRAM，这减少了SRAM的制造步骤，并提供了SRAM的简化结构。
从下面参照附图所作的说明中，本发明的上述和其它目的、特征和优点将变得更加显而易见。
图1是典型高阻负载SRAM的电路图；
图2是常规SRAM的剖面示意图；
图3是图2的常规SRAM的顶部平面图；
图4是根据本发明实施例的SRAM的顶部平面图；
图5是沿图4中的Ⅴ-Ⅴ线所作的剖面示意图。
现在参照附图更详细地说明本发明。
根据本发明第一实施例的SRAM具有以上参照图1所述的电路构造。更具体地说，SRAM单元具有一个触发器，该触发器包括在电源线Vcc和地线之间并联连接的第一和第二反向器。第一反向器具有串联连接的第一高阻负载R1和第一驱动晶体管(MOSFET或IGFET)T1，而第二反向器具有串联连接的第二高阻负载R2和第二驱动晶体管T2。将第一高阻负载R1的一端和第一驱动晶体管T1的漏极连接在一起的第一存储器节点A1被连接到第二驱动晶体管T2的栅极上，而将第二高阻负载R2的一端和第二驱动晶体管T2的漏极连接在一起的第二存储器节点A2被连接到第一驱动晶体管T1的栅极上。
第一存储器节点A1经过第一转换晶体管T3的源极/漏极通路连接到第一位线BL上，该晶体管T3具有用作字线W1的栅极。第二存储器节点A2经过第二转换晶体管T4的源极/漏极通路连接到第二位线rBL上，该晶体管T4具有用作字线W2的栅极，该字线W2接收与字线W1相同的信号。第一位线BL和第二位线rBL接收一对互补信号。
参看图4和5，第一驱动晶体管T1形成在硅衬底101上，并具有用n型扩散区102b做成的源极，用n型扩散区102a做成的漏极和用第一层多晶硅膜做成的栅极103a，该第一层多晶硅膜借助于栅氧化膜111b的插入形成在硅衬底101上。第一驱动晶体管T1的栅极103a朝向第二驱动晶体管T2和第二转换晶体管T4的扩散区上方延伸。第二驱动晶体管T2具有与第一驱动晶体管相似的结构，并包括用第一层多晶硅膜做成的、并朝向第一驱动晶体管T1和第一转换晶体管T3的扩散区105b上方延伸的栅极103b。
第一转换晶体管T3具有与第一驱动晶体管T1漏极共用的、用n型扩散区102a做成的第一源/漏区，用n型扩散区102c做成的第二源/漏区，和用第二层多晶硅膜做成的栅极104a，该第二层多晶硅膜借助于层间介质膜112的插入与第一层多晶硅膜交叉，并构成字线104的一部分。第二转换晶体管T4具有与第一转换晶体管T3相似的结构，并具有用第二层多晶硅膜做成的栅极104b，该第二层多晶硅膜构成字线104的另一部分。
第一公共接触栓105b将第二驱动晶体管T2的栅极103b的端部和用于第一驱动晶体管T1及第一转换晶体管T3的n型扩散区102a与构成高压电源Vcc的电源线106相连。类似地，第二公共接触栓105a将第一驱动晶体管T1的栅极的端部和用于第二驱动晶体管T2及第二转换晶体管T4的扩散区与电源线106相连。公共接触栓105a和105b由高阻多晶硅制成，从而分别构成第一高阻负载(或负载电阻)R1和第二高阻负载R2。
第一驱动晶体管T1的源极102b经过地接点107a连接到地线108a上，而第二驱动晶体管T2的源极经过地接点107b连接到地线108b上。
第一转换晶体管T3的n型扩散区102c经过位接触栓109a连接到第一位线110上，而第二转换晶体管T4的相应n型扩散区连接到未示出的第二位线上。栅极103a和104a在不同步骤中，分别作为第一层多晶硅膜和第二层多晶硅膜，分别形成在栅氧化膜111b和111a上。在其中接收位接触栓109a和109b的通孔中具有用于使位接触栓109a和109b与地线108b和108a绝缘的侧壁113。
在根据本发明的SRAM中，存储单元中的高阻负载R1和R2用接触栓105a和105b做成，其结果是电源线106和地线可用共同的导电层形成。此外，位接触栓109a和109b穿过地线108b和108a的结构使导电层能够是四层结构。
更具体地说，导电层包括完成驱动晶体管T1和T2的栅极103a和103b功能的第一层多晶硅膜，完成包括转换晶体管的栅极104a和104b的字线104功能的第二层多晶硅膜，完成电源线106和地线108a及108b功能的第三层多晶硅膜，和完成位线110功能的第四层铝膜。
由于描述以上的实施例只是作为例子，因此本发明并不局限于上述实施例，本领域技术人员可在不脱离本发明的范围的情况下由此容易地做出各种修改或变型。