具有应力减小互连的3D集成微电子组件及其制作方法.pdf

《具有应力减小互连的3D集成微电子组件及其制作方法.pdf》由会员分享，可在线阅读，更多相关《具有应力减小互连的3D集成微电子组件及其制作方法.pdf（26页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102820274 A (43)申请公布日 2012.12.12 C N 1 0 2 8 2 0 2 7 4 A *CN102820274A* (21)申请号 201110190684.2 (22)申请日 2011.07.08 13/157,202 2011.06.09 US H01L 23/488(2006.01) H01L 27/146(2006.01) H01L 21/60(2006.01) H01L 21/768(2006.01) (71)申请人奥普蒂兹公司 地址美国加利福尼亚州 (72)发明人 V.奥加涅相 (74)专利代理机构中国专利代理(香港)有限公 司。

2、 72001 代理人刘春元 蒋骏 (54) 发明名称 具有应力减小互连的3D集成微电子组件及 其制作方法 (57) 摘要 本发明涉及具有应力减小互连的3D集成微 电子组件及其制作方法。微电子组件及制造方法 包括第一微电子元件（包括具有第一和第二相对 表面的基板、半导体器件及位于第一表面处的电 耦合到半导体器件的导电焊盘）和第二微电子元 件（包括具有第一和第二相对表面的装卸器、第二 半导体器件及位于装卸器第一表面处的电耦合到 第二半导体器件的导电焊盘）。第一和第二微电子 元件集成，使得第二表面彼此面对。第一微电子元 件包括导电元件，每个导电元件均从第一微电子 元件的导电焊盘之一延伸、通过基板到第。

3、二表面。 第二微电子元件包括导电元件，每个导电元件均 在装卸器的第一和第二表面之间延伸。第一微电 子元件的导电元件电耦合到第二微电子元件的导 电元件。 (30)优先权数据 (51)Int.Cl. 权利要求书3页 说明书7页 附图15页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 3 页 说明书 7 页 附图 15 页 1/3页 2 1.一种微电子组件，包含： 第一微电子元件，包含： 具有第一和第二相对表面的基板， 半导体器件，以及 位于第一表面处的电耦合到半导体器件的导电焊盘； 第二微电子元件，包含： 具有第一和第二相对表面的装卸器， 第二半导体器件，以及 位于装卸。

4、器第一表面处的电耦合到第二半导体器件的导电焊盘； 第一和第二微电子元件彼此集成，使得第二表面彼此面对； 第一微电子元件包括导电元件，每个导电元件均从第一微电子元件的导电焊盘之一延 伸且通过基板到达第二表面； 第二微电子元件包括导电元件，每个导电元件均在装卸器的第一和第二表面之间延 伸；并且 第一微电子元件的导电元件中的每一个电耦合到该第二微电子元件的导电元件中的 至少一个。 2.根据权利要求1所述的微电子组件，其中第一微电子元件的半导体器件在基板上形 成。 3.根据权利要求1所述的微电子组件，其中第一微电子元件的导电元件中的每一个包 含： 在基板中形成的孔，其侧壁从基板的第二表面延伸到第一微电。

5、子元件的导电焊盘之 一； 沿着侧壁布置的柔性电介质材料；以及 导电材料，沿着柔性电介质材料布置且在基板的第二表面和第一微电子元件的一个导 电焊盘之间延伸。 4.根据权利要求3所述的微电子组件，其中柔性电介质材料包括聚合物。 5.根据权利要求3所述的微电子组件，其中对于第一微电子元件的导电元件中的每一 个，孔是锥形的，使得孔在一个导电焊盘处比在基板的第二表面处具有更小的剖面尺寸。 6.根据权利要求3所述的微电子组件，其中对于第一微电子元件的导电元件中的每一 个，侧壁相对于与基板的第一和第二表面垂直的方向在5和35之间的方向上延伸。 7.根据权利要求1所述的微电子组件，其中第二微电子元件还包含： 。

6、在装卸器中形成的腔体，其中第二微电子元件的半导体器件布置在该腔体中。 8.根据权利要求1所述的微电子组件，其中第二微电子元件的半导体器件在布置在腔 体中的基板上形成。 9.根据权利要求1所述的微电子组件，其中第二微电子元件的导电元件中的每一个包 含： 在装卸器中形成的孔，其侧壁在装卸器的第一和第二表面之间延伸； 沿着侧壁布置的柔性电介质材料；以及 导电材料，沿着柔性电介质材料布置且在装卸器的第一和第二表面之间延伸。 权 利 要 求 书CN 102820274 A 2/3页 3 10.根据权利要求9所述的微电子组件，其中柔性电介质材料包括聚合物。 11.根据权利要求9所述的微电子组件，其中对于第。

7、二微电子元件的导电元件中的每 一个，孔是锥形的，使得孔在装卸器的第二表面处比在第一表面处具有更小的剖面尺寸。 12.根据权利要求9所述的微电子组件，其中对于第二微电子元件的导电元件中的每 一个，侧壁相对于与装卸器的第一和第二表面垂直的方向在5和35之间的方向上延 伸。 13.根据权利要求1所述的微电子组件，其中第一微电子组件的半导体器件是图像传 感器且第二微电子组件的半导体器件是用于处理来自该图像传感器的信号的处理器。 14.根据权利要求13所述的微电子组件，其中图像传感器包含像素传感器阵列，每个 像素传感器包括用于将光能转换成电压信号的光电检测器，且其中处理器配置成接收电压 信号且计算或插值。

8、对于来自像素传感器的电压信号中的每一个的颜色和亮度值。 15.根据权利要求1所述的微电子组件，其中第一和第二微电子元件的集成包含多个 BGA互连，每个BGA互连电耦合在第一微电子元件的导电焊盘之一和第二微电子元件的导 电焊盘之一之间。 16.一种形成微电子组件的方法，包含： 提供第一微电子元件，该第一微电子元件包含： 具有第一和第二相对表面的基板， 半导体器件，以及 位于第一表面处的电耦合到半导体器件的导电焊盘； 提供第二微电子元件，该第二微电子元件包含： 具有第一和第二相对表面的装卸器， 第二半导体器件，以及 位于装卸器第一表面处的电耦合到第二半导体器件的导电焊盘； 形成导电元件，每个导电元。

9、件均从第一微电子元件的导电焊盘之一延伸且通过基板到 达第二表面； 形成导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸；以及 彼此集成第一和第二微电子元件，使得第二表面彼此面对且使得第一微电子元件的导 电元件中的每一个电耦合到第二微电子元件的导电元件中的至少一个。 17.根据权利要求16所述的方法，其中第一微电子元件的半导体器件在基板上形成。 18.根据权利要求16所述的方法，其中形成第一微电子元件的导电元件中的每一个包 含： 在基板中形成孔，其侧壁从基板的第二表面延伸到第一微电子元件的导电焊盘之一； 形成沿着侧壁布置的柔性电介质材料；以及 形成导电材料，该导电材料沿着柔性电介质材料布。

10、置且在基板的第二表面和第一微电 子元件的一个导电焊盘之间延伸。 19.根据权利要求18所述的方法，其中柔性电介质材料包括聚合物。 20.根据权利要求18所述的方法，其中对于第一微电子元件的导电元件中的每一个， 孔是锥形的，使得孔在一个导电焊盘处比在基板的第二表面处具有更小的剖面尺寸。 21.根据权利要求18所述的方法，其中对于第一微电子元件的导电元件中的每一个， 权 利 要 求 书CN 102820274 A 3/3页 4 侧壁相对于与基板的第一和第二表面垂直的方向在5和35之间的方向上延伸。 22.根据权利要求16所述的方法，还包含： 在装卸器中形成腔体；以及 将第二微电子元件的半导体器件布。

11、置在该腔体中。 23.根据权利要求16所述的方法，其中第二微电子元件的半导体器件在布置在腔体中 的基板上形成。 24.根据权利要求16所述的方法，其中形成第二微电子元件的导电元件中的每一个包 含： 在装卸器中形成孔，其侧壁在装卸器的第一和第二表面之间延伸； 形成沿着侧壁布置的柔性电介质材料；以及 形成导电材料，该导电材料沿着柔性电介质材料布置且在装卸器的第一和第二表面之 间延伸。 25.根据权利要求24所述的方法，其中柔性电介质材料包括聚合物。 26.根据权利要求24所述的方法，其中对于第二微电子元件的导电元件中的每一个， 孔是锥形的，使得孔在装卸器的第二表面处比在第一表面处具有更小的剖面尺寸。

12、。 27.根据权利要求24所述的方法，其中对于第二微电子元件的导电元件中的每一个， 侧壁相对于与装卸器的第一和第二表面垂直的方向在5和35的方向上延伸。 28.根据权利要求16所述的方法，其中第一微电子组件的半导体器件是图像传感器且 第二微电子组件的半导体器件是用于处理来自该图像传感器的信号的处理器。 29.根据权利要求28所述的方法，其中图像传感器包含像素传感器阵列，每个像素传 感器包括用于将光能转换成电压信号的光电检测器，且其中处理器配置成接收电压信号且 计算或插值对于来自像素传感器的电压信号中的每一个的颜色和亮度值。 30.根据权利要求16所述的方法，其中集成包含： 形成多个BGA互连，。

13、每个BGA互连电耦合在第一微电子元件的导电焊盘之一和第二微 电子元件的导电焊盘之一之间。 权 利 要 求 书CN 102820274 A 1/7页 5 具有应力减小互连的 3D 集成微电子组件及其制作方法 技术领域 0001 本发明涉及半导体封装，且更具体而言，涉及一种3D集成封装，其中半导体器件 封装安装在另一半导体器件封装上。 背景技术 0002 半导体器件的趋势是封装在较小封装（其在提供芯片外信令连接性时保护芯片） 中的较小集成电路（IC）器件（也称为芯片）。使用相关芯片器件（例如，图像传感器及其处 理器），实现尺寸减小的一种方式是将两个器件均形成为相同IC芯片的一部分（即，将它们 集成。

14、到单个集成电路器件中）。然而，这引起可能不利地影响操作、成本和产量的很多复杂 制造问题。用于组合相关芯片器件的另一种技术是3D IC封装，其通过在单个封装内部堆 叠分离的芯片或将一个芯片封装堆叠在另一芯片封装上而节省空间。 0003 3D封装可以导致增加的密度和较小的形状因子、较好的电性能（因为较短的互连 长度，这允许增加的器件速度和较低的功耗）、较好的异构集成（即，集成诸如图像传感器及 其处理器这样的不同功能层）以及较低的成本。 0004 然而，用于微电子封装的3D集成也面临着挑战，诸如3D处理基础设施和可维持 供应链的高成本。包括先通孔（Via-First）、后通孔（Via-Last）和中。

15、通孔（Via-middle）工 艺的用于形成穿硅通孔（TSV）的现有3D IC封装技术利用本质上复杂且昂贵的半导体光刻 工艺。因此，世界上很少公司可以付得起每年的CMOS R&D中的几十亿美元来保持步伐。此 外，IC封装之间的互连可能由于制造和安装期间招致的应力以及在操作期间招致的热或振 动应力而失败。需要一种补充的、成本有效的TSV解决方案，其通过堆叠和垂直互连多个芯 片来实现分离但紧密耦合的图像处理器（实现图像传感器上的像素阵列区域最大化）的使 用且实现直接存储器访问。 发明内容 0005 本发明是一种提供用于封装/包封IC器件的新颖3D集成封装的微电子组件，且 实现诸如图像传感器及其处理。

16、器这样的多个相关但不同的IC器件的3D集成。 0006 微电子组件包含第一和第二微电子元件。第一微电子元件包括具有第一和第二相 对表面的基板、半导体器件以及位于第一表面处的电耦合到半导体器件的导电焊盘。第二 微电子元件包括具有第一和第二相对表面的装卸器（handler）、第二半导体器件以及位于 装卸器第一表面处的电耦合到第二半导体器件的导电焊盘。第一和第二微电子元件彼此集 成，使得第二表面彼此面对。第一微电子元件包括导电元件，每个导电元件均从第一微电子 元件的导电焊盘之一延伸且通过基板到达第二表面。第二微电子元件包括导电元件，每个 导电元件均在装卸器的第一和第二表面之间延伸。第一微电子元件的导。

17、电元件中的每一个 电耦合到第二微电子元件的导电元件中的至少一个。 0007 形成微电子组件的方法包含提供第一和第二微电子元件。第一微电子元件包括具 有第一和第二相对表面的基板、半导体器件以及位于第一表面处的电耦合到半导体器件的 说 明 书CN 102820274 A 2/7页 6 导电焊盘。第二微电子元件包括具有第一和第二相对表面的装卸器、第二半导体器件以及 位于装卸器第一表面处的电耦合到第二半导体器件的导电焊盘。该方法还包含形成导电元 件，每个导电元件均从第一微电子元件的导电焊盘之一延伸且通过基板到达第二表面；形 成导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸；以及彼此集成第一和。

18、 第二微电子元件，使得第二表面彼此面对且使得第一微电子元件的导电元件中的每一个电 耦合到第二微电子元件的导电元件中的至少一个。 0008 本发明的其他目的和特征将通过说明书、权利要求书和附图的研究而变得显见。 附图说明 0009 图1-10是顺序地示出在形成第一封装结构中的封装结构的处理中的步骤的半导 体封装结构的剖面侧视图。 0010 图11-17是顺序地示出在形成第二封装结构中的封装结构的处理中的步骤的半 导体封装结构的剖面侧视图。 0011 图18是安装到第一封装结构的第二封装结构的剖面侧视图。 具体实施方式 0012 本发明是对于封装/包封IC器件而言理想的晶片级3D IC集成封装解决。

19、方案，且 实现诸如图像传感器及其处理器这样的多个相关IC器件的3D集成。在下文中，首先关于 形成用于第一IC器件的第一封装、然后用于第二IC封装的第二封装、然后集成两个封装以 形成集成两个IC器件的微电子组件来描述3D集成封装的形成。 0013 图1-10示出第一封装1的形成。第一封装形成工艺开始于如图1中所示的晶体装 卸器10。非限制性示例包括具有约600m的厚度的晶体的装卸器。如图2所示，在装卸器 中形成腔体12。腔体12可以通过使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或 任意其他类似的方法来形成。优选地，腔体12通过光刻等离子体蚀刻来形成，该光刻等离 子体蚀刻包括在装卸器10上。

20、形成光致抗蚀剂层、对光致抗蚀剂层图案化以露出装卸器10 的选择部分以及然后执行等离子体蚀刻工艺（例如，使用SF6等离子体）以去除装卸器10的 露出部分以形成腔体12。优选地，腔体不延伸超过晶体厚度的3/4，或至少在腔体的底部保 留约50m的最小厚度。等离子体蚀刻可以是各向异性的、锥形的、各向同性的或其组合。 0014 然后形成通过装卸器10的厚度、与腔体12相邻但是与腔体12连通的贯通孔（通 孔）14。孔14可以使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意类似方法 来形成。优选地，贯通孔14以与形成腔体12的类似方式通过等离子体蚀刻来形成（除了孔 14完全通过晶体装卸器10的厚度延。

21、伸）。等离子体硅蚀刻（例如，各向异性的、锥形的、各向 同性的或其组合）允许通孔剖面的各种形状。优选地，孔14的剖面是锥形的，其中在形成腔 体12所通过的表面处具有较大的尺寸。优选地，最小孔直径约为25m，且壁相对于与形成 孔14所通过的晶体装卸器的表面垂直的方向的角度介于5和35之间，使得孔在晶体装 卸器10的一个表面处具有比在另一表面处更小的剖面尺寸。 0015 如图4中所示，使用旋涂工艺、喷涂工艺、点胶工艺、电化学沉积工艺、层压工艺或 任意其他类似方法，贯通孔14然后被填充以柔性（compliant）电介质材料16。柔性电介质 是在所有三个正交方向上呈现柔性且可以适应硅（2.6 ppm/ 。

22、C）和铜（17 ppm/ C）互 说 明 书CN 102820274 A 3/7页 7 连之间的热膨胀系数（CTE）失配的相对软的材料（例如，阻焊剂）。柔性电介质材料16优选 地是诸如BCB（苯并环丁烯）、阻焊剂、阻焊膜或BT环氧树脂的聚合物。 0016 然后形成通过电介质材料16的贯通孔18。孔18可以通过使用用于较大尺寸的孔 18的CO 2 激光（例如，约70m的斑点尺寸）或用于较小尺寸的孔18（例如，直径小于50m） 的UV激光（例如，在355nm的波长下约20m的斑点尺寸）来形成。可以使用脉冲长度小于 140ns的介于10和50kHz之间的激光脉冲频率。贯通孔18的侧壁然后被金属化（即。

23、，被金 属化层20覆盖）。金属化工艺优选地开始于用于去除涂污在贯通孔18的内壁上的任意树 脂（由钻通诸如环氧、聚酰亚胺、氰酸酯树脂等的电介质材料导致）的除污工艺。该工艺涉及 使用-丁内酯和水的混合物接触树脂涂污以软化树脂涂污，接着是用碱性高锰酸盐溶液 处理以去除软化的树脂以及用水合酸性中和剂处理以中和并去除高锰酸盐残留。在除污处 理之后，初始导电金属化层20通过化学镀铜来形成，接着被光刻回蚀，使得在孔18的两端， 金属化层沿着电介质16远离孔18延伸短距离（例如，25m或更长）（但是不远至与晶体10 形成电接触）。通过来自表面粗糙度的固着效果而在电镀界面处获得粘合。所得到的结构 在图5中示出。。

24、 0017 然后在装卸器的不包含腔体22的开孔的表面上形成电介质层22。优选地，这通 过使用旋涂工艺或喷涂工艺在装卸器表面上施加光可成像的电介质而完成。光刻工艺（即， UV曝光、选择性材料去除）然后用于选择性地去除在贯通孔18和金属化层20的水平部分 之上的电介质22的部分（并且因此露出）。金属层然后被溅射在电介质层22上方。光刻工 艺（即，抗蚀剂层沉积、通过掩模的UV曝光、抗蚀剂的选择部分的去除以露出金属层的选择 部分、金属蚀刻以及光致抗蚀剂去除）用于选择性地去除金属层的部分，留下沉积在贯通孔 18上且与金属化层20电接触的金属焊盘24。所得到的结构在图6中示出。尽管没有示出， 金属焊盘24。

25、的中心可以具有通过那里与贯通孔18对准的小孔。 0018 如图7所示，IC芯片26被插入到腔体12中。IC芯片26包括集成电路（即，半导 体器件）27。IC芯片26通过电介质绝缘层28而与装卸器10绝缘。IC芯片26的插入和绝 缘层28的形成可以以若干方式执行。一种方式是在插入裸IC芯片26之前在腔体12的壁 上形成绝缘层28（例如通过喷涂环氧、通过电化学沉积等）。第二种方式是在芯片26被插 入到腔体12之前在IC芯片26的背面上形成绝缘层28。第三种方式是在芯片插入之前在 腔体壁和IC芯片背面上均形成绝缘层，其中两个绝缘层在芯片插入时接合在一起以形成 绝缘层28。IC芯片26包括在其底面上露。

26、出的接合焊盘30。 0019 然后在在腔体12内包封了IC芯片26的结构上形成包封绝缘层32。优选地，层32 使用光可成像的电介质（例如，阻焊剂）来形成。该层被预固化以部分去除溶剂，因此表面不 粘。然后执行光刻步骤（即通过掩模的UV曝光），在此之后，绝缘层32的选择部分被去除以 露出IC芯片接合焊盘30和延伸出贯通孔18的金属化层20。然后执行后固化以增加层32 的表面硬度。然后在绝缘层32上方沉积金属层（例如，通过金属溅射，接着是光可成像的抗 蚀剂层的沉积）。然后执行光刻步骤（即，通过掩模的UV曝光和选择性抗蚀剂层去除），接着 是通过光致抗蚀剂去除而露出的那些部分的选择性金属蚀刻，留下与IC。

27、芯片接合焊盘30 电接触的金属扇出和扇入接合焊盘34，且留下与延伸出贯通孔18的金属化层20电接触的 互连接合焊盘36。此处也可以发生接合焊盘34/36的金属电镀。所得到的结构在图8中示 出（在光致抗蚀剂去除之后）。 说 明 书CN 102820274 A 4/7页 8 0020 包封绝缘层38然后在绝缘层32和接合焊盘34/36上方形成，接着是选择性回 蚀以露出接合焊盘34/36。选择性回蚀可以通过光刻工艺执行以选择性地去除接合焊盘 34/36上方的层38的那些部分。然后使用焊接合金的丝网印刷工艺或通过植球工艺或通过 电镀工艺在接合焊盘34/36上形成BGA互连40。BGA（球栅阵列）互连是。

28、通常通过焊接或 部分熔融金属球到接合焊盘上形成的用于与对等导体形成物理和电接触的圆形导体。所得 的结构在图9中示出。 0021 然后在绝缘层22上方沉积金属层（例如，通过金属溅射，接着是光可成像的抗蚀 剂层的沉积）。然后执行光刻步骤（即，通过掩模的UV曝光和选择性抗蚀剂层去除），接着是 通过光致抗蚀剂去除而露出的那些部分的选择性金属蚀刻，留下与金属焊盘24电接触的 金属扇出和扇入接合焊盘52。此处也可发生接合焊盘52的金属电镀。然后绝缘层54在绝 缘层22和接合焊盘52上方形成，接着是选择性回蚀以露出接合焊盘52的选择部分。选择 性回蚀可以通过光刻工艺执行以选择性地去除接合焊盘52的选择部分上。

29、方的层54的那些 部分。所得到的结构是图10中所示的微电子器件（在光致抗蚀剂去除之后）。 0022 图11-17示出第二封装的形成。如图11所示，第二封装形成工艺开始于诸如例如 聚合物片60的柔性支持结构。非限制性示例可以包括具有约100m的厚度的聚合物片。如 图12所示，形成通过聚合物片支持结构60的孔62。孔62可以通过使用激光、等离子体蚀 刻工艺、喷砂工艺、机械研磨工艺或任意类似的方法来形成。优选地，孔62通过激光形成。 如图13所示，诸如透明玻璃晶片这样的透明保护层64附接到柔性聚合物片60，其中它覆盖 孔62。优选地，保护层64至少为100m厚。 0023 如图14中所示，柔性片和保。

30、护层60/64然后被附接到第二IC芯片66。在图14的 示例性实施例中，IC芯片66是图像传感器，其包括基板68、像素传感器阵列70、像素传感 器70上方的滤色片和微透镜阵列72以及电耦合到像素传感器70以用于从像素传感器提 供输出电信号的接合焊盘74。在基板/盖子60/64的附接之后，可以执行可选的硅基板68 的减薄，优选地留下厚度至少为50m的基板68。 0024 以与上面关于通过装卸器10形成电互连所描述类似的方式在硅68中形成电互 连。具体而言，如图15中所示，在基板68的底面中形成孔76，直到它们到达和露出接合焊 盘74。孔76可以使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或。

31、任意类似的方 法来形成。优选地，孔76通过等离子体蚀刻（例如，各向异性、锥形、各向同性或其组合）形 成，其允许孔剖面的各种形状。优选地，孔76的剖面是锥形的，在制备孔76所通过的表面 处具有较大尺寸而在接合焊盘74处具有较小尺寸。优选地，接合焊盘74的最小孔直径约 为10m，且壁相对于与形成孔76所通过的硅68的表面垂直的方向的角度介于5和35 之间。 0025 如图16中所示，使用旋涂工艺、喷涂工艺、点胶工艺、电化学沉积工艺、层压工艺 或任意其他类似方法来形成覆盖基板68的底面和填充孔76的柔性电介质材料78层。柔 性电介质材料78优选地是诸如BCB（苯并环丁烯）、阻焊剂、阻焊膜、BT环氧树。

32、脂或环氧丙 烯酸酯的聚合物。然后如图16中所示，形成通过电介质材料78的孔80。孔80通过使用用 于较大尺寸孔80的CO 2 激光（例如，约70m的斑点尺寸）或用于较小尺寸（例如，直径小于 50m）孔80的UV激光（例如，在355nm的波长下约20m的斑点尺寸）形成。可以使用脉冲 长度小于140ns的介于10和50kHz之间的激光脉冲频率。孔80的侧壁然后被金属化（即， 说 明 书CN 102820274 A 5/7页 9 覆盖有金属化层82），形成与接合焊盘74的电接触。金属化工艺优选地开始于用于去除涂 污在孔80的内壁上的任意树脂（钻通诸如环氧、聚酰亚胺、氰酸酯树脂等的电介质材料导 致）的。

33、除污工艺。该工艺涉及使用-丁内酯和水的混合物来接触树脂涂污以软化树脂涂 污，接着是用碱性高锰酸盐溶液处理以去除软化的树脂以及用水合酸性中和剂处理以中和 并去除高锰酸盐残留。在除污处理之后，初始导电金属化层82通过化学镀铜形成，接着是 光刻回蚀，使得金属化层沿着电介质78远离孔80延伸短距离。通过来自表面粗糙度的固 着效果而在电镀界面出获得粘合。所得到的结构在图16中示出。 0026 然后在绝缘层78上形成金属层（例如，通过金属溅射，接着是光可成像的抗蚀剂 层的沉积）。然后执行光刻步骤（即，通过掩模的UV曝光和选择性抗蚀剂层去除），接着是通 过光致抗蚀剂去除而露出的那些部分的选择性金属蚀刻，留下。

34、与从孔80延伸的金属化层 82电接触的金属接合焊盘84。此处也可以发生接合焊盘84的金属电镀。绝缘层86然后 在绝缘层78和接合焊盘84上方形成，接着是选择性回蚀以露出接合焊盘84。选择性回蚀 可以通过光刻工艺执行以选择性地去除接合焊盘84上方的层86的那些部分。然后使用焊 接合金的丝网印刷工艺或通过植球工艺或通过电镀工艺而在接合焊盘84上形成BGA互连 88。BGA（球栅阵列）互连是通常通过焊接或部分熔融金属球到接合焊盘上形成的用于与对 等导体形成物理和电接触的圆形导体。所得到的结构是图17中示出的微电子器件。 0027 然后，如图18中所示，第二封装2被集成（即，机械附接或安装）到第一封装。

35、1，其 中第二封装2的BGA互连88接触且形成与第一封装1的接合焊盘52的电连接。集成可以 使用常规拾放或管芯附接装置来执行。优选地，这在加热环境中执行，使得BGA互连88与 封装1和2均接合（且在其间形成牢固的电连接）。所得到的结构是一对彼此附接的微电子 器件，其中在它们彼此背对的相应表面（向外面对的表面）上具有接合焊盘。微电子器件之 一的接合焊盘耦合到另一微电子器件的向外面对的表面上的接合焊盘（经由通过第一微电 子器件延伸的导电元件和通过第二微电子器件延伸的导电元件），使得另一微电子器件的 向外面对的表面上的接合焊盘从两个微电子器件提供信号。 0028 上面描述且在附图中示出的IC封装技术。

36、及其制造方法具有若干优点。首先，硅基 IC芯片26容放在装卸器10内，该装卸器10提供IC芯片26的机械和环境保护。其次，利 用用于将IC芯片26固定在装卸器10内的柔性电介质材料28减小了可能不利影响二者的 热和机械应力。第三，使用具有用于封装IC芯片26的扇出和扇入焊盘的装卸器结构（其可 以在插入到封装10之前单独测试和验证），增强了可靠性和产量。第四，在装卸器10的共 同表面上提供两个芯片的电连接以用于高效的信号耦合和连接。第五，利用用于层32的晶 片级电介质层叠在很宽的频率范围上提供低阻抗。该阻抗可以与现有喷涂和旋涂电介质具 有相同或更低的数量级。这些超薄电介质层叠还提供抑制关于电源和。

37、接地面的噪声的优点 且对于在未来高速数字设计中实现可接受电性能而言将是重要的。 0029 通过孔18形成的贯通聚合物互连还具有很多优点。首先，这些互连是可靠地将电 信号从封装2通过装卸器结构10重新路由到包含用于IC芯片26的电接触的装卸器结构10 的相同侧的导电元件。其次，通过形成具有斜面的贯通孔14的壁，减小在晶体上潜在地损 害性诱生应力，该诱生应力可能来自于90度拐角。第三，孔14的倾斜侧壁还意味着不存在 可能导致与电介质材料16一起形成的缝隙的负角度区域。第四，通过先形成绝缘材料16， 然后在其上形成金属化层20，向装卸器10的晶体结构的金属扩散得以避免。第五，使用电 说 明 书CN 。

38、102820274 A 6/7页 10 镀工艺形成金属层20优于诸如溅射沉积之类的其它金属化技术，因为电镀工艺更不倾向 于损害绝缘材料16。第六，使用柔性绝缘材料16来形成孔18的侧壁是更加可靠的。最后， 使用激光钻通聚合物、除污以及金属电镀的贯通聚合物互连的创建比使用半导体溅射和金 属沉积工艺更便宜。 0030 通过孔80形成的贯通聚合物互连提供与通过孔18形成的上述那些相同的优点 （即，将电信号从接合焊盘74路由通过基板68的导电元件，用于经由接合焊盘84电耦合到 接合焊盘52）。另外，假定使用柔性材料16和78，则通过孔18和80形成的贯通聚合物互 连吸收否则可能损害周围结构的应力。通过。

39、使得孔80中的互连在接合焊盘74处终止、通 过在接合焊盘80上方具有柔性基板且通过使用用于绝缘层86的柔性材料，附加应力被吸 收。 0031 上述封装配置理想地用于（但不必限制于）IC芯片66是图像传感器且IC芯片26 是用于处理来自图像传感器的信号的处理器的上下文且在该上下文中被描述。图像传感器 是包括集成电路的互补金属氧化物半导体（CMOS）器件，该集成电路含有像素传感器阵列， 每个像素包含光电检测器以及优选地其自己的有源放大器。每个像素传感器将光能转换成 电压信号。可以在芯片上包括附加电路以将电压转换成数字数据。图像处理芯片包含（一 个或多个）硬件处理器和软件算法的组合。图像处理器收集来。

40、自各个像素传感器的亮度和 色度信息且使用它来计算/插值对于每个像素的正确的颜色和亮度值。图像处理器估算给 定像素的颜色和亮度数据，将它们与来自相邻像素的数据进行比较且然后使用去马赛克算 法以从不完整的颜色样品重构全色图像且产生用于该像素的适当亮度值。图像处理器还评 估完整图片且校正锐度并减小图像的噪声。 0032 图像传感器的演变导致图像传感器中的日益更高的像素计数以及诸如自动聚焦、 缩放和红眼消除、人脸跟踪等的附加照相机功能性，这要求可以以更高速度操作的更强大 的图像传感器处理器。摄影师不希望在他们可以实施拍摄之前等待照相机的图像处理器完 成其工作，他们甚至不希望告知某些处理正在照相机内部进。

41、行。因此，图像处理器必须优化 以在相同甚至更短的时间周期内处理更多的数据。 0033 要注意，本发明不限于上面描述和此处示出的（一个或多个）实施例，而是涵盖落 在所附权利要求的范围内的任意和所有变型。例如，此处对于本发明的引用并不旨在限制 任意权利要求或权利要求术语的范围，而是相反仅引用可以被一个或多个权利要求覆盖的 一个或多个特征。上述的材料、工艺和数值示例仅是示例性的，且不应认为限制了权利要 求。而且，从权利要求和说明书显见，并不是所有方法步骤必须以示出或要求保护的确切顺 序执行，而是以允许本发明的IC封装的适当形成的任意顺序单独或同时执行。单层材料可 以形成为这种或类似材料的多层，且反之。

42、亦然。尽管在IC芯片26是图像传感器处理器且 IC芯片66是图像传感器的上下文中公开了本发明的封装配置，但是本发明不必限制于那 些IC芯片。 0034 应当注意，如此使用的术语“上方”和“上”均包括性包括“直接位于上”（没有布 置于其间的中间材料、元件或空间）和“间接位于上”（有布置于其间的中间材料、元件或 空间）。同样，术语“相邻”包括“直接相邻”（没有布置于其间的中间材料、元件或空间）和 “间接相邻”（有布置于其间的中间材料、元件或空间），“安装到”包括“直接安装到”（没有 布置于其间的中间材料、元件或空间）和“间接安装到”（有布置于其间的中间材料、元件或 说 明 书CN 10282027。

43、4 A 10 7/7页 11 空间），且“电耦合”包括“直接电偶合到”（其间没有把元件电连接在一起的中间材料或元 件）和“间接电耦合到”（其间有把元件电连接在一起的中间材料或元件）。例如，“在基板上 方”形成元件可以包括直接在基板上形成元件，其间没有中间材料/元件，也可以在基板上 间接形成元件，其间具有一个或多个中间材料/元件。 说 明 书CN 102820274 A 11 1/15页 12 图 1图 2 说 明 书 附 图CN 102820274 A 12 2/15页 13 图 3 说 明 书 附 图CN 102820274 A 13 3/15页 14 图 4 说 明 书 附 图CN 102。

44、820274 A 14 4/15页 15 图 5 说 明 书 附 图CN 102820274 A 15 5/15页 16 图 6 说 明 书 附 图CN 102820274 A 16 6/15页 17 图 7 说 明 书 附 图CN 102820274 A 17 7/15页 18 图 8 说 明 书 附 图CN 102820274 A 18 8/15页 19 图 9 说 明 书 附 图CN 102820274 A 19 9/15页 20 图 10图 11 说 明 书 附 图CN 102820274 A 20 10/15页 21 图 12图 13 说 明 书 附 图CN 102820274 A 21 11/15页 22 图 14 说 明 书 附 图CN 102820274 A 22 12/15页 23 图 15 说 明 书 附 图CN 102820274 A 23 13/15页 24 图 16 说 明 书 附 图CN 102820274 A 24 14/15页 25 图 17 说 明 书 附 图CN 102820274 A 25 15/15页 26 图 18 说 明 书 附 图CN 102820274 A 26 。