《具有源极沟槽的沟槽式功率半导体元件的制造方法.pdf》由会员分享，可在线阅读，更多相关《具有源极沟槽的沟槽式功率半导体元件的制造方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102956481 A (43)申请公布日 2013.03.06 C N 1 0 2 9 5 6 4 8 1 A *CN102956481A* (21)申请号 201110237501.8 (22)申请日 2011.08.18 H01L 21/336(2006.01) H01L 21/28(2006.01) (71)申请人科轩微电子股份有限公司 地址中国台湾新北市 (72)发明人叶俊莹 许修文 (74)专利代理机构北京信慧永光知识产权代理 有限责任公司 11290 代理人姚垚 项荣 (54) 发明名称 具有源极沟槽的沟槽式功率半导体元件的制 造方法 (57) 摘要 一。
2、种具有源极沟槽的沟槽式功率半导体元件 的制造方法，首先，形成至少二个栅极沟槽于基材 内；然后，依序形成介电层与多晶硅结构于栅极 沟槽内；随后，形成至少一个源极沟槽于相邻二 个栅极沟槽之间；接下来，依序形成介电层与第 二多晶硅结构于源极沟槽内，并且第二多晶硅结 构位于源极沟槽的下部分；接下来，去除部分第 二介电层以裸露源极区与本体区；最后，于源极 沟槽内填入一导电结构，以电性连接第二多晶硅 结构、本体区与源极区。本发明提供的具有源极沟 槽的沟槽式功率半导体元件的制造方法，可以有 效缩减相邻栅极沟槽间的距离，以达到降低导通 电阻的目的。 (51)Int.Cl. 权利要求书2页 说明书6页 附图7页。
3、 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 7 页 1/2页 2 1.一种具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在于，至少包括下 列步骤： 提供一基材； 形成至少二个栅极沟槽于该基材内； 形成一第一介电层覆盖所述栅极沟槽的内侧表面； 形成一第一多晶硅结构于该栅极沟槽内； 形成至少一个源极沟槽于相邻的该二个栅极沟槽之间； 形成一第二介电层覆盖该源极沟槽的内侧表面； 形成一第二多晶硅结构于该源极沟槽的下部分； 形成一本体区于所述栅极沟槽间，该源极沟槽的深度大于该本体区的深度； 形成一源极区于该本体区的上部分； 去除部分该第二。
4、介电层以裸露该源极区与该本体区；以及 于该源极沟槽内填入一导电结构，以电性连接该本体区与该源极区。 2.如权利要求1所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，该源极沟槽的深度大于该栅极沟槽的深度，并且，该第二多晶硅结构的上表面位于该本 体区底面的上方。 3.如权利要求1所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，在形成该源极沟槽的步骤前，更包括形成一层间介电结构覆盖该第一多晶硅结构，该层 间介电结构同时定义该源极沟槽的位置。 4.如权利要求3所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，在形成该源极沟槽的步骤前，更包括以该层间介。
5、电结构为屏蔽，形成一重掺杂区于该本 体区内。 5.如权利要求4所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，该源极沟槽贯穿该重掺杂区，并留下部分该重掺杂区于该源极沟槽的侧边。 6.如权利要求3所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，在形成该源极沟槽的步骤后，更包括： 以等向性蚀刻技术，缩减该层间介电结构的宽度，以裸露位于该层间介电结构下方的 部分该本体区； 通过蚀刻后的该层间介电结构，蚀刻该本体区以形成一接触窗；以及 形成一重掺杂区于该接触窗底部。 7.如权利要求5所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，缩减该层间介电结构。
6、的宽度的步骤与去除部分该第二介电层的步骤同时进行。 8.如权利要求5所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，通过蚀刻后的该层间介电结构蚀刻该本体区的步骤同时去除部分该第二多晶硅结构， 以使该第二多晶硅结构的上表面位于该第二介电层上缘的下方。 9.如权利要求3所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征在 于，在形成该源极沟槽的步骤后，更包括通过该层间介电结构，以斜向离子植入方式形成一 重掺杂区于该源极沟槽的侧边。 10.如权利要求3所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征 权 利 要 求 书CN 102956481 A 2/2页 3 在。
7、于，形成该源极沟槽的步骤包括： 形成一间隔层于该层间介电结构的侧面；以及 通过该间隔层蚀刻该本体区，以形成该源极沟槽。 11.如权利要求10所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征 在于，在形成该间隔层的步骤前，更包括以该层间介电结构为屏蔽，形成一重掺杂区于该本 体区内。 12.如权利要求1所述的具有源极沟槽的沟槽式功率半导体元件的制造方法，其特征 在于，形成该源极沟槽的步骤早于形成该本体区的步骤。 权 利 要 求 书CN 102956481 A 1/6页 4 具有源极沟槽的沟槽式功率半导体元件的制造方法 技术领域 0001 本发明涉及一种沟槽式功率半导体元件的制作方法，特别。
8、涉及一种具有源极沟槽 的沟槽式功率半导体元件的制作方法。 背景技术 0002 导通电阻(Rds(on)的表现是评价沟槽式功率半导体元件的一个重要参数。导 通电阻的改善有助于减少电路操作的导通损失(conductive loss)。不过，对于沟槽式功 率半导体元件来说，导通电阻会同时受到沟槽式功率半导体元件的耐受电压(即崩溃电压 (breakdown voltage)的限制。亦即，若是通过增加磊晶层的厚度与阻值来提高沟槽式功 率半导体元件的耐受电压，同时会造成导通电阻的上升而增加导通损失。 0003 为了改善此问题，如图1所示，公开号6710403的美国专利，揭示在其栅极沟槽的 两侧分别制作一填。
9、有多晶硅材料的源极沟槽的技术，以降低沟槽式功率半导体元件的导通 电阻。不过，此技术需要至少三道微影步骤，分别定义栅极沟槽12、源极沟槽14与源极掺 杂区16。由于这些微影步骤并非采用自对准技术，因而容易导致对准误差的产生，进而影 响所设定的崩溃电压。此外，在此沟槽式功率半导体元件的源极沟槽14的两侧，还需要保 留足够范围的重掺杂区18，以降低本体与金属层的接触电阻。这些重掺杂区18与源极沟 槽14的制作，会限制相邻栅极沟槽12的间隔距离，而影响沟槽式功率半导体元件的密度， 进而影响其导通电阻。 发明内容 0004 有鉴于此，本发明的主要目的是提出一种具有源极沟槽的沟槽式功率半导体元件 及其制作。
10、方法，可以减少对准误差造成的影响，同时可以降低重掺杂区与源极沟槽的制作 对于导通电阻的不利影响。 0005 为达到上述目的，本发明提供一种具有源极沟槽的沟槽式功率半导体元件的制造 方法。此沟槽式功率半导体元件的制造方法至少包括下列步骤：(a)提供一基材；(b)形成 至少二个栅极沟槽于基材内；(c)形成一第一介电层覆盖栅极沟槽的内侧表面；(d)形成一 第一多晶硅结构于栅极沟槽内；(e)形成至少一个源极沟槽于相邻二个栅极沟槽之间；(f) 形成一第二介电层覆盖源极沟槽的内侧表面；(g)形成一第二多晶硅结构于源极沟槽的下 部分；(h)形成一本体区于相邻栅极沟槽间，本体区的深度小于源极沟槽的深度；(i)。
11、形成 一源极区于本体区的上部分；(j)去除部分第二介电层以裸露源极区与本体区；以及(k)于 源极沟槽内填入一导电结构，以电性连接本体区与源极区。 0006 本发明可以有效缩减相邻栅极沟槽间的距离，以达到降低导通电阻的目的。 0007 关于本发明的优点与精神可以借助以下的发明详述及所附附图得到进一步的了 解。 附图说明 说 明 书CN 102956481 A 2/6页 5 0008 图1为一典型沟槽式功率半导体元件的示意图； 0009 图2A至图2H显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 一实施例； 0010 图3A至图3D显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方。
12、法的第 二实施例； 0011 图4A至图4D显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 三实施例； 0012 图5显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第四实施 例； 0013 图6A至图6C显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 五实施例； 0014 图7A至图7C显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 六实施例； 0015 图8显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第七实施 例； 0016 【主要元件附图标记说明】 0017 栅极沟槽12 0018 源极沟槽14 0019 源极掺杂区16 0020 。
13、重掺杂区18 0021 基板100 0022 磊晶层110 0023 栅极沟槽120 0024 第一介电层130 0025 第一多晶硅结构140 0026 本体区150 0027 源极掺杂区160 0028 层间介电结构172 0029 重掺杂区179 0030 源极沟槽170 0031 第二介电层174 0032 第二多晶硅结构176，176 0033 导电结构180 0034 层间介电结构272 0035 源极沟槽270 0036 第二介电层274 0037 第二多晶硅结构276 0038 层间介电结构372 0039 源极沟槽370 说 明 书CN 102956481 A 3/6页 6 。
14、0040 第二介电层374 0041 第二多晶硅结构376 0042 蚀刻后层间介电结构372 0043 接触窗378 0044 重掺杂区379，379 0045 重掺杂区479 0046 源极沟槽470 0047 第二介电层374，474，674 0048 层间介电结构372 0049 层间介电结构572 0050 间隔层573 0051 源极沟槽570 0052 第二介电层574 0053 第二多晶硅结构576 0054 间隔层673 0055 第二介电层674 0056 层间介电结构672 0057 重掺杂区679 0058 源极沟槽670 具体实施方式 0059 图2A至图2H显示本发。
15、明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 一实施例。首先，如图2A所示，形成一N型磊晶层110(以下简称磊晶板)于一N型基板 100上，以构成一基材(base)。随后，以微影蚀刻方式，形成多个栅极沟槽120于磊晶层110 内。接下来，全面形成一第一介电层130覆盖栅极沟槽120的内侧表面。然后，形成一第一 多晶硅结构140于栅极沟槽120内。 0060 然后，如图2C所示，以离子植入步骤全面植入P型掺杂物，以形成P型本体区150 于相邻栅极沟槽120之间。然后，以另一道离子植入步骤全面植入N型掺杂物，以形成N型 源极掺杂区160于P型本体区150(以下简称本体区)的上部分。 0061。
16、 接下来，如图2D所示，形成一层间介电结构172覆盖第一多晶硅结构140。此层 间介电结构172并具有开口对准相邻栅极沟槽120间的本体区150的中央位置，以定义源 极沟槽的位置。随后，如图2E所示，以层间介电结构172为屏蔽，植入P型掺杂物于本体区 150内，以形成一P型重掺杂区179(以下简称重掺杂区)于源极掺杂区160的下方。 0062 接下来，如图2F所示，通过此层间介电结构172蚀刻磊晶层110，形成一源极沟槽 170贯穿本体区150。也就是说，源极沟槽170的深度大于本体区150的深度。值得注意的 是，在此蚀刻步骤后，仍然留有部分重掺杂区179于源极沟槽170的侧边。此外，在本实施。
17、 例中，源极沟槽170的深度大于栅极沟槽120的深度。然后，全面形成一第二介电层174覆 盖层间介电结构172与源极沟槽170的裸露表面。接下来，沉积多晶硅材料于源极沟槽170 内，并施以回蚀步骤去除多余的多晶硅材料，以形成一第二多晶硅结构176于源极沟槽170 说 明 书CN 102956481 A 4/6页 7 的一下部分。此第二多晶硅结构176的上表面位于本体区150底部的上方，但与源极掺杂 区160的上表面保留有一预设距离，以利于后续源极接触窗的制作。 0063 随后，如图2G所示，以蚀刻方式去除裸露于外的第二介电层。使源极沟槽170两 侧的本体区150与源极掺杂区160裸露于外。然后。
18、，如图2H所示，填入导电结构180(例如 一源极金属层)于源极沟槽170内，以电性连接第二多晶硅结构176、本体区150与源极掺 杂区160。 0064 本实施例所称的N型与P型为说明本案发明之用，而非以限制本发明。本发明当 然可适用于制造沟槽式功率半导体元件于P型基板上。 0065 图3A至图3D显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 二实施例。图3A的步骤承接本发明第一实施例的图2B的步骤。如图3A所示，在形成本体 区150之前，本实施例先形成层间介电结构272于第一多晶硅结构140上方，以定义源极沟 槽于相邻栅极沟槽120间。此层间介电结构272可以是一硬质氧化图案层。
19、(hard mask)。 然后，如图3B所示，通过层间介电结构272以蚀刻方式形成源极沟槽270于磊晶层110内。 在本实施例中，源极沟槽270的深度大于栅极沟槽120的深度。 0066 然后，全面形成一第二介电层274覆盖层间介电结构272与源极沟槽270的裸露 表面。接下来，沉积多晶硅材料于源极沟槽270内，并施以回蚀步骤去除多余的多晶硅材 料，以形成一第二多晶硅结构276于源极沟槽270的一下部分。此第二多晶硅结构276的 上表面与磊晶层110的上表面之间保留有一预设距离，以利于后续源极接触窗的制作。 0067 接下来，如图3C所示，以蚀刻方式去除裸露于外的第二介电层274，同时去除覆盖。
20、 于第一多晶硅结构140上方的层间介电结构272，以裸露位于源极沟槽270与栅极沟槽120 间的磊晶层110。随后，如图3D所示，以离子植入方式，依序形成本体区150与源极掺杂区 160于源极沟槽270与栅极沟槽120间。值得注意的是，此步骤所形成的本体区150，必须向 下延伸至第二介电层274的侧边。第二多晶硅结构276的上表面则是位于第二介电层274 上缘的上方。不过，本发明并不限于此。若是在形成本体区150与源极掺杂区160的步骤 后，增加一道蚀刻磊晶层110以形成源极接触窗的蚀刻步骤，第二多晶硅结构276的上表面 则可能会因此蚀刻步骤，而移动至第二介电层274上缘的下方。本实施例的后续。
21、步骤，如形 成层间介电结构覆盖第一多晶硅结构140、填入导电结构于源极沟槽270内，与之前揭示本 发明第一实施例相类似，在此不再重复。 0068 图4A至图4C显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 三实施例。图4A的步骤承接本发明第一实施例的图2D的步骤。如图4A所示，在形成层间 介电结构372于第一多晶硅结构140上以定义源极沟槽后，随即采取类似图2F与图2G的 步骤，通过层间介电结构372蚀刻磊晶层110以形成源极沟槽370贯穿本体区150，并于源 极沟槽370内依序形成一第二介电层374与第二多晶硅结构376。然后，以等向性蚀刻方 式，去除裸露于外的第二介电层374。
22、。值得注意的是，在本实施例中，层间介电结构372选 用与第二介电层374有相同或相类似蚀刻特性的材料，因此，在此等向性蚀刻步骤中，层间 介电结构372的表面亦会受到蚀刻，导致其宽度缩减而裸露部分位于其下方的本体区150。 不过，第一多晶硅结构140仍然为蚀刻后的层间介电结构372所覆盖。不过，本发明并不 限于此。层间介电结构372与第二介电层374亦可于利用两道不同的蚀刻步骤分别蚀刻。 0069 接下来，如图4B所示，通过蚀刻后的层间介电结构372蚀刻本体区150以形成一 说 明 书CN 102956481 A 5/6页 8 接触窗378。此接触窗378的宽度大于源极沟槽370并且自对准于源极。
23、沟槽370，因而在源 极沟槽370的上部分形成一阶梯状结构。此蚀刻步骤会同时去除部分的第二多晶硅结构 376，而使第二多晶硅结构376的上表面落于第二介电层374的上缘的下方。 0070 然后，如图4C所示，利用蚀刻后的层间介电结构372为屏蔽，植入P型掺杂物于 接触窗378的底部，以形成P型重掺杂区379于源极沟槽370两侧。随后，填入导电结构于 接触窗378与源极沟槽370内，即可完成此沟槽式功率半导体元件的制作。 0071 在本实施例中，P型重掺杂区379的下方覆盖有本体区150。不过，本发明并不限 与此。如图4D所示，就一较佳实施例而言，由于本实施例的第二多晶硅结构376有助于改 善功。
24、率半导体元件的崩溃电压，因此，P型重掺杂区379亦可以贯穿本体区150而延伸至 本体区150下方的N型区域，以提高其切换速度，而无庸顾虑此结构所会导致崩溃电压降低 的问题。 0072 图5显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第四实施 例。如图2E与图2F所示，在本发明的第一实施例中，P型掺杂物以准直方向植入本体区 150内以形成重掺杂区179，并且，此重掺杂区179于形成源极沟槽170前预先形成于本体 区150内。相较之下，本实施例中于形成源极沟槽470后，再以斜向离子植入方式，制作P 型重掺杂区479于源极沟槽470的两侧。就一较佳实施例而言，本实施例的层间介电结构 47。
25、2可选用与第二介电层474有相同或相类似蚀刻特性的材料。而在蚀刻去除裸露于外的 第二介电层474的步骤中，会同时扩大层间介电结构472的开口，以利于此斜向离子植入步 骤的进行。 0073 图6A至图6C显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 五实施例。图6A的步骤承接本发明第一实施例的图2D的步骤。如图中所示，在形成层间 介电结构572后，形成一间隔层573于层间介电结构572的侧面，以缩减层间介电结构572 所定义出的开口的大小。然后，如图6B所示，通过间隔层573蚀刻本体区150，以形成源极 沟槽570贯穿本体区150。随后，全面形成一第二介电层574覆盖层间介电结构5。
26、72、间隔 层573与源极沟槽570的裸露表面。然后，形成一第二多晶硅结构576于源极沟槽570的 一下部分。 0074 接下来，如图6C所示，以蚀刻方式去除裸露于外的第二介电层574，并利用同一道 蚀刻步骤去除间隔层573以裸露位于间隔层下方的源极掺杂区160。在本实施例中，间隔层 573选用与第二介电层574有相同或相类似蚀刻特性的材料，因此，此蚀刻步骤可以同时去 除第二介电层574与间隔层573。不过，本发明并不限于此。间隔层573与第二介电层372 亦可于利用两道不同的蚀刻步骤分别蚀刻去除。 0075 在去除间隔层573的步骤后，本实施例可采取类似图4B的制作步骤，先形成接触 窗于本体。
27、区150内，在植入P型掺杂物于接触窗底部；可采取类似图2E的步骤，通过层间介 电结构572，直接以离子植入方式植入P型重掺杂于源极掺杂区160下方；亦可采取类似图 5的步骤，以斜向离子植入方式，形成P型重掺杂区于源极沟槽两侧。 0076 图7A至图7C显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第 六实施例。相较于前述本发明第五实施例于去除间隔层573之后再制作P型重掺杂区679， 如图7A所示，本实施例则是在制作间隔层673前，预先以层间介电结构672为屏蔽，形成P 型重掺杂区679于本体区150内。随后，如图7B所示，形成间隔层673于层间介电结构672 说 明 书CN 102。
28、956481 A 6/6页 9 侧边，以定义源极沟槽670的位置。然后再蚀刻磊晶层110以形成源极沟槽670贯穿P型 重掺杂区679与本体区150。后续步骤与本发明第五实施例相类似。但是，由于本实施例于 形成源极沟槽670前已预先制作P型重掺杂区679于本体区150内。因此，如图7C所示， 蚀刻去除裸露的第二介电层674的步骤后，本实施例不需重复P型重掺杂区679的制作步 骤。 0077 图8显示本发明具有源极沟槽的沟槽式功率半导体元件的制造方法的第七实施 例。本实施例承接图7C的制作步骤。图7C所示的蚀刻步骤仅去除间隔层673与裸露于外 的第二介电层674，并未对源极掺杂区160进行蚀刻。本。
29、实施例则是在蚀刻去除间隔层673 与裸露于外的第二介电层674后，再去除原本位于间隔层673下方的源极掺杂区160，以增 加后续制作的金属层与P型重掺杂区679间的接触面积。值得注意的是，此蚀刻步骤同时 会去除部分第二多晶硅结构176，使第二多晶硅结构176的上表面落于第二介电层674 上缘的下方。 0078 如前述，本发明的沟槽式功率半导体元件的制造方法，可以使源极沟槽自对准于P 型重掺杂区，以避免对准误差。其次，本实施例所制造的沟槽式功率半导体元件的源极金属 层是通过源极沟槽的侧面连接源极掺杂区与P型重掺杂区，因而可以有效提高导电金属与 P型重掺杂区的接面面积。借此，本发明可以有效缩减相邻。
30、栅极沟槽间的距离，以达到降低 导通电阻的目的。 0079 但是以上所述，仅为本发明的较佳实施例而已，不能以此限定本发明的保护范围， 即凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明权利 要求涵盖的范围内。另外本发明的任一实施例或权利要求不须达到本发明所揭示的全部目 的或优点或特点。 说 明 书CN 102956481 A 1/7页 10 图1 图2A 图2B 图2C 说 明 书 附 图CN 102956481 A 10 2/7页 11 图2D 图2E 图2F图2G 说 明 书 附 图CN 102956481 A 11 3/7页 12 图2H 图3A 图3B图3C 说 明 书 附 图CN 102956481 A 12 4/7页 13 图3D 图4A 图4B 图4C 说 明 书 附 图CN 102956481 A 13 5/7页 14 图4D 图5 图6A 图6B 说 明 书 附 图CN 102956481 A 14 6/7页 15 图6C 图7A 图7B 图7C 说 明 书 附 图CN 102956481 A 15 7/7页 16 图8 说 明 书 附 图CN 102956481 A 16 。