氧化物介质层经时绝缘击穿可靠性测试方法.pdf

《氧化物介质层经时绝缘击穿可靠性测试方法.pdf》由会员分享，可在线阅读，更多相关《氧化物介质层经时绝缘击穿可靠性测试方法.pdf（9页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102820241 A (43)申请公布日 2012.12.12 C N 1 0 2 8 2 0 2 4 1 A *CN102820241A* (21)申请号 201210312690.5 (22)申请日 2012.08.29 H01L 21/66(2006.01) G01R 31/12(2006.01) (71)申请人上海宏力半导体制造有限公司 地址 201203 上海市浦东新区张江高科技园 区郭守敬路818号 (72)发明人张博 (74)专利代理机构上海思微知识产权代理事务 所(普通合伙) 31237 代理人郑玮 (54) 发明名称 氧化物介质层经时绝缘击穿可靠性。

2、测试方法 (57) 摘要 根据本发明的氧化物介质层经时绝缘击穿可 靠性测试方法包括：在多个测试期期间，对测试 结构施加应力加速电压，并且测试氧化物介质的 漏电流监测值；以及在多个注入期期间，不对测 试结构施加应力加速电压，而是向待测试的氧化 物介质层注入应力加速电流；其中，所述多个测 试期与多个注入期相互交错。在所述多个测试期 期间对测试结构施加的应力加速电压在各自的测 试期内保持恒定，并且之前的测试期期间对测试 结构施加的应力加速电压小于后续的测试期期间 对测试结构施加的应力加速电压。本发明提供了 一种更精确的氧化物介质层经时绝缘击穿可靠性 测试方法。 (51)Int.Cl. 权利要求书1页。

3、 说明书4页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 3 页 1/1页 2 1.一种氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于包括： 在多个测试期期间，对测试结构施加应力加速电压，并且测试氧化物介质的漏电流监 测值；以及 在多个注入期期间，不对测试结构施加应力加速电压，而是向待测试的氧化物介质层 注入应力加速电流； 其中，所述多个测试期与多个注入期相互交错。 2.根据权利要求1所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于， 在所述多个测试期期间对测试结构施加的应力加速电压在各自的测试期内保持恒定，并且 。

4、之前的测试期期间对测试结构施加的加速电压小于后续的测试期期间对测试结构施加的 加速电压。 3.根据权利要求2所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于， 在所述多个测试期期间对测试结构施加的加速电压恒定且相等。 4.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特 征在于，所述氧化物介质层是SiO 2 介质层或其他遂穿介质，如Al 2 O 3 等。 5.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特 征在于，所述氧化物介质层用作MOS晶体管的栅极氧化物介质层。 6.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法。

5、，其特 征在于，所有测试期的时间周期的时长相等。 7.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特 征在于，所有注入期的时间周期的时长相等。 8.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特 征在于，所有注入期内的注入应力加速电流的大小相等。 9.根据权利要求8所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特征在于， 所述注入应力加速电流的大小介于1uA-10mA的范围内。 10.根据权利要求1至3之一所述的氧化物介质层经时绝缘击穿可靠性测试方法，其特 征在于，所有测试期的时间周期的时长以及所有注入期的时间周期的时长为介于1ms-10m。

6、s 的范围内。 权 利 要 求 书CN 102820241 A 1/4页 3 氧化物介质层经时绝缘击穿可靠性测试方法 技术领域 0001 本发明涉及半导体制造工艺，更具体地说，本发明涉及一种氧化物介质层经时绝 缘击穿可靠性测试方法。 背景技术 0002 经过长期研究发现，经时绝缘击穿TDDB（time dependent dielectric breakdown，也称为经时介质击穿、经时击穿、与时间相关电介质击穿）是超大规模集成电路 MOS器件栅极氧化层失效的主要机制。 0003 经时绝缘击穿TDDB可靠性测试，是评价MOS晶体管的薄栅氧化层质量的重要方 法。具体地说，经时绝缘击穿TDDB可靠。

7、性测试指的是:在栅极上加恒定的电压，使器件处 于积累状态;经过一段时间后，氧化膜（氧化层）就会击穿(一般，栅极漏电流突然增大100 倍以上时的状态被定义为击穿)，这期间经历的时间就是在该条件下的寿命。 0004 对于经时绝缘击穿可靠性测试，一般在进行经时绝缘击穿可靠性测试时，需要花 费较长的时间，往往用高电压进行加速来缩短测试时间。JEDEC/FSA(JP-001)对TDDB可靠 性测试方法有指导性说明。 0005 但JEDEC/FSA(JP-001)的测试只是简单测试绝缘层随时间的耐电压能力。而在某 些具体的应用上，如闪存中浮栅的电荷遂穿介质层，在高电压下电子遂穿SiO2遂穿层时有 电子残留。

8、在遂穿层，但遂穿层又需要在低电压下绝缘，即遂穿层会不断有电荷注入。在这种 实际应用情况下，遂穿介质层随时间的耐压能力评估需要更加合理的测试评估方法。 0006 因此，希望能够提供一种更合理更精确的氧化物介质层经时绝缘击穿可靠性测试 方法。 发明内容 0007 本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种更合理更 精确的氧化物介质层经时绝缘击穿可靠性测试方法。 0008 为了实现上述技术目的，本发明提出一种氧化物介质层经时绝缘击穿可靠性测试 方法，其包括：在多个测试期期间，对测试结构施加应力加速电压，并且测试氧化物介质的 漏电流监测值；以及在多个注入期期间，不对测试结构施加加速。

9、电压，而是向待测试的氧化 物介质层注入应力加速电流；其中，所述多个测试期与多个注入期相互交错。 0009 优选地，在所述多个测试期期间对测试结构施加的加速电压在各自的测试期内保 持恒定，并且之前的测试期期间对测试结构施加的加速电压小于后续的测试期期间对测试 结构施加的加速电压。 0010 优选地，在所述多个测试期期间对测试结构施加的加速电压恒定且相等。 0011 优选地，所述氧化物介质层是SiO2介质层或其他用于遂穿介质，如Al2O3等。 0012 优选地，所述氧化物介质层用作MOS晶体管的栅极氧化物介质层。 0013 优选地，所有测试期的时间周期的时长相等。 说 明 书CN 10282024。

10、1 A 2/4页 4 0014 优选地，所有注入期的时间周期的时长相等。 0015 优选地，所有注入期内的注入应力加速电流的大小相等。 0016 优选地，所述注入应力加速电流的大小介于1uA-10mA的范围内。 0017 优选地，所有测试期的时间周期的时长以及所有注入期的时间周期的时长为介于 1ms-10ms的范围内。 0018 根据本发明，先在氧化物介质层中注入一些电子，再在测试结构上加电压进行电 压应力加速，测试氧化物介质层的漏电流在承受电压时随时间是否由于介质绝缘性变差而 增加，由此可有利地测试含有电荷的氧化物介质的随时间耐压能力。 0019 所以，本发明提供了一种更合理更精确的氧化物介。

11、质层经时绝缘击穿可靠性测 试方法。而且，根据本发明的氧化物介质层经时绝缘击穿可靠性测试方法利用人为可控的 方法产生精确的电荷注入量，可有利地专门用来评估某些具体应用。由此可利用根据本发 明实施例的氧化物介质层经时绝缘击穿可靠性测试方法来更快更精确地进行绝缘能力的 时间评估。 附图说明 0020 结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解 并且更容易地理解其伴随的优点和特征，其中： 0021 图1示意性地示出了根据本发明第一实施例的氧化物介质层经时绝缘击穿可靠 性测试方法的示意图。 0022 图2示意性地示出了根据本发明第二实施例的氧化物介质层经时绝缘击穿可靠 性测试。

12、方法的示意图。 0023 图3示意性地示出了根据本发明第三实施例的氧化物介质层经时绝缘击穿可靠 性测试方法的示意图。 0024 需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可 能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 具体实施方式 0025 为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内 容进行详细描述。 0026 本发明原理是：可先在氧化物介质层（例如MOS晶体管的栅极氧化物介质层，比如 SiO 2 介质层或其他遂穿介质，如Al 2 O 3 等）中注入一些电子（电流），再在测试结构上加电压进 行电压应力加速，。

13、测试氧化物介质层的漏电流在承受电压时随时间是否由于介质绝缘性变 差而增加。由此，可有利地测试含有电荷的氧化物介质的随时间耐压能力。 0027 下面将参考具体实施例来描述根据本发明优选实施例的氧化物介质层经时绝缘 击穿可靠性测试方法。 0028 0029 图1示意性地示出了根据本发明第一实施例的氧化物介质层经时绝缘击穿可靠 性测试方法的示意图。 0030 如图1所示，根据本发明第一实施例的氧化物介质层经时绝缘击穿可靠性测试方 说 明 书CN 102820241 A 3/4页 5 法包括： 0031 在第一测试期T11期间，对测试结构施加第一加速电压V1，并且同时测试氧化物 介质的第一次漏电流监测。

14、值C1； 0032 在第一测试期T11之后的第一注入期T21期间，不对测试结构施加应力加速电压， 而是向待测试的氧化物介质层注入应力加速电流； 0033 在第一注入期T21之后的第二测试期T12期间，对测试结构施加第二应力加速电 压V2，并且同时测试氧化物介质的第二次漏电流监测值C2； 0034 在第二测试期T12之后的第二注入期T22期间，不对测试结构施加应力加速电压， 而是向待测试的氧化物介质层注入应力加速电流； 0035 在第二注入期T22之后的第三测试期T13期间，对测试结构施加第三应力加速电 压V3，并且同时测试氧化物介质的第三次漏电流监测值C3； 0036 在第三测试期T13之后的。

15、第三注入期T23期间，不对测试结构施加应力加速电压， 而是向待测试的氧化物介质层注入应力加速电流； 0037 在第三注入期T23之后的第四测试期T14期间，对测试结构施加第三应力加速电 压V4，并且测试氧化物介质的第三次漏电流监测值C4。此时，通过测得的第三次漏电流监 测值C4判断氧化物介质层发生了击穿，由此不再进行后续的加速电压的施加以及电流注 入。例如，由于氧化物介质层的漏电流突然增大100倍（如第三次漏电流监测值C4斜率所 表示），由此氧化物介质层被判断为发生了击穿。 0038 随后，可通过氧化物介质层发生击穿之前经过的多个注入期和多个测试期的时间 以及施加的加速电压的大小来判断氧化物介。

16、质层的经时绝缘击穿可靠性。 0039 其中，在上述过程中，注入应力加速电流一般加载在测试结构的金属电极端，在具 体实施例中，所采用的测试结构可具有类似平板电容结构(硅衬底电极/氧化物介质层（例 如待测试的SiO 2 介质）/金属电极)，所以两端的任一哪端加电流都可以。而且，加速电压 一般比氧化物介质层的实际应用时的正常工作电压高。 0040 其中，在上述过程中，优选地，各个注入期（第一注入期T21、第二注入期T22以及 第三注入期T23）的时间周期长度相等（例如，时间周期长度介于0.1s-1s的范围内）。并且 优选地，各个注入期（第一注入期T21、第二注入期T22以及第三注入期T23）的注入应。

17、力加 速电流的大小相等。例如进一步优选地，各个注入期（第一注入期T21、第二注入期T22以及 第三注入期T23）的时间周期均为介于1ms-10ms的范围内。此外，优选地，所有注入期内的 注入应力加速电流的大小相等，例如，注入应力加速电流的大小范围均为1uA-10mA。 0041 其中，在上述过程中，各个测试期（第一测试期T11、第二测试期T12、第三测试期 T13以及第四测试期T14）的时间周期长度相等（例如，时间周期长度介于0.1s-1s的范围 内）。进一步优选地，各个测试期（第一测试期T11、第二测试期T12、第三测试期T13以及第 四测试期T14）的时间周期长度等于或大于各个注入期（第一。

18、注入期T21、第二注入期T22以 及第三注入期T23）的时间周期长度。 0042 此外，优选地，各个测试期（第一测试期T11、第二测试期T12、第三测试期T13以及 第四测试期T14）的加速电压在各自的时间周期内保持恒定，但是各个测试期的加速电压依 次增大（换言之，之前的测试期期间对测试结构施加的加速电压小于后续的测试期期间对 测试结构施加的加速电压）。 说 明 书CN 102820241 A 4/4页 6 0043 即，在第一实施例中，有下述关系： 0044 第一加速电压V1第二加速电压V2第三加速电压V3第三加速电压V4 0045 由此，本发明上述实施例提供了一种更合理更精确的氧化物介质层。

19、经时绝缘击穿 可靠性测试方法。而且，根据本发明上述实施例的氧化物介质层经时绝缘击穿可靠性测试 方法利用人为可控的方法产生精确的电荷注入量，可有利地专门用来评估某些应用。例如， 可对闪存中浮栅的电荷遂穿介质层进行评估，其中，在高电压下电子遂穿SiO2遂穿层时有 电子残留在遂穿层，但遂穿层又需要在低电压下绝缘，即绝缘层会不断有电荷注入。由此可 利用根据本发明实施例的氧化物介质层经时绝缘击穿可靠性测试方法来进行绝缘能力的 时间评估。 0046 0047 图2示意性地示出了根据本发明第二实施例的氧化物介质层经时绝缘击穿可靠 性测试方法的示意图。 0048 如图2所示，其中示出了各个测试期（第一测试期T。

20、11、第二测试期T12、第三测试 期T13以及第四测试期T14）的加速电压恒定并且相等的情况。 0049 即，对于第二实施例，有下述关系： 0050 第一加速电压V1第二加速电压V2=第三加速电压V3=第三加速电压V4。 0051 0052 图3示意性地示出了根据本发明第三实施例的氧化物介质层经时绝缘击穿可靠 性测试方法的示意图。 0053 如图3所示，其中示出了各个测试期（第一测试期T11、第二测试期T12、第三测试 期T13以及第四测试期T14）的加速电压在各自的测试期逐渐增大的情况。 0054 0055 虽然上述实施例均示出了整个测试包含四个测试期（第一测试期T11、第二测试期 T12、。

21、第三测试期T13以及第四测试期T14）以及三个注入期（第一注入期T21、第二注入期 T22以及第三注入期T23）的情况，但是对于任何熟悉本领域的技术人员而言，可以理解的 是，实际测试期间包括的测试期的数量和注入期的数量可能是其它数量，因为不同的氧化 层介质层发生击穿时可能已经经过的测试期的数量和注入期的数量是不确定的。 0056 可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以 限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等 同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围 内。 说 明 书CN 102820241 A 1/3页 7 图1 说 明 书 附 图CN 102820241 A 2/3页 8 图2 说 明 书 附 图CN 102820241 A 3/3页 9 图3 说 明 书 附 图CN 102820241 A 。