《半导体封装结构及其制法.pdf》由会员分享，可在线阅读，更多相关《半导体封装结构及其制法.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102956589 A (43)申请公布日 2013.03.06 C N 1 0 2 9 5 6 5 8 9 A *CN102956589A* (21)申请号 201110300182.0 (22)申请日 2011.09.28 100129815 2011.08.19 TW H01L 23/485(2006.01) H01L 23/367(2006.01) H01L 21/60(2006.01) H01L 21/48(2006.01) (71)申请人欣兴电子股份有限公司 地址中国台湾桃园县 (72)发明人胡迪群 胡玉山 (74)专利代理机构北京戈程知识产权代理有限 公。
2、司 11314 代理人程伟 王锦阳 (54) 发明名称 半导体封装结构及其制法 (57) 摘要 一种半导体封装结构及其制法，该半导体封 装结构包括半导体芯片、封装层、介电层、线路层 与金属箔，该半导体芯片具有相对的作用面与非 作用面、形成于该作用面上的多个电极垫、及多个 形成于各该电极垫上的金属凸块，该封装层包覆 该半导体芯片，并外露该作用面，该介电层设于该 作用面与封装层上，且具有多个外露各该金属凸 块的布线图案开口区，该线路层设于各该布线图 案开口区中，该金属箔设于该封装层邻近该非作 用面的表面上，且该金属箔的一表面上具有多个 金属突起部，各该金属突起部贯穿该封装层以延 伸至该半导体芯片的。
3、非作用面。本发明能有效改 善现有半导体封装结构的厚度过厚与可靠度不佳 的问题。 (30)优先权数据 (51)Int.Cl. 权利要求书2页 说明书6页 附图8页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 8 页 1/2页 2 1.一种半导体封装结构，包括： 半导体芯片，其具有相对的作用面与非作用面、形成于该作用面上的多个电极垫及多 个形成于各该电极垫上的金属凸块； 封装层，其包覆该半导体芯片，并外露该作用面； 介电层，其形成于该作用面及与该作用面同侧的封装层的表面上，且具有多个外露各 该金属凸块的布线图案开口区； 线路层，其形成于各该。
4、布线图案开口区中，且电性连接该金属凸块，该线路层延伸至形 成于与该作用面同侧的封装层的表面上的介电层上； 绝缘保护层，其形成于该介电层与线路层上，且具有多个绝缘保护层开孔，以外露部分 该线路层；以及 金属箔，其设于与该非作用面同侧的该封装层的表面上，且该金属箔的一表面上具有 多个金属突起部，各该金属突起部贯穿该封装层以延伸至该半导体芯片的非作用面，以使 该半导体芯片所产生的热传递至环境中。 2.根据权利要求1所述的半导体封装结构，其特征在于，该半导体封装结构还包括覆 盖层，其形成于该金属箔的顶面上。 3.根据权利要求2所述的半导体封装结构，其特征在于，该覆盖层的材质为绝缘材料 或金属材料。 4。
5、.根据权利要求1所述的半导体封装结构，其特征在于，该半导体封装结构还具有缓 冲层，其形成于该作用面上。 5.根据权利要求1所述的半导体封装结构，其特征在于，该金属突起部为印刷凸点或 冲压凸点。 6.一种半导体封装结构的制法，其包括： 提供一承载板，其一表面上具有第一粘着层，并提供多个半导体芯片，各该半导体芯片 具有相对的作用面与非作用面及形成于该作用面上的多个电极垫，各该电极垫上设有金属 凸块； 将各该半导体芯片以其具有该金属凸块之侧接置于该第一粘着层上； 于该第一粘着层上形成第二粘着层，且该半导体芯片的非作用面外露于该第二粘着层 表面； 提供一表面具有多个金属突起部及覆盖该金属突起部的第三粘。
6、着层的金属箔，以该第 三粘着层接置于该第二粘着层上，并使各该金属突起部贯穿该第三粘着层以连接至各该半 导体芯片的非作用面，且该第二粘着层与第三粘着层构成封装层； 移除该承载板与第一粘着层； 于该第二粘着层与半导体芯片上形成介电层，该介电层具有多个外露各该金属凸块的 布线图案开口区； 于各该布线图案开口区中形成电性连接该金属凸块的线路层； 于该介电层与线路层上形成绝缘保护层，该绝缘保护层具有多个绝缘保护层开孔，以 外露部分该线路层； 移除部分该金属箔，以形成金属箔沟槽，以使各该半导体芯片上的该金属箔彼此互不 相连；以及 权 利 要 求 书CN 102956589 A 2/2页 3 沿着该金属箔沟。
7、槽切割该第二粘着层、第三粘着层、介电层与绝缘保护层，以形成多个 半导体封装结构。 7.根据权利要求6所述的半导体封装结构的制法，其特征在于，形成该金属箔沟槽的 步骤包括： 于该金属箔上形成具有覆盖层沟槽的覆盖层；以及 移除该覆盖层沟槽中的该金属箔。 8.根据权利要求7所述的半导体封装结构的制法，其特征在于，该覆盖层的材质为绝 缘材料或金属材料。 9.根据权利要求6所述的半导体封装结构的制法，其特征在于，该作用面上还具有缓 冲层。 10.根据权利要求6所述的半导体封装结构的制法，其特征在于，该第一粘着层与该承 载板之间还设有塑料膜与第四粘着层，该塑料膜设于该第一粘着层与该第四粘着层之间， 且该第。
8、四粘着层设于该塑料膜与该承载板之间，且移除该第一粘着层的步骤还包括移除该 塑料膜与第四粘着层。 11.根据权利要求6所述的半导体封装结构的制法，其特征在于，该多个半导体芯片的 形成步骤包括： 提供一具有相对的作用面与非作用面的半导体晶片、及形成于该作用面上的多个电极 垫； 于各该电极垫上形成金属凸块； 自该非作用面薄化该半导体晶片；以及 切割该半导体晶片以得到该多个半导体芯片。 12.根据权利要求6所述的半导体封装结构的制法，其特征在于，该金属箔与其上的该 第三粘着层的形成步骤包括： 于一金属板上形成多个印刷凸点；以及 于该金属板上形成覆盖该印刷凸点的该第三粘着层。 13.根据权利要求6所述的。
9、半导体封装结构的制法，其特征在于，该金属箔与其上的该 第三粘着层的形成步骤包括： 于一金属板上冲压形成多个冲压凸点；以及 于该金属板上形成覆盖该冲压凸点的该第三粘着层。 权 利 要 求 书CN 102956589 A 1/6页 4 半导体封装结构及其制法 技术领域 0001 本发明涉及一种半导体封装结构及其制法，尤指一种嵌埋有半导体芯片的半导体 封装结构及其制法。 背景技术 0002 随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，而在规格上仍需符 合美国电子工程设计发展协会(Joint Electronic Device Engineering Council，简称 JEDEC)规范，。
10、故封装方式相当重要。例如随机内存(Dynamic Random Access Memory，简 称DRAM)的芯片因朝40奈米(nm)以下发展，其芯片尺寸越来越小，但封装后的面积仍需相 同，使封装结构的用以接置电路板(PCB)的焊球间距(ball pitch)维持在0.8公厘(mm)， 以符合JEDEC的标准，因而扩散型(fan-out)晶片尺寸封装是可采用的封装方法之一。又 其中，第三代双倍资料率同步动态随机存取内存(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，简称DDR3 SDRAM)是一种目前最新的计算机。
11、内存规格，其 常用的封装方式为开窗型球栅数组(Window BGA)。 0003 请参阅图1，其为现有开窗型球栅数组的半导体封装结构的剖视图；如图所示，现 有开窗型球栅数组的半导体封装结构包含封装基板10与半导体芯片11，其中该封装基板 10具有至少一贯穿的开口100，而该半导体芯片11具有相对的作用面11a与非作用面11b， 该作用面11a上具有多个电极垫111，且该半导体芯片11以其作用面11a接置于该封装基 板10的一表面，并封住该封装基板10的开口100一端，然后借由打线连接(wire bonding) 技术将多个金线12穿过该开口100，使该半导体芯片11的电极垫111电性连接至该封。
12、装基 板10另一表面的电性接触垫13，并形成包覆该金线12的第一封装材料14，且于该封装基 板10的表面上形成包覆该半导体芯片11的第二封装材料15，最后，于该封装基板10上的 其余电性接触垫13上接置有焊球16，其中，该封装结构的整体高度(含焊球16)为1.1至 1.2公厘。 0004 然而，于前述半导体封装结构中，该半导体芯片11的电极垫111借由该金线12穿 过该开口100以电性连接至该封装基板10另一表面的电性接触垫13，该金线12的长度较 长而影响讯号传输效率；且由于近期国际黄金价格居高不下，使得应用金线12的封装件的 成本大幅上升；除此之外，该半导体芯片11是接置于该封装基板10的。
13、开口100一端，并以 该第一封装材料14与第二封装材料15覆盖该金线12及半导体芯片11，使得该半导体芯片 11的散热不易，且整体封装件的厚度较大，不利于应用于可携式电子产品中。 0005 因此，如何提出一种半导体封装结构及其制法，以避免现有开窗型球栅数组的半 导体封装结构的散热性不佳、电性传输效率太低、与整体封装厚度过大，导致产品可靠度不 佳或产品应用范围受限等问题，实已成为目前亟欲解决的课题。 发明内容 0006 鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种半导体封装结构 说 明 书CN 102956589 A 2/6页 5 及其制法，有效改善现有半导体封装结构的厚度过厚与可靠。
14、度不佳的问题。 0007 为达上述及其它目的，本发明揭露一种半导体封装结构，包括：半导体芯片，其具 有相对的作用面与非作用面、形成于该作用面上的多个电极垫及多个形成于各该电极垫上 的金属凸块；包覆该半导体芯片，并外露该作用面的封装层；形成于该作用面及与该作用 面同侧的封装层的表面上，且具有多个外露各该金属凸块的布线图案开口区的介电层；形 成于各该布线图案开口区中，且电性连接该金属凸块的线路层，该线路层延伸至形成于与 该作用面同侧的封装层的表面上的介电层上；形成于该介电层与线路层上的绝缘保护层， 且具有多个绝缘保护层开孔，以外露部分该线路层；以及设于与该非作用面同侧的该封装 层的表面上的金属箔，。
15、且该金属箔的一表面上具有多个金属突起部，各该金属突起部贯穿 该封装层以延伸至该半导体芯片的非作用面，以使该半导体芯片所产生的热传递至环境 中。 0008 本发明揭露一种半导体封装结构的制法，包括：提供一承载板，其一表面上具有第 一粘着层，并提供多个半导体芯片，各该半导体芯片具有相对的作用面与非作用面及形成 于该作用面上的多个电极垫，各该电极垫上设有金属凸块；将各该半导体芯片以其具有该 金属凸块之侧接置于该第一粘着层上；于该第一粘着层上形成第二粘着层，且该半导体芯 片的非作用面外露于该第二粘着层表面；提供一表面具有多个金属突起部及覆盖该金属突 起部的第三粘着层的金属箔，以该第三粘着层接置于该第二。
16、粘着层上，并使各该金属突起 部贯穿该第三粘着层以连接至各该半导体芯片的非作用面，且该第二粘着层与第三粘着层 构成封装层；移除该承载板与第一粘着层；于该第二粘着层与半导体芯片上形成介电层， 该介电层具有多个外露各该金属凸块的布线图案开口区；于各该布线图案开口区中形成电 性连接该金属凸块的线路层；于该介电层与线路层上形成绝缘保护层，该绝缘保护层具有 多个绝缘保护层开孔，以外露部分该线路层；移除部分该金属箔，以形成金属箔沟槽，以使 各该半导体芯片上的该金属箔彼此互不相连；以及沿着该金属箔沟槽切割该第二粘着层、 第三粘着层、介电层与绝缘保护层，以形成多个半导体封装结构。 0009 由上可知，因为本发明。
17、的半导体封装结构仅以介电层构成半导体封装结构的本 体，且不需使用现有技术的金线作电性传导路径，同时也不用提供封装基板来做为承载件， 所以整体厚度较薄；此外，本发明是以金属突起部延伸至半导体芯片的非作用面，而可直接 将热量传导至大面积的金属箔，有助于整体封装件的散热；最后，本发明不需使用导通路径 较长的金线来传输电讯号，故能达到较佳的电性传输效率，进而提升最终产品的可靠度，且 同时也能节省采购金线的高额材料成本。 附图说明 0010 图1为现有开窗型球栅数组的半导体封装结构的剖视图。 0011 图2A至图2C为本发明的半导体封装结构的半导体芯片及其制法的剖视图。 0012 图3A至图3C为本发明。
18、的半导体封装结构的金属箔及其制法的第一实施例的剖视 图。 0013 图4A至图4L为本发明的半导体封装结构及其制法的第一实施例的剖视图。 0014 图5A至图5C为本发明的半导体封装结构的金属箔及其制法的第二实施例的剖视 图。 说 明 书CN 102956589 A 3/6页 6 0015 图6A至图6I为本发明的半导体封装结构及其制法的第二实施例的剖视图。 0016 主要组件符号说明 0017 10 封装基板 0018 100 开口 0019 11 半导体芯片 0020 11a 作用面 0021 11b 非作用面 0022 111 电极垫 0023 12 金线 0024 13 电性接触垫 0。
19、025 14 第一封装材料 0026 15 第二封装材料 0027 16、46 焊球 0028 20 半导体晶片 0029 20 半导体芯片 0030 20a、20a作用面 0031 20b、20b非作用面 0032 21 电极垫 0033 22 缓冲层 0034 23 金属凸块 0035 30 金属箔 0036 30 金属板 0037 300 金属箔沟槽 0038 31 印刷凸点 0039 32 第三粘着层 0040 4 半导体封装结构 0041 40 承载板 0042 41 双面胶层 0043 410 塑料膜 0044 411 第四粘着层 0045 412 第一粘着层 0046 42 第二。
20、粘着层 0047 43 介电层 0048 430 布线图案开口区 0049 44 线路层 0050 45 绝缘保护层 0051 450 绝缘保护层开孔 0052 47 覆盖层 0053 470 覆盖层沟槽 说 明 书CN 102956589 A 4/6页 7 0054 48 封装层 0055 50 金属板 0056 50 金属箔 0057 500 金属箔沟槽 0058 51 冲压凸点 0059 6 半导体封装结构。 具体实施方式 0060 以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明 书所揭示的内容轻易地了解本发明的其它优点及功效。 0061 须知，本说明书所附图式所。
21、绘示的结构、比例、大小等，均仅用以配合说明书所揭 示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件， 故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发 明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的 范围内。同时，本说明书中所引用的如“上”、“顶”及“一”等用语，也仅为便于叙述的明了， 而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下， 也当视为本发明可实施的范畴。 0062 第一实施例 0063 大体说来，本发明的实施可分成三个阶段，首先，制备多个例如为动态随机存取内 。
22、存(DRAM)的半导体芯片，请参阅图2A至图2C，为本发明的半导体封装结构的半导体芯片及 其制法的剖视图。 0064 如图2A所示，提供一具有相对的作用面20a与非作用面20b的半导体晶片20、及 形成于该作用面20a上的多个电极垫21与缓冲层22。 0065 如图2B所示，于各该电极垫21上形成金属凸块23。 0066 如图2C所示，自该非作用面20b薄化该半导体晶片20，并切割该半导体晶片20以 得到多个半导体芯片20，各该半导体芯片20具有相对的作用面20a与非作用面20b及 形成于该作用面20a上的多个电极垫21与缓冲层22，且各该电极垫21上设有金属凸块 23。 0067 其次，制备。
23、一金属箔30，请参阅图3A至图3C，其为本发明的半导体封装结构的金 属箔及其制法的第一实施例的剖视图。 0068 如图3A所示，提供一金属板30，该金属板30的材质可为铜或其它金属。 0069 如图3B所示，于该金属板30上形成多个印刷凸点31，该印刷凸点31的材质可为 银、铜或铝，接着，可视情况进行固化(cure)该印刷凸点31的步骤。 0070 如图3C所示，于该金属板30上形成覆盖该印刷凸点31的第三粘着层32，然后，可 视情况进行B阶段(B-stage)固化该第三粘着层32的步骤。 0071 最后，进行组合与封装作业，请参阅图4A至图4L，其为本发明的半导体封装结构 及其制法的第一实施。
24、例的剖视图。 0072 如图4A所示，提供一承载板40，其一表面上依序具有第四粘着层411、塑料膜410 与第一粘着层412，该第四粘着层411、塑料膜410与第一粘着层412可先构成双面胶层41， 说 明 书CN 102956589 A 5/6页 8 再将该双面胶层41贴附于该承载板40上。 0073 如图4B所示，将如图2C所示的各该半导体芯片20以其具有该金属凸块23之侧 接置于该第一粘着层412上。 0074 如图4C所示，于该第一粘着层412上形成第二粘着层42，且该半导体芯片20的 非作用面20b外露于该第二粘着层42表面。 0075 如图4D所示，将如图3C所示的该金属箔30以其。
25、具有该第三粘着层32之侧接置 于该第二粘着层42上，并使各该印刷凸点31贯穿该第三粘着层32以连接至各该半导体芯 片20的非作用面20b，且该第二粘着层42与第三粘着层32构成封装层48，该第二粘着 层42与第三粘着层32可为相同或不同的材料；要注意的是，本发明的印刷凸点31并非一 定要接触该非作用面20b始能发生作用，即使该印刷凸点31距离该非作用面20b有50 至300微米，仍能发挥该印刷凸点31导热的目的，而属于本发明的权利范围。此外，于另一 实施例中，该金属箔30上可不形成有该第三粘着层32，而直接借由该第二粘着层42将该 金属箔30接置于该半导体芯片20上。 0076 如图4E所示，。
26、移除该承载板40与双面胶层41。 0077 如图4F所示，于该第二粘着层42与半导体芯片20上形成介电层43，该介电层 43具有多个外露各该金属凸块23的布线图案开口区430，其中，该介电层43的材质可为 ABF(Ajinomoto Build-up Film)、聚乙醯胺(polyimide)或其它材料，且可借由准分子雷射 (excimer laser)以形成该布线图案开口区430。 0078 如图4G所示，于各该布线图案开口区430中形成电性连接该金属凸块23的线路 层44，该线路层44的材质可为铜。 0079 如图4H所示，于该介电层43与线路层44上形成绝缘保护层45，该绝缘保护层45 。
27、具有多个绝缘保护层开孔450，以外露部分该线路层44。 0080 如图4I所示，于该金属箔30上形成具有覆盖层沟槽470的覆盖层47，且部分该 金属箔30外露于该覆盖层沟槽470，该覆盖层47的材质可为绝缘材料或例如镍的金属材 料。 0081 如图4J所示，移除该覆盖层沟槽470中的该金属箔30，以形成金属箔沟槽300， 以使各该半导体芯片20上的该金属箔30彼此互不相连。 0082 如图4K所示，于各该绝缘保护层开孔450中的线路层44上形成焊球46。 0083 如图4L所示，沿着该金属箔沟槽300切割该第二粘着层42、第三粘着层32、介电 层43与绝缘保护层45，以形成多个半导体封装结构4。
28、。 0084 第二实施例 0085 大体说来，本实施例与第一实施例的主要不同的处仅在于金属箔的实施方式，请 参阅图5A至图5C，其为本发明的半导体封装结构的金属箔50及其制法的第二实施例的剖 视图。 0086 如图5A所示，提供一金属板50，该金属板50的材质可为铜或其它金属。 0087 如图5B所示，于该金属板50上冲压(punch)形成多个冲压凸点51。 0088 如图5C所示，于该金属板50上形成覆盖各该冲压凸点51的该第三粘着层32，然 后，可视情况进行B阶段(B-stage)固化该第三粘着层32的步骤。 0089 接着，进行组合与封装作业，请参阅图6A至图6I，其为本发明的半导体封装。
29、结构6 说 明 书CN 102956589 A 6/6页 9 及其制法的第二实施例的剖视图，其是延续自图4C，图6A至图6I大致与图4D至图4L相 同，主要不同的处仅在于本实施例是以如图5C所示的金属箔50取代金属箔30，其余步骤 大多相同，故在此不加以赘述。 0090 本发明还提供一种半导体封装结构，包括：半导体芯片20，其具有：相对的作用 面20a与非作用面20b、形成于该作用面20a上的多个电极垫21及多个形成于各该电极 垫21上的金属凸块23；封装层48，包覆该半导体芯片20，并外露该作用面20a；介电层 43，其形成于该作用面20a及与该作用面20a同侧的封装层48的表面上，且具有多。
30、个外 露各该金属凸块23的布线图案开口区430；线路层44，其形成于各该布线图案开口区430 中，且电性连接该金属凸块23，该线路层44延伸至形成于与该作用面20a同侧的封装层 48的表面上的介电层43上；绝缘保护层45，其形成于该介电层43与线路层44上，且具有 多个绝缘保护层开孔450，以外露部分该线路层44；以及金属箔30，50，其设于与该非作 用面20b同侧的该封装层48的表面上，且该金属箔30，50的一表面上具有多个例如印 刷凸点31或冲压凸点51的金属突起部，各该金属突起部贯穿该封装层48以延伸至该半导 体芯片20的非作用面20b，以使该半导体芯片20所产生的热传递至环境中。 00。
31、91 于前述的半导体封装结构中，还可包括覆盖层47，其形成于该金属箔30的顶面 上，该覆盖层47的材质可为绝缘材料或金属材料。 0092 于本发明的半导体封装结构中，还可包括焊球46，其设于各该绝缘保护层开孔 450中的线路层44上。 0093 所述的半导体封装结构，还可具有缓冲层22，其形成于该作用面20a上。 0094 综上所述，不同于现有技术，由于本发明仅以介电层构成半导体封装结构的本体， 且不需使用现有技术的金线作电性传导路径，也不需使用封装基板做为承载件，因此能有 效缩减最终的整体厚度；此外，本发明是以例如印刷凸点或冲压凸点的金属突起部延伸至 半导体芯片的非作用面，而可直接将热量传导。
32、至大面积的金属箔，有助于整体封装件的散 热；最后，本发明不使用金线来传输电讯号，故能达到较佳的电性传输效率，进而提升最终 产品的可靠度，且同时也省下金线的高额材料成本。 0095 上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任 何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本 发明的权利保护范围，应如权利要求书所列。 说 明 书CN 102956589 A 1/8页 10 图1 图2A 图2B 说 明 书 附 图CN 102956589 A 10 2/8页 11 图2C 图3A 图3B 图3C 图4A 说 明 书 附 图CN 1029565。
33、89 A 11 3/8页 12 图4B 图4C 图4D 图4E 说 明 书 附 图CN 102956589 A 12 4/8页 13 图4F 图4G 图4H 图4I 说 明 书 附 图CN 102956589 A 13 5/8页 14 图4J 图4K 图4L 图5A 说 明 书 附 图CN 102956589 A 14 6/8页 15 图5B 图5C 图6A 图6B 说 明 书 附 图CN 102956589 A 15 7/8页 16 图6C 图6D 图6E 图6F 说 明 书 附 图CN 102956589 A 16 8/8页 17 图6G 图6H 图6I 说 明 书 附 图CN 102956589 A 17 。