《一种在铜制程MIM电容工艺中采用对准标记的方法.pdf》由会员分享，可在线阅读，更多相关《一种在铜制程MIM电容工艺中采用对准标记的方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102938364 A (43)申请公布日 2013.02.20 C N 1 0 2 9 3 8 3 6 4 A *CN102938364A* (21)申请号 201210432461.7 (22)申请日 2012.11.02 H01L 21/02(2006.01) H01L 23/544(2006.01) (71)申请人上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路568号 (72)发明人郑海昌 朱骏 张旭昇 (74)专利代理机构上海申新律师事务所 31272 代理人竺路玲 (54) 发明名称 一种在铜制程MIM电容工艺中采用对准标。
2、记 的方法 (57) 摘要 本发明公开了一种在铜制程MIM电容工艺中 采用对准标记的方法，其属于集成电路制造技术， 具体包括：用光刻胶打开前工艺层次的对准标记 并用该光刻胶挡住其他区域；进行蚀刻工艺并留 下铜；淀积MIM电容层，将留下的铜作为光刻对准 标记；上述技术方案的有益效果是：提高了芯片 空间的利用率，节省了芯片资源；采用低等级的 掩膜版，降低了掩膜版的成本；减少了增加氮化 硅这道工艺，降低了工艺成本。 (51)Int.Cl. 权利要求书1页 说明书3页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 3 页 1/1页 2 。
3、1.一种在铜制程MIM电容工艺中采用对准标记的方法，所述铜制程MIM电容工艺包括 三个工艺层次：对准标记层、上基板层和下基板层；所述上基板层和所述下基板层用于做 出整个MIM电容器件，所述对准标记层用于做出供所述上基板层和所述下基板层使用的对 准标记；所述对准标记层上还包括金属介电层；其特征在于，具体步骤包括： 步骤a，开始MIM电容工艺，将所述MIM电容工艺分为三个工艺层次：对准标记层、上基 板层和下基板层，所述对准标记层上还包括一个金属介电层作为所述对准标记层的前工艺 层次； 步骤b，用光刻胶打开所述对准标记层的前工艺层次的对准标记，所述光刻胶挡住所述 前工艺层次上除所述对准标记的其他区域。
4、； 步骤c，进行蚀刻工艺，所述前工艺层次会被蚀刻掉，只留下铜部分，所述铜部分即为需 要的对准标记； 步骤d，淀积所述上基板层和所述下基板层。 2.如权利要求1所述的在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所 述上基板层和所述下基板层共同构成MIM电容层。 3.如权利要求1所述的在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所 述步骤d中，在淀积所述上基板层和所述下基板层之后，所述对准标记存在高度差，即所述 对准标记作为所述上基板层和所述下基板层光刻时的对准标记。 权 利 要 求 书CN 102938364 A 1/3页 3 一种在铜制程 MIM 电容工艺中采用对准标记。
5、的方法 技术领域 0001 本发明涉及集成电路制造技术，尤其涉及一种在铜制程MIM电容工艺中采用对准 标记的方法。 背景技术 0002 随着集成电路技术的不断缩微，目前主流的集成电路制造已经进入了65nm甚至 更小的阶段。随着线宽的减小和成本的增加，芯片上的空间也变得寸土寸金。怎样减少芯 片切割道所占用的芯片空间以增加半导体器件的摆放空间以及降低成本已成为了业界研 究的主要课题之一。 0003 目前业界在铜制程MIM（Metal Injection Molding，金属注射成形）电容工艺中 都会有三个工艺层次：对准标记层（alignment mark layer）；上基板层和下基板层。如图 1。
6、所示，其中对准标记层是在芯片切割道上做出用于上基板层和下基板层光刻对准的标记 （alignment mark）。上基板层和下基板层的作用是做出整个MIM电容器件。由于对准标记 层需要做出新的对准标记供上基板层和下基板层使用，所以也占用了相应的切割道空间。 如果不使用对准标记层就会造成如图2所示，由于MIM电容层中有一层铝（AL）导致不透光 并且没有高度差，从而导致上基板层和下基板层没有光刻对准用的对准标记。 0004 目前业界的做法是： 1）如图3所示，在氮化硅层上用光刻胶做出对准标记 2）如图4所示，用蚀刻在氮化硅层上做出对准标记并去除光刻胶 3）如图5所示，淀积MIM电容层，由于淀积MIM。
7、电容层后对准标记仍有高度差，所以可 以用来做上基板层和下基板层光刻的对准标记。 发明内容 0005 根据现有技术中存在的缺陷，现提供一种在铜制程MIM电容工艺中采用对准标记 的方法，具体包括： 一种在铜制程MIM电容工艺中采用对准标记的方法，所述铜制程MIM电容工艺包括三 个工艺层次：对准标记层、上基板层和下基板层；所述上基板层和所述下基板层用于做出 整个MIM电容器件，所述对准标记层用于做出供所述上基板层和所述下基板层使用的对准 标记；所述对准标记层上还包括金属介电层；其中，具体步骤包括： 步骤a，开始MIM电容工艺，将所述MIM电容工艺分为三个工艺层次：对准标记层、上基 板层和下基板层，所。
8、述对准标记层上还包括一个金属介电层作为所述对准标记层的前工艺 层次； 步骤b，用光刻胶打开所述对准标记层的前工艺层次的对准标记，所述光刻胶挡住所述 前工艺层次上除所述对准标记的其他区域； 步骤c，进行蚀刻工艺，所述前工艺层次会被蚀刻掉，只留下铜部分，所述铜部分即为需 要的对准标记； 说 明 书CN 102938364 A 2/3页 4 步骤d，淀积所述上基板层和所述下基板层。 0006 优选的，该在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所述上基 板层和所述下基板层共同构成MIM电容层。 0007 优选的，该在铜制程MIM电容工艺中采用对准标记的方法，其特征在于，所述步骤 d中，。
9、在淀积所述上基板层和所述下基板层之后，所述对准标记存在高度差，即所述对准标 记作为所述上基板层和所述下基板层光刻时的对准标记。 0008 上述技术方案的有益效果是：1）由于利用前工艺层次的对准标记，所以节省了原 本对准标记层所用的空间，提高了芯片空间的利用率，节省有限的芯片资源；2）本发明的对 准标记掩膜版只需要打开前工艺层次的大块对准标记，所以本发明的对准标记掩膜版由于 对掩膜版精度要求更低所以可以采用更低等级的掩膜版，这样可以降低掩膜版的成本；3） 本发明利用前工艺层次的对准标记所以无需淀积一层氮化硅层用来制作新的对准标记，这 样可以减少一道工艺，降低工艺成本。 附图说明 0009 图1是。
10、现有技术中MIM电容工艺的工艺层次示意图； 图2是现有技术中不采用对准标记的示意图； 图3-5是现有技术中采用对准标记的工艺示意图； 图6-8是本发明的实施例中采用对准标记的工艺示意图。 0010 其中1是金属介电层，2是MIM电容层上方的氮化硅层，3是光刻胶，4是MIM电容 层（包括上基板层和下基板层），5是铜。 具体实施方式 0011 下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。 0012 本发明的一个实施例的具体构造与现有技术类似，如图1所示，分为三个工艺层 次：对准标记层、上基板层和下基板层，其中对准标记层上还包括一个金属介电层（未示出） 作为前工艺层次；该对准。
11、标记层是在芯片切割道上做出用于上基板层和下基板层光刻对准 的标记；上基板层和下基板层的作用是做出整个MIM电容器件，因此上基板层和下基板层 共同构成MIM电容层；本发明的实施例中，由于不需要新制作对准标记，因此无需淀积一层 氮化硅层。 0013 具体步骤包括： 如图6所示，用光刻胶打开前工艺层次（在本实施例中即指金属介电层）的对准标记，并 用光刻胶挡住除该对准标记之外的其他区域； 如图7所示，进行蚀刻工艺，由于蚀刻对于金属介电层和铜有很高的蚀刻选择比，因此 在蚀刻时，金属介电层部分被完全蚀刻掉，并留下铜部分； 如图8所示，淀积MIM电容层，由于淀积MIM电容层后，由于留下了铜部分，对准标记仍 。
12、存在一定的高度差（即图8中的沟槽部分），因此该铜部分也可以用来作为上基板层和下基 板层的光刻对准标记。 0014 由于本发明的实施例中，利用了前工艺层次的对准标记，所以节省了原本对准标 记层所占用的相应切割道空间，提高了芯片空间的利用率，节省了有限的芯片资源；相对于 说 明 书CN 102938364 A 3/3页 5 现有技术中新增加一层对准标记而言，本发明的实施例中由于不需要新增对准标记，所以 无需淀积一层氮化硅，节省了一道工艺，降低了工艺成本。 0015 以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范 围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的 等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。 说 明 书CN 102938364 A 1/3页 6 图1 图2 图3 说 明 书 附 图CN 102938364 A 2/3页 7 图4 图5 图6 说 明 书 附 图CN 102938364 A 3/3页 8 图7 图8 说 明 书 附 图CN 102938364 A 。