《硅基纳米阵列图形化衬底及硅基外延层的制备方法.pdf》由会员分享，可在线阅读，更多相关《硅基纳米阵列图形化衬底及硅基外延层的制备方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102842496 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 4 9 6 A *CN102842496A* (21)申请号 201210376814.6 (22)申请日 2012.09.28 H01L 21/306(2006.01) H01L 21/20(2006.01) (71)申请人中国科学院上海微系统与信息技术 研究所 地址 200050 上海市长宁区长宁路865号 (72)发明人张苗 母志强 薛忠营 陈达 狄增峰 王曦 (74)专利代理机构上海光华专利事务所 31219 代理人余明伟 (54) 发明名称 硅基纳米阵列图形化衬。
2、底及硅基外延层的制 备方法 (57) 摘要 本发明提供一种硅基纳米阵列图形化衬底及 硅基外延层的制备方法，该方法利用化学催化腐 蚀法制备出硅基纳米阵列图形化衬底，然后在所 述硅基纳米阵列图形化衬底上外延Ge或III-V族 化合物，从而可以得到低缺陷密度、高晶体质量的 Ge或III-V族化合物外延层。此外，本发明的制 备工艺简单，成本低，有利于推广使用。 (51)Int.Cl. 权利要求书1页 说明书5页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 2 页 1/1页 2 1.一种硅基纳米阵列图形化衬底的制备方法，其特征在于，所述。
3、制备方法至少包括： 1）提供一硅衬底，在所述硅衬底上沉积一层金属薄膜； 2）将所述步骤1）中形成的结构放入HF溶液中进行化学催化腐蚀以形成硅纳米点阵； 3）将所述步骤2）中形成的结构放入腐蚀溶液中一定时间以去除附着在该纳米点阵上 的金属颗粒； 4)利用热氧化工艺对所述硅纳米点阵以及硅纳米点阵所在的硅衬底表面进行氧化，以 形成氧化硅纳米点阵、或者被氧化硅层包裹的硅纳米点阵； 5）将所述步骤4）中形成的结构放入HF腐蚀溶液中一定时间对热氧化生成的氧化硅进 行腐蚀，以形成硅基纳米阵列图形化衬底。 2.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法，其特征在于，所述步 骤1）还包括： 1-1）提。
4、供一硅衬底，在所述硅衬底上沉积一层金属薄膜； 1-2）在真空、氮气气氛、或氩气气氛下，且在200500温度下退火，以在所述硅衬 底表面形成均匀分布的金属纳米颗粒阵列。 3.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法，其特征在于：所述步 骤1）中金属薄膜的材质为银、金或铂。 4.根据权利要求3所述的硅基纳米阵列图形化衬底的制备方法，其特征在于：所述步 骤1）中金属薄膜的材质为银时，所述步骤3）中采用的腐蚀溶液为浓硝酸；所述步骤1）金 属薄膜的材质为金或铂时，所述步骤3）中采用的腐蚀溶液为王水。 5.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法，其特征在于：在所述 步骤2）和步骤。
5、5）中的腐蚀溶液中加入氟化铵以稳定腐蚀速度。 6.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法，其特征在于：所述步 骤2）中化学催化腐蚀的工艺条件为采用5mol/L的HF溶液，在2080温度下腐蚀 1min50min,得到高度小于20m的硅纳米阵列。 7.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法，其特征在于：所述步 骤4）的热氧化工艺条件为在1000的温度下，热氧化150min。 8.根据权利要求1所述的硅基纳米阵列图形化衬底的制备方法，其特征在于：所述步 骤5）中的硅基纳米阵列图形化衬底包括：将所述硅衬底表面的氧化硅层完全去除，同时在 所述硅衬底上形成氧化硅纳米点阵、或者。
6、被氧化硅层包裹的硅纳米点阵。 9.一种硅基外延层的制备方法，其特征在于，至少包括： 1）利用如权利要求1-8中任一项所述的方法制作硅基纳米阵列图形化衬底； 2）利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层。 10.根据权利要求9所述的硅基外延层的制备方法，其特征在于：所述外延层为Ge薄 膜、III-V族化合物薄膜、或自下向上依次包括Ge薄膜和III-V族化合物薄膜的复合薄膜。 权 利 要 求 书CN 102842496 A 1/5页 3 硅基纳米阵列图形化衬底及硅基外延层的制备方法 技术领域 0001 本发明涉及一种图形化衬底的制备方法，特别是涉及一种硅基纳米阵列图形化衬 底及硅。
7、基外延层的制备方法。 背景技术 0002 随着半导体器件尺寸的缩小，传统的体硅材料正接近其物理极限，Ge以及III-V 族材料由于其高迁移率而受到广泛关注.但是Ge以及III-V族的体材料价格昂贵，尺寸较 小，且不能与硅基工艺兼容。在硅基上外延时，由于锗以及III-V族材料与硅材料的晶格常 数或热膨胀系数的不匹配，外延制备的锗以及III-V族材料缺陷密度较高，外延厚度厚，导 致高成本的情况下得到了低的器件性能。 0003 为了抑制位错的产生及滑移，得到低位错密度、高晶体质量的外延层，人们提出和 发展一系列的图形化衬底技术。这种技术的主要思想是通过各种手段在衬底表面预制图 形，有意识地改变外延层。
8、表面演化的动力学路径。从图形上来分，目前这种图形化衬底技术 主要包括两类：一是几何图形化，也就也就是使衬底表面具有几何周期性结构来影响和控 制量子点的生长。衬底表面的这种几何图形一般可以是晶体生长过程中形成的周期性台阶 结构，也可以通过传统的光刻或选择性沉积生长得到。试验表明把衬底表面预制成合适的 几何图形，可在一定程度上改善量子点的均匀性和密度。例如G.Jin等在文献（Controlled arrangement of self-organized Ge islands on patterned Si(001)substrates,Appl. Phys.Lett.1999,75:2752）中。
9、通过选择性沉积Si得到具有周期性分布的平台结构，然后在 这种图形化的Si衬底上沉积Ge原子。在长条状的平台上发现Ge量子点会形成尺寸均匀， 排列有序的一维结构，在方形平台上，Ge量子点会优先在平台的四个角点形核长大，并形成 有序结构。二是应变图形化，也就是在衬底表面预制周期性的应变分布来影响和控制量子 点的生长。 0004 然后，上述传统的图形化衬底的制备由于需要光刻以及刻蚀工艺，在增加了工艺 复杂性的同时，也大大增加了生产成本。 0005 鉴于此，如何提出一种图形化衬底的制备方法，并在利用该方法制备的图形化衬 底上制备出高质量的外延层，以克服传统制备方法中工艺复杂以及成本高的问题，成为亟 待。
10、解决的问题。 发明内容 0006 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅基纳米阵列图形化 衬底及硅基外延层的制备方法，用于解决现有技术中工艺复杂以及成本高的问题。 0007 为实现上述目的及其他相关目的，本发明提供一种硅基纳米阵列图形化衬底的制 备方法，所述制备方法至少包括： 0008 1）提供一硅衬底，在所述硅衬底上沉积一层金属薄膜； 0009 2）将所述步骤1）中形成的结构放入HF溶液中进行化学催化腐蚀以形成硅纳米点 说 明 书CN 102842496 A 2/5页 4 阵； 0010 3）将所述步骤2）中形成的结构放入腐蚀溶液中一定时间以去除附着在该纳米点 阵上的金属颗粒。
11、； 0011 4)利用热氧化工艺对所述硅纳米点阵以及硅纳米点阵所在的硅衬底表面进行氧 化，以形成氧化硅纳米点阵、或者被氧化硅层包裹的硅纳米点阵； 0012 5）将所述步骤4）中形成的结构放入HF腐蚀溶液中一定时间对热氧化生成的氧化 硅进行腐蚀，以形成硅基纳米阵列图形化衬底。 0013 可选地，所述步骤1）还包括： 0014 1-1）提供一硅衬底，在所述硅衬底上沉积一层金属薄膜； 0015 1-2）在真空、氮气气氛、或氩气气氛下，且在200500温度下退火，以在所述 硅衬底表面形成均匀分布的金属纳米颗粒阵列。 0016 可选地，所述步骤1）中金属薄膜的材质为银、金或铂。 0017 可选地，所述步。
12、骤1）中金属薄膜的材质为银时，所述步骤3）中采用的腐蚀溶液为 浓硝酸；所述步骤1）金属薄膜的材质为金或铂时，所述步骤3）中采用的腐蚀溶液为王水。 0018 可选地，在所述步骤2）和步骤5）中的腐蚀溶液中加入氟化铵以稳定腐蚀速度。 0019 可选地，所述步骤2）中化学催化腐蚀的工艺条件为采用5mol/L的HF溶液，在 2080温度下腐蚀1min50min,得到高度小于20m的硅纳米阵列。 0020 可选地，所述步骤4）的热氧化工艺条件为在1000的温度下，热氧化150min。所 述步骤5）中的硅基纳米阵列图形化衬底包括：将所述硅衬底表面的氧化硅层完全去除，同 时在所述硅衬底上形成氧化硅纳米点阵、。
13、或者被氧化硅层包裹的硅纳米点阵。 0021 此外，本发明还提供一种硅基外延层的制备方法，至少包括： 0022 1）利用本发明上述制备方法制作出硅基纳米阵列图形化衬底； 0023 2）利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层。 0024 可选地，所述外延层为Ge薄膜、III-V族化合物薄膜、或自下向上依次包括Ge薄 膜和III-V族化合物薄膜的复合薄膜。 0025 如上所述，本发明的硅基纳米阵列图形化衬底及硅基外延层的制备方法，具有以 下有益效果： 0026 本发明利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳 米阵列图形化衬底上外延Ge或III-V族化合物，。
14、从而可以得到低缺陷密度、高晶体质量的 Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。 附图说明 0027 图1显示为本发明实施例1中的在硅衬底上制备金属层后的工艺截面图。 0028 图2显示为本发明实施例1中的对硅衬底进行化学催化腐蚀形成的硅纳米阵列工 艺截面图。 0029 图3a3b显示为本发明实施例1中的对硅衬底及硅纳米阵列热氧化后的工艺截 面图。其中图3a为将硅纳米阵列完全被氧化后的工艺截面图；图3b为硅纳米阵列部分被 氧化后的工艺截面图。 0030 图4a4b显示为本发明实施例1中最终形成硅基纳米阵列图形化衬底的工艺截 说 明 书CN 102842。
15、496 A 3/5页 5 面图。其中，图4a为最终形成的氧化硅纳米阵列图形化衬底；图4b为最终形成的被氧化硅 层包裹的硅纳米阵列图形化衬底。 0031 图5a5b显示为本发明实施例2中在所述硅基纳米阵列图形化衬底上制备外延 层后的工艺截面图。其中图5a为在氧化硅纳米阵列图形化衬底上制备外延层后的工艺截 面图；图5b为在被氧化硅包括的硅纳米阵列图形化衬底上制备外延层后的工艺截面图。 0032 元件标号说明 0033 10 硅衬底 0034 100 硅纳米阵列 0035 11 金属层 0036 12 氧化硅层 0037 120 氧化硅纳米阵列 0038 13 外延层 具体实施方式 0039 以下通。
16、过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。 0040 请参阅图1至图2、图3a3b、图4a4b以及图5a5b。需要说明的是，本实 施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有 关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、 数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。 0041 实施例1 004。
17、2 如图所示，本实施例提供一种硅基纳米阵列图形化衬底的制备方法，包括以下步 骤： 0043 首先，如图1所示，在步骤一中，提供一硅衬底10，该硅衬底的晶面为（100），由于 薄膜的晶向要与衬底10表面晶向最匹配才能得以外延，在后续硅衬底10的（100）晶面上外 延Ge时，更有利于释放张应力，但并不限于此，在其它实施例中亦可选用其它晶面的硅衬 底；然后利用真空蒸发或溅射工艺在所述硅衬底10上沉积一层金属层11，该金属层11的 厚度为nm量级，从几nm到几百nm，例如厚度可以为2nm、10nm、50nm、100nm或200纳米等。 所述金属层11的材质可以为银、金或铂，本实施例中暂选为银。 004。
18、4 需要说明的是，在所述步骤一之后，还可以把制备有金属层11的硅衬底10进行高 温退火，具体工艺为：在真空、氮气气氛、或氩气气氛下，且在200500温度下退火，以 在所述硅衬底10表面形成均匀分布的金属纳米颗粒阵列（未示出）。但该高温退火工艺为 本实施例的非必要工艺，也可以省去。 0045 如图2所示，在步骤二中，将沉积有金属层11的硅衬底10放入一定浓度的HF溶 液中，本实施例中采用5mol/L的HF溶液，但并不限于此，在其它实施例中所述混合溶液的 比例可根据化学催化腐蚀情况的改变而改变。通常情况下，所述化学腐蚀的工艺条件为在 2080温度下腐蚀1min50min,从而得到高度小于20m的硅。
19、纳米阵列100。本实 说 明 书CN 102842496 A 4/5页 6 施例中化学腐蚀的温度选为50，腐蚀时间为20min，最终通过化学催化腐蚀得到的硅纳 米阵列100的高度为5m。 0046 需要说明的是，化学催化腐蚀时可以在HF溶液中加入一定量的氟化铵（NH 4 F）以稳 定腐蚀速度，从而更加精确地控制对硅衬底10的腐蚀程度。 0047 在步骤三中，将所述具有硅纳米阵列100的硅衬底10放入腐蚀溶液中，以去除附 着在硅衬底10以及硅纳米阵列100上的金属颗粒（未示出）。所述腐蚀溶液的选择取决于 所述金属层11的材质，当所述硅衬底金属层11为银时，采用的腐蚀溶液为浓硝酸；所述金 属层11。
20、的材质为金或铂时，采用的腐蚀溶液王水。本实施例中，根据步骤一中所述的金属 层11的材质选为银，因此本步骤中的腐蚀溶液选为浓硝酸。 0048 如图3a3b所示，在步骤四中，利用热氧化工艺对所述硅纳米阵列100以及硅纳 米阵列100所在的硅衬底10表面进行氧化，以形成氧化硅纳米阵列120、或者被氧化硅层 12包裹的硅纳米阵列100。具体工艺如下： 0049 首先，将去除金属颗粒的所述硅衬底10放入氧化炉中，然后将所述氧化炉加热至 1000的温度，并同时通入氧气热氧化150分钟，最终形成氧化硅纳米阵列120、或者被氧 化硅层12包裹的硅纳米阵列100，且所述硅纳米阵列100热氧化生成的氧化硅层12的。
21、厚度 大于硅纳米阵列120所在硅衬底10表面生成的氧化硅层12厚度。 0050 需要说明的是，该步骤中所述硅纳米阵列100是否完全被热氧化为氧化硅纳米阵 列120或被氧化硅层12包裹的硅纳米阵列100，取决于所述步骤二中的化学催化腐蚀所得 到的硅纳米阵列100的尺寸以及该步骤中热氧化的程度。因此，该步骤中热氧化的温度以 及时间可以根据需要而调整。 0051 如图4a4b所示，在步骤五中，将具有氧化硅纳米阵列120、或者被氧化硅层12 包裹的硅纳米阵列100的硅衬底10放入所述HF溶液中，通过控制HF的浓度和腐蚀时间， 将所述衬底硅10上的氧化硅层12完全腐蚀掉，同时得到氧化硅纳米阵列120、或。
22、者被氧化 硅层12包裹的硅纳米阵列100。在进行腐蚀时，可以在溶液中加入一定量的氟化铵（NH 4 F） 以稳定腐蚀速度，从而能够准确控制对氧化硅层12的腐蚀。本实施例中采用5%的HF溶 液，腐蚀时间为2min，但并不限于此，在其它实施例中可以针对硅衬底上的氧化硅层12的 厚度，采用不同的HF浓度和不同的腐蚀时间。至此，完成了硅基纳米阵列图形化衬底的制 备。 0052 由上述硅基纳米阵列图形化衬底的制备工艺可知，本实施例中通过催化腐蚀的方 法可以低成本的制备出大面积的图形化衬底同时与传统图形化衬底制备方法相比，省去光 刻等工艺，工艺简单，并降低了成本。 0053 实施例2 0054 如图所示，本。
23、实施例提供一种硅基外延层的制备方法，包括以下步骤： 0055 步骤一：利用本发明实施例一中所述的方法制备出硅基纳米阵列图形化衬底，本 实施例中不再对该具体工艺赘述，具体工艺图参考实施例1中图1图2、图3a3b、以及 图4a4b。 0056 步骤二：利用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长外延层13， 选择性外延工艺为本领域技术人员的常用手段，在此不再赘述。本实施中外延层13暂选为 Ge层，但并不限于此，在其它实施例中可以通过调整硅基纳米阵列图形化衬底的制备工艺 说 明 书CN 102842496 A 5/5页 7 的参数以及外延工艺的参数，所述外延层13可以III-V族化合物薄膜、。
24、或自下向上依次包 括Ge薄膜和III-V族化合物薄膜的复合薄膜。如图5a5b所示为在所述硅基纳米阵列 图形化衬底上生长外延层截面图。 0057 采用选择性外延工艺在所述硅基纳米阵列图形化衬底上生长Ge层或III-V族化 合物薄膜，可以得到低缺陷密度、高晶体质量的外延层。这是由于在硅衬底上直接外延Ge 或III-V族化合物薄膜，由于晶格常数或者热膨胀系数不匹配，就会在外延层13中产生位 错，产生的位错大部分是与硅的（100）晶面呈60度夹角。在图形化的衬底上，在选择性外 延条件下，由于氧化硅上无法生长外延层，外延Ge或III-V族化合物薄膜限制在硅槽中生 长。当氧化硅足够厚时，产生的位错就会被限。
25、制在沟槽中，从而得到低位错密度，高晶体质 量的外延层13。 0058 此外，在所述硅基纳米阵列图形化衬底上外延Ge层厚，然后可以在Ge层直接外延 III-V族化合物，因为Ge与III-V族化合物晶格匹配高，就可以得到低缺陷密度、高晶体质 量的III-V族化合物外延层13。 0059 综上所述，本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法， 该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列 图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或 III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。所以，本 发明有效克服了现有技术中的种种缺点而具高度产业利用价值。 0060 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。 说 明 书CN 102842496 A 1/2页 8 图1 图2 图3a 图3b 说 明 书 附 图CN 102842496 A 2/2页 9 图4a 图4b 图5a 图5b 说 明 书 附 图CN 102842496 A 。