《高压电阻半导体装置与制造高压电阻半导体装置的方法.pdf》由会员分享，可在线阅读，更多相关《高压电阻半导体装置与制造高压电阻半导体装置的方法.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102842577 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 5 7 7 A *CN102842577A* (21)申请号 201110170369.3 (22)申请日 2011.06.20 H01L 27/06(2006.01) H01L 21/822(2006.01) (71)申请人旺宏电子股份有限公司 地址中国台湾新竹科学工业园区力行路16 号 (72)发明人林镇元 林正基 连士进 叶清本 (74)专利代理机构中科专利商标代理有限责任 公司 11021 代理人宋焰琴 (54) 发明名称 高压电阻半导体装置与制造高压电阻半导体 。
2、装置的方法 (57) 摘要 本发明公开了一种高压电阻半导体装置与制 造高压电阻半导体装置的方法。半导体装置包括 半导体衬底、横向半导体二极管、场绝缘结构与多 晶硅电阻。二极管形成在半导体衬底的表面区域 中，且包含阴极电极与阳极电极。场绝缘结构配置 阴极电极与阳极电极之间。多晶硅电阻形成在场 绝缘结构上，并介于阴极电极与阳极电极之间。多 晶硅电阻电性连接至阴极电极，并电性绝缘于阳 极电极。 (51)Int.Cl. 权利要求书1页 说明书6页 附图11页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 6 页 附图 11 页 1/1页 2 1.一种半导体装置。
3、，包括： 一半导体衬底； 一横向半导体二极管，形成在该半导体衬底的一表面区域中，该二极管具有一阴极电 极与一阳极电极； 一场绝缘结构，配置在该阴极电极与该阳极电极之间；以及 一多晶硅电阻，形成在该场绝缘结构上，并介于该阴极电极与该阳极电极之间，该多晶 硅电阻被电性连接至该阴极电极，并电性绝缘于该阳极电极。 2.根据权利要求1所述的半导体结构，其中该多晶硅电阻被形成在该场绝缘结构的一 上表面上以至少部分围绕该阴极电极。 3.根据权利要求2所述的半导体结构，其中该多晶硅电阻包含多个半环区块，同心排 列在该阴极电极与该阳极电极之间。 4.根据权利要求3所述的半导体结构，其中该些区块包含至少一最内区块。
4、，电性连接 至该阴极电极。 5.根据权利要求4所述的半导体结构，其中邻近的该些区块被电性连接以从该阴极电 极至该半导体二极管外部的一末端形成一连续的多晶硅电阻结构。 6.根据权利要求1所述的半导体结构，其中该阳极电极包含一环状结构，围绕该阴极 电极。 7.根据权利要求1所述的半导体结构，其中该多晶硅电阻包含多个半环区块排列成一 同心图案，该阳极电极围绕该半环区块。 8.一种制造半导体装置的方法，该方法包括： 提供一半导体衬底； 形成一横向半导体二极管于该半导体衬底的一表面区域中，该横向半导体二极管的形 成包含形成一阴极电极与形成一阳极电极； 形成一场绝缘结构于该阴极电极与该阳极电极之间；以及 。
5、形成一多晶硅电阻于该场绝缘结构上，与该阴极电极与该阳极电极之间，该多晶硅电 阻的形成包含形成该多晶硅电阻电性连接至该阴极电极并电性绝缘于该阳极电极。 9.根据权利要求8所述的制造半导体装置的方法，其中该多晶硅电阻的形成包含形成 该多晶硅电阻于该场绝缘结构的一上表面上以至少部分围绕该阴极电极。 10.根据权利要求9所述的制造半导体装置的方法，其中该多晶硅电阻的形成包含形 成该多晶硅电阻以包含多个半环区块，该些半环区块同心排列在该阴极电极与该阳极电极 之间。 权 利 要 求 书CN 102842577 A 1/6页 3 高压电阻半导体装置与制造高压电阻半导体装置的方法 技术领域 0001 本发明是。
6、有关于半导体技术，特别是有关于适合用以提供高压电阻的半导体装置 及其制造方法。 背景技术 0002 半导体高压(HV)二极管例如图1中所示的HV二极管100是已知的，举例而言，是 用于半导体装置中的驱动器或类似的元件中。二极管100包含阴极102与阳极104。一般 的方法是排列阴极与多晶硅电阻110并联以达隔离目的。图1B显示图1A中二极管100与 电阻110的等效电路图。高压输入112是典型地提供至阴极102与电阻110之间的二极管 100的阴极102。 0003 如图1A中所示，多晶硅电阻110是典型地形成包含伸长的条纹的图案。伸长的条 纹被连接在一起以形成多晶硅结构。多晶硅结构具有根据期。
7、望的电阻而选择出的长度。结 果，图1A中显示的一般的电阻110占据半导体装置的布局面积的一些部分114，额外于二极 管100的布局面积。因此期望减少电阻110占据的布局面积114，以缩减包含HV二极管的 半导体布局的尺寸。 发明内容 0004 一种半导体装置与半导体装置相关的方法。根据本发明的一方面，半导体装置可 包括半导体衬底与横向半导体二极管，横向半导体二极管形成在半导体衬底的表面区域 中。二极管可具有阴极电极与阳极电极。场绝缘结构可设置在阴极电极与阳极电极之间。 多晶硅电阻可形成在场绝缘结构上或在阴极电极与阳极电极之间。多晶硅电阻可电性连接 至阴极电极并电性绝缘于阳极电极。 0005 于。
8、一些实施例中，多晶硅电阻可形成在场绝缘结构的上表面上以至少部分围绕阴 极电极。多晶硅电阻可包括多个半环区块，同心排列在阴极电极与阳极电极之间。区块可 包含至少一最内区块，电性连接至阴极电极。邻近的区块被电性连接以从阴极电极至半导 体二极管外部的末端形成连续的多晶硅电阻结构。 0006 于一些实施例中，阳极电极包含环状结构，围绕阴极电极。 0007 于一些实施例中，多晶硅电阻包含多个半环区块排列成一同心图案，阳极电极围 绕半环区块。 0008 根据本发明的另一方面，制造半导体装置的方法可包括提供半导体衬底，与形成 横向半导体二极管于半导体衬底的表面区域中。横向半导体二极管的形成可包含形成阴极 电。
9、极与形成阳极电极。方法也可包含形成场绝缘结构于阴极电极与阳极电极之间，与形成 多晶硅电阻于场绝缘结构上，与阴极电极与阳极电极之间。多晶硅电阻的形成可包含形成 多晶硅电阻电性连接至阴极电极并电性绝缘于阳极电极。 0009 于一些实施例中，多晶硅电阻的形成可包含形成多晶硅电阻于场绝缘结构的上表 面上以至少部分围绕阴极电极。多晶硅电阻的形成可包含形成多晶硅电阻以包含多个半环 说 明 书CN 102842577 A 2/6页 4 区块，半环区块同心排列在阴极电极与阳极电极之间。多晶硅电阻的形成可包含形成区块 以包含至少一最内区块，最内区块电性连接至阴极电极。多晶硅电阻的形成可包含形成邻 近的区块以电性。
10、连接，以从阴极电极至半导体二极管外部的末端形成连续的多晶硅电阻结 构。 0010 于一些实施例中，阳极电极的形成包含形成环状结构，如阳极电极围绕阴极电极。 0011 于一些实施例中，多晶硅电阻的形成可包含形成多晶硅电阻以包含多个半环区块 排列成一同心图案。阳极电极可围绕半环区块。 0012 下文特举较佳实施例，并配合所附图式，作详细说明如下： 附图说明 0013 图1A显示一般HV二极管与多晶硅电阻装置的平面图。 0014 图1B显示对应图1A中显示的装置的电路图。 0015 图2显示根据本发明的HV二极管与多晶硅电阻装置的平面图。 0016 图3A与图3B显示对应于图2中所示的装置的电路图。。
11、 0017 图4A显示沿图2中剖面线A-A绘制的剖面图。 0018 图4B显示沿图2中剖面线B-B绘制的剖面图。 0019 图5显示一实施例的多晶硅电阻的部分平面图。 0020 图6A-图6O显示半导体装置的工艺。 0021 【主要元件符号说明】 0022 先前技术： 0023 102阴极 0024 104阳极 0025 100二极管 0026 110多晶硅电阻 0027 112高压输入 0028 114部分 0029 实施方式： 0030 200：半导体装置 0031 202：二极管 0032 204：多晶硅电阻 0033 204a：电阻结构 0034 204a_1、204a_2：电阻结构 。
12、0035 204b：区块 0036 204c：电阻次结构 0037 204d：电阻次区块 0038 204e：接触区域 0039 206：半导体衬底 0040 208：阴极电极 0041 210：阳极电极 说 明 书CN 102842577 A 3/6页 5 0042 212：漂移通道 0043 212a：表面区域 0044 212b：衬层 0045 214：场氧化结构 0046 216：接触 0047 218、220：末端 0048 230：高压n型阱区域 0049 232：第一P型阱 0050 234：第二P型阱 0051 236：P+埋藏扩散区域 0052 238：N+埋藏扩散区域 00。
13、53 240：P+刺激区域 0054 242：N+埋藏扩散区域 0055 244：栅极结构 0056 246：栅氧化层 0057 246a：氧化层 0058 247：多晶硅层 0059 248：层间介电结构 0060 249：硅化钨层 0061 250：阳极接触区域 0062 252：阴极接触区域 0063 254：电阻接触区域 0064 260：掩模层 0065 262：氧化层 0066 264：多晶硅层 0067 266：掩模材料 0068 268：间隙壁 0069 270、272：掩模层 0070 a1、a2：宽度 0071 c1、c2、d1、e1：尺寸 具体实施方式 0072 本申请的。
14、实施例请参照图2至图6L作详细说明。 0073 图2显示半导体装置200的平面图。半导体装置200包含HV二极管202与多晶 硅电阻204。图3A-图3B显示半导体装置200的等效电路图。图4A显示半导体装置200 沿着图2中剖面线A-A所绘制的剖面图。图4B显示半导体装置200沿着图2中剖面线B-B 所绘制的剖面图。 0074 请参照图2，二极管202是横向半导体装置，形成在半导体衬底206(显示在图4A 与图4B中)的表面区域中。二极管202包含中心的阴极电极208。阳极电极210围绕阴 说 明 书CN 102842577 A 4/6页 6 极电极208。阴极电极208可为环状的盘形电极，。
15、且阳极电极210可为环状电极其同心地 围绕阴极电极208。阴极电极208与阳极电极210是通过漂移区域212(显示在图4A与图 4B中)分开，漂移区域212以一般符合二极管的方法控制阴极电极208与阳极电极210之 间的电流流动。 0075 电阻204配置在阴极电极208与阳极电极210之间的空间中的漂移区域212上。 更明确地来说，如显示图4A与图4B所示，电阻204可以一组配置在场氧化(FOX)结构214 上的多晶硅结构204a形成，FOX结构214被配置在漂移区域212上。注意虽然图显示电阻 204是直接形成在FOX结构214的上表面上，然也能使用其它的排列方式，举例来说，一或更 多额外。
16、的薄膜被配置在FOX结构214与电阻204之间。电阻204电性连接至在接触216的 阴极电极208。电阻204电性绝缘于阳极电极210，然而延伸至阳极电极210上至末端218 以连接其它装置。 0076 电阻204可因此形成在FOX结构214的上表面上。电阻204至少部分围绕阴极电 极208，且阳极电极210也至少部分围绕电阻204。此排列有利地允许提供装置200电阻 204，而不占据二极管202外部的额外布局区域，这与图1A所示的占据额外布局面积114的 电阻110不同。 0077 图3A显示半导体装置200的等效电路图。二极管202是与电阻204并联，如此电 阻204是提供于阴极电极208。
17、与外部的末端218之间。阴极电极208也电性连接至高压 (HV)末端220。 0078 在图2显示的布局中，电阻204是由一对多晶硅电阻结构204a构成，多晶硅电阻 结构204a在阴极电极208与外部的末端218之间平行地互相连接。每个多晶硅电阻结构 204a是由一组同心的环状电阻区块204b构成，每个区块204b在图3A中是绘示成个别的电 阻。在图2显示的实施例中，最内的电阻区块204b可连接至阴极电极208，而最外的电阻区 块204b可连接至外部的末端218。最内的与最外的区块204b之间的邻近的电阻区块204b 被连接在一起以在阴极电极208与外部的末端218之间形成两组平行的电阻。 0。
18、079 图3B中所示，一或更多区块204b可通过改变布局设计任选地进一步分成一组两 或更多平行的电阻次结构204c，电阻次结构204c各由一些电阻次区块204d构成。熟悉本 技艺的人士将了解此改变将允许微调电阻204的总电阻。应注意电阻结构204a、区块204b、 次结构204c与次区块204d的确实数目可从图示所绘示的实施例提供的数目改变。 0080 图5显示部分电阻204的平面图。更明确地来说，图5显示一对电阻结构204a(在 图5中分开表示成204a_1与204a_2)各个的一对区块204b。图5更清楚绘示区块204b 能怎样排列成一组同心的环状多晶硅结构。各结构可具有预定的宽度a1或a。
19、2。根据电阻 204期望的总电阻值与其它考虑例如布局限制，宽度a1可等于宽度a2，或宽度a1可异于宽 度a2。同心邻近的区块204b之间的空间可根据设计限制，例如为了避免在制造过程中短路 来做选择。区块204b是通过金属接触区域204e互相连接。 0081 尺寸c1与c2表示形成部分接触区域204e的金属结构的各别长度。尺寸d1表 示电阻区块204b的邻近末端之间的距离。尺寸e1表示电阻区块204b的邻近的接触结构 204e之间的距离。电阻结构204a_1与204a_2是等距离自阴极电极208，因此构成相对的 对应电阻结构204a。较佳的，每个此相对的对应电阻结构204a对是对称的，如此相对的。
20、对 应电阻结构204a对的各个的尺寸是相同的。 说 明 书CN 102842577 A 5/6页 7 0082 请参照图4A与图4B，之后将说明可用来制造半导体装置200的工艺(显示在图 6A-图6O中)的实施例。 0083 图4A显示半导体装置200沿图2中剖面线A-A绘制的剖面图。图4B显示半导体 装置200沿图2中剖面线B-B绘制的剖面图。 0084 半导体装置200可形成在半导体衬底206上。半导体衬底206典型地为硅，具有 第一导电型，典型地为P导电型。漂移通道212具有第二导电型，典型地为N导电型。漂移 通道212被形成在衬底206的高压n型阱(HVNW)区域230中。漂移信道21。
21、2可包含n型 表面区域212a，通过p型衬层212b自HVNW区域230分开。 0085 阳极区域210包含第一P型阱232与第二P型阱234。第一P型阱232形成在衬 底206中，且第二P型阱234形成在HVNW区域230中。P+埋藏扩散区域236形成在第一P 型阱232中。N+埋藏扩散区域238形成在第二P型阱234中。此外，P+刺激(pickup)区 域240形成在邻近于N+埋藏扩散区域238的第二P型阱234中。阴极区域208包含N+埋 藏扩散区域242，形成在HVNW区域230中。 0086 多层栅极结构244包含栅氧化层246与一或更多额外的栅极层，其可包含，举例来 说，多晶硅层2。
22、47位于栅氧化层246上，与硅化钨(WSi)层249于多晶硅层247上。部分栅 极结构244称为场板，延伸于FOX结构214上。FOX结构214是相当厚的绝缘区域延伸在阴 极208与阳极210之间。举例来说，也在装置200的角落与第一P阱232及第二P阱234 之间形成额外的FOX区域214以作为隔离结构。 0087 图4A与图4B也显示电阻区块204b，形成在阴极208与阳极210之间的FOX结构 214的上表面上。电阻区块204b可为单或多层多晶硅结构。电阻区块204在图4A中通过 层间介电(ILD)结构248互相电性绝缘。图4B显示金属结构用作接触区域204e，电性连接 至邻近的电阻区块。
23、204b。 0088 图4A显示阳极接触区域250与阴极接触区域252。阳极接触区域250是导电材 料，典型地为金属，提供电性连接至埋藏扩散区域236、238与240，与栅极结构244。阴极接 触区域252也为导电材料，典型地为金属，提供电性连接至埋藏扩散区域242。 0089 图4B显示阴极接触区域252如何也通过连接埋藏扩散区域242至最内电阻区块 204b而在阴极208与电阻204之间提供电性连接。图4B也显示电阻接触区域254，在最外 的电阻区块204b与外部的末端218(显示在图2中)之间提供电性连接。 0090 请参照图6A-图6O，其绘示一实施例中适合用以制造半导体装置200的工。
24、艺。图 6A-图6K显示的图标与沿着图2中剖面线A-A与剖面线B-B绘制的剖面图相同。图6L与 图6M显示沿剖面线A-A的金属化过程，而图6N与图6O显示沿剖面线B-B的金属化过程。 0091 从图6A的P型硅衬底206开始，举例来说，首先使用已知的光刻与HVNW注入工艺 形成HVNW区域230。然后，在图6B，再次通过已知的光刻与离子注入工艺形成第一P型阱 232与第二P型阱234。在图6C，根据已知的光刻与离子注入工艺形成n型表面区域212a 与p型衬层212b。然后，图6D显示可用以形成FOX区域214的光刻、氧化与刻蚀工艺的结 果。 0092 然后，通过如图6E与图6F所示的工艺形成栅。
25、极结构244。图6E显示将变成栅氧 化层246的氧化层246a。氧化层246a可利用牺牲氧化(sacrificial oxidation；SAC)工 艺形成。然后)，使用沉积工艺在氧化层246a上沉积多晶硅层247，然后在多晶硅层247上 说 明 书CN 102842577 A 6/6页 8 沉积WSi层249。然后在WSi层249上选择性地沉积掩模层260，且随后进行的刻蚀结果显 示在图6F所示的结构中。 0093 在图6G，接着开始形成电阻204的工艺。电阻区块204b可为多层结构结构包含， 举例来说，下氧化层与上多晶硅层。为形成这样的结构，可使用例如典型地用以形成PIP电 容结构的高温氧。
26、化(HTO)工艺来形成下氧化层262，然后后续的PIP多晶硅沉积工艺可用来 在氧化层262上沉积多晶硅层264。如图6G中所绘示，多晶硅层264的导电性可通过用以 掺杂多晶硅层264的离子注入工艺调变。然后利用光刻工艺刻蚀最终结构以形成如图6H 中所示的电阻区块204b。图6H也显示掩模材料266。图6I中显示的间隙壁268也可使用 四氧烷基硅(tetra-ethyl-ortho silicate；TEOS)沉积然后进行光刻与刻蚀工艺来形成 在电阻区块204b的侧壁上与栅极结构244的侧壁上。 0094 然后，图6J与图6K显示用以形成埋藏扩散区域236、238、240与242的工艺。图 6J。
27、显示使用光刻法选择性地形成的掩模层270。然后，使用离子注入法扩散露出的区域以 形成N+埋藏扩散区域238与242。类似地，图6K显示首先使用光刻法选择性地形成的掩模 层272，然后进行离子注入以扩散露出的区域以形成P+埋藏扩散区域236与240。 0095 图6L与图6M显示沿剖面线A-A的金属化工艺，而图6N与图6O显示沿剖面线B-B 的金属化工艺。金属化工艺可包含沉积ILD、光刻与刻蚀以制得图6L与图6N中显示的结 构。然后进行金属沉积、光刻与刻蚀以制得图6M与图6O中所示的结构。 0096 虽然本发明已以各种实施例发明如上，然其并非用以限定本发明。任何熟悉此项 技艺者，在不脱离本发明的。
28、精神和范围内，当可做些许更动与润饰，因此本发明的保护范围 当视随附的权利要求范围所界定的为准。 说 明 书CN 102842577 A 1/11页 9 图1A 说 明 书 附 图CN 102842577 A 2/11页 10 图1B 图2 说 明 书 附 图CN 102842577 A 10 3/11页 11 图3A 图3B 说 明 书 附 图CN 102842577 A 11 4/11页 12 图4A 说 明 书 附 图CN 102842577 A 12 5/11页 13 图4B 说 明 书 附 图CN 102842577 A 13 6/11页 14 图5 图6A 说 明 书 附 图CN 102842577 A 14 7/11页 15 图6B 图6C 图6D 图6E 说 明 书 附 图CN 102842577 A 15 8/11页 16 图6F 图6G 图6H 说 明 书 附 图CN 102842577 A 16 9/11页 17 图6I 图6J 图6K 说 明 书 附 图CN 102842577 A 17 10/11页 18 图6L 图6M 图6N 说 明 书 附 图CN 102842577 A 18 11/11页 19 图6O 说 明 书 附 图CN 102842577 A 19 。