《隔离型功率晶体管的制造方法.pdf》由会员分享，可在线阅读，更多相关《隔离型功率晶体管的制造方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102956487 A (43)申请公布日 2013.03.06 C N 1 0 2 9 5 6 4 8 7 A *CN102956487A* (21)申请号 201110242328.0 (22)申请日 2011.08.23 H01L 21/336(2006.01) H01L 21/331(2006.01) (71)申请人上海华虹NEC电子有限公司 地址 201206 上海市浦东新区川桥路1188 号 (72)发明人韩峰 段文婷 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人丁纪铁 (54) 发明名称 隔离型功率晶体管的制造方法 (57) 摘。
2、要 本发明公开了一种隔离型功率晶体管的制造 方法，本发明方法通过在栅多晶硅顶部形成的绝 缘介质层、以及绝缘介质层侧面形成的侧壁介质 层作为刻蚀形成器件之间的隔离层沟槽的硬掩 膜，不需要增加额外的掩膜版就能在晶体管之间 形成绝缘隔离层，既不会降低芯片内晶体管的密 度，又能减少器件之间的串扰影响，有利于提高减 少晶体管尺寸和提高芯片内晶体管的密度，能获 得具有更小的导通电阻、更低的饱和压降和更大 的电流驱动能力的功率器件。本发明方法因为不 需要增加额外的掩膜版，所以还能降低制造成本。 (51)Int.Cl. 权利要求书2页 说明书5页 附图8页 (19)中华人民共和国国家知识产权局 (12)发明专。
3、利申请 权利要求书 2 页 说明书 5 页 附图 8 页 1/2页 2 1.一种隔离型功率晶体管的制造方法，其特征在于，隔离型功率晶体管的栅极为沟槽 型结构，包括如下步骤： 步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入 到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层； 步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未 将所述沟槽填满，所述栅极由所述栅多晶硅形成；在所述沟槽中再填入绝缘介质层，所述绝 缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满； 步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述。
4、沟 槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度； 步骤四、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介 质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P 型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中； 步骤五、淀积第二绝缘介质层将所述第二沟槽填满； 步骤六、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接 触区；形成金属接触。 2.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤一中所述N 型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷， 掺杂杂质的。
5、体浓度为1.0E13cm -3 1.0E16cm -3 ；所述沟槽的深度为1m5m；所述栅氧 化层采用热氧化工艺形成，所述栅氧化层的厚度为 3.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤二中所述栅 多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm -3 1.0E21cm -3 ；所述绝缘介质 层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m。 4.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤三中所述第 一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度。 5.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：步骤四中所述侧 墙介质层。
6、的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m；所述第二沟槽 的宽度为0.5m以上。 6.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：所述第二绝缘介 质层的组成材料为氧化硅。 7.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：所述源极注 入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为 1.0E14cm -2 1.0E16cm -2 ；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 8.如权利要求1所述的隔离型功率晶体管的制造方法，其特征在于：所述隔离型功率 晶体管为一种硅基器件，或。
7、者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离 型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶 体管。 9.一种隔离型功率晶体管的制造方法，其特征在于，隔离型功率晶体管的栅极为表面 型结构，包括如下步骤： 权 利 要 求 书CN 102956487 A 2/2页 3 步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采 用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极； 步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行 退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区； 步骤三、在所。
8、述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介 质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P 型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中； 步骤四、淀积第二绝缘介质层将所述第二沟槽填满； 步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接 触区；形成金属接触。 10.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：步骤一中所述绝 缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m。 11.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：步骤二中所述P 型阱的离子注入。
9、的杂质为硼或氟化硼，注入剂量为1.0E13cm -2 1.0E14cm -2 ；所述P型阱的 退火温度为10001200。 12.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：步骤三中所述侧 墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m；所述第二沟槽 的宽度为0.5m以上。 13.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：所述第二绝缘介 质层的组成材料为氧化硅。 14.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：所述源极注 入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为 1.0E14cm -2 1.0E。
10、16cm -2 ；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 15.如权利要求9所述的隔离型功率晶体管的制造方法，其特征在于：所述隔离型功率 晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离 型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶 体管。 权 利 要 求 书CN 102956487 A 1/5页 4 隔离型功率晶体管的制造方法 技术领域 0001 本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种隔离型功率晶体 管的制造方法。 背景技术 0002 在功率和高压器件的应。
11、用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱 动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。但随着器件密 度的提高，芯片元胞内晶体管之间的距离越来越小，相邻器件之间的串扰将可能彼此影响， 进而影响芯片性能。 发明内容 0003 本发明所要解决的技术问题是提供一种隔离型功率晶体管的制造方法，不需要增 加额外的掩膜版就能在晶体管之间形成绝缘隔离层，既不会降低芯片内晶体管的密度，又 能减少器件之间的串扰影响，有利于提高减少晶体管尺寸和提高芯片内晶体管的密度，能 获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。 0004 为解决上述技术问题，本发明提供。
12、一种隔离型功率晶体管的制造方法，隔离型功 率晶体管的栅极为沟槽型结构，包括如下步骤： 0005 步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并 进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层。 0006 步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中 但未将所述沟槽填满，所述栅极由所述栅多晶硅形成；在所述沟槽中再填入绝缘介质层，所 述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满。 0007 步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所 述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度。。
13、 0008 步骤四、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧 墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所 述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中。 0009 步骤五、淀积第二绝缘介质层将所述第二沟槽填满。 0010 步骤六、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背 栅接触区；形成金属接触。 0011 进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶 硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm -3 1.0E16cm -3 ； 所述沟。
14、槽的深度为1m5m；所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度 为 0012 进一步的改进是，步骤二中所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓 度为1.0E19cm -3 1.0E21cm -3 ；所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅， 说 明 书CN 102956487 A 2/5页 5 厚度为0.5m2m。 0013 进一步的改进是，步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的 深度。 0014 进一步的改进是，步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧 化硅，厚度为0.5m2m；所述第二沟槽的宽度为0.5m以上。 0015 进一步的改进是。
15、，所述第二绝缘介质层的组成材料为氧化硅。 0016 进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源 极注入的杂质为磷或砷、注入剂量为1.0E14cm -2 1.0E16cm -2 ；所述背栅接触注入杂质为硼 或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 0017 进一步的改进是，所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率 晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或 者，所述隔离型功率晶体管为绝缘栅双极晶体管。 0018 为解决上述技术问题，本发明提供另一种隔离型功率晶体管的制造方法，隔离型 功率晶。
16、体管的栅极为表面型结构，包括如下步骤： 0019 步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质 层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极。 0020 步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱 进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区。 0021 步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧 墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所 述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中。 0022 步骤四、淀积第二绝。
17、缘介质层将所述第二沟槽填满。 0023 步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背 栅接触区；形成金属接触。 0024 进一步的改进是，步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧 化硅，厚度为0.5m2m。 0025 进一步的改进是，步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂 量为1.0E13cm -2 1.0E14cm -2 ；所述P型阱的退火温度为10001200。 0026 进一步的改进是，步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧 化硅，厚度为0.5m2m；所述第二沟槽的宽度为0.5m以上。 0027 进一步的改进是，所。
18、述第二绝缘介质层的组成材料为氧化硅。 0028 进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源 极注入的杂质为磷或砷、注入剂量为1.0E14cm -2 1.0E16cm -2 ；所述背栅接触注入杂质为硼 或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 0029 进一步的改进是，所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率 晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或 者，所述隔离型功率晶体管为绝缘栅双极晶体管。 0030 本发明方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的 侧壁介质层。
19、作为刻蚀形成器件之间的隔离层沟槽即所述第二沟槽的硬掩膜，不需要增加额 说 明 书CN 102956487 A 3/5页 6 外的掩膜版就能在晶体管之间形成绝缘隔离层即所述第二绝缘介质层，既不会降低芯片内 晶体管的密度，又能减少器件之间的串扰影响，有利于提高减少晶体管尺寸和提高芯片内 晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功 率器件。本发明方法因为不需要增加额外的掩膜版，所以还能降低制造成本。 附图说明 0031 下面结合附图和具体实施方式对本发明作进一步详细的说明： 0032 图1是本发明实施例一方法流程图； 0033 图2-图7C是本发明实施例一方法的各。
20、步骤中的器件结构示意图； 0034 图8是本发明实施例二方法流程图； 0035 图9-图13B是本发明实施例二方法的各步骤中的器件结构示意图。 具体实施方式 0036 如图1所示，是本发明实施例一方法流程图；如图2至图7C所示是本发明实施例 一方法的各步骤中的器件结构示意图。本发明实施例一隔离型功率晶体管的制造方法所制 备的隔离型功率晶体管的栅极为沟槽型结构，本发明实施例一方法包括如下步骤： 0037 步骤一、如图2所示，在顶部形成有P型阱2的N型承压区1上形成沟槽，该沟槽 穿过所述P型阱2并进入到所述N型承压区1中，在所述沟槽的底部和侧壁表面形成栅氧 化层3。 0038 所述隔离型功率晶体管。
21、能为一种硅基器件、或者为一种化合物半导体器件。所述 隔离型功率晶体管为硅基器件时，所述N型承压区1为硅外延层、或直拉单晶硅、或区熔单 晶硅。所述隔离型功率晶体管为化合物半导体器件时，所述N型承压区1为化合物半导体 外延层。 0039 所述N型承压区1的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm -3 1.0E16cm -3 ；所述沟槽的深度为1m5m；所述栅氧化层3采用热氧化工艺形成，所述栅 氧化层3的厚度为 0040 步骤二、如图3所示，在所述沟槽中填入N型栅多晶硅4，所述栅多晶硅4的顶部进 入所述P型阱2中但未将所述沟槽填满，所述栅极由所述栅多晶硅4形成；在所述沟槽中再 填入绝缘。
22、介质层5，所述绝缘介质层5位于所述栅多晶硅4的顶部并将所述沟槽完全填满。 0041 所述栅多晶硅4的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm -3 1.0E21cm -3 ；所述绝缘介质层5的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m 2m。 0042 步骤三、如图4所示，以所述绝缘介质层5为第一掩膜进行第一次刻蚀，所述第一 次刻蚀是对所述沟槽外的所述P型阱2进行刻蚀，所述P型阱2被刻蚀掉部分厚度。所述 第一次刻蚀的刻蚀深度不超过所述绝缘介质层5的深度。 0043 步骤四、如图5所示，在所述绝缘介质层5的侧面形成侧墙介质层6；以所述绝缘 介质层5和所述侧墙介质层6为第二掩膜。
23、进行第二次刻蚀并形成第二沟槽，所述第二次刻 蚀的刻蚀深度大于所述P型阱2的深度、所述第二沟槽穿过所述P型阱2并进入到所述N 型承压区1中。 说 明 书CN 102956487 A 4/5页 7 0044 所述侧墙介质层6的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m 2m；所述第二沟槽的宽度为0.5m以上。 0045 步骤五、如图6所示，淀积第二绝缘介质层7将所述第二沟槽填满。所述第二绝缘 介质层7的组成材料为氧化硅。 0046 步骤六、如图7A和7B所示，图7A为器件结构的剖面图，图7B为器件结构的俯视 图。去除所述侧墙介质层6。进行源极8注入形成源极8，进行背栅接触注入形成背栅接触 。
24、区9。 0047 如图7B所示，所述源极8注入和所述背栅接触注入都是由掩膜版定义。所述源极 8注入的杂质为磷或砷、注入剂量为1.0E14cm -2 1.0E16cm -2 ；所述背栅接触注入杂质为硼 或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 0048 如图7C所示，最后形成金属接触10。所述隔离型功率晶体管能为纵向双扩散场效 应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散场效应晶体管和所述绝缘栅双极晶体 管的正面工艺步骤都相同，都是采用本发明实施例的步骤一到步骤六所示的步骤。 0049 如图8所示，是本发明实施例二方法流程图；如图9至图13B所示是本发明实施例 二。
25、方法的各步骤中的器件结构示意图。本发明实施例二隔离型功率晶体管的制造方法所制 备的隔离型功率晶体管的栅极为表面型结构，本发明实施例二方法包括如下步骤： 0050 步骤一、如图9所示，在N型承压区101的表面由下往上依次形成栅氧化层103、 栅多晶硅104和绝缘介质层105；采用光刻刻蚀对所述绝缘介质层105和所述栅多晶硅104 进行刻蚀形成所述栅极，即所述栅极由刻蚀后的所述栅多晶硅104组成。 0051 所述隔离型功率晶体管能为一种硅基器件、或者为一种化合物半导体器件。所述 隔离型功率晶体管为硅基器件时，所述N型承压区1011为硅外延层、或直拉单晶硅、或区熔 单晶硅。所述隔离型功率晶体管为化合。
26、物半导体器件时，所述N型承压区1011为化合物半 导体外延层。所述N型承压区101的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm -3 1.0E16cm -3 。 0052 所述绝缘介质层105的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m 2m。 0053 步骤二、如图10所示，以所述绝缘介质层105为第一掩膜进行离子注入形成P型 阱102并对所述P型阱102进行退火推进，推进到所述栅多晶硅104底部的部分所述P型 阱102组成沟道区。 0054 所述P型阱102的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm -2 1.0E14cm -2 ；所述P型阱102的退火温度。
27、为10001200。 0055 步骤三、如图11所示，在所述绝缘介质层105的侧面形成侧墙介质层106；以所述 绝缘介质层105和所述侧墙介质层106为第二掩膜进行第二次刻蚀并形成第二沟槽，所述 第二次刻蚀的刻蚀深度大于所述P型阱102的深度、所述第二沟槽穿过所述P型阱102并 进入到所述N型承压区101中。 0056 所述侧墙介质层106的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m 2m；所述第二沟槽的宽度为0.5m以上。 0057 步骤四、如图12所示，淀积第二绝缘介质层107将所述第二沟槽填满。所述第二 绝缘介质层107的组成材料为氧化硅。 说 明 书CN 102956487 A。
28、 5/5页 8 0058 步骤五、如图13A和13B所示，其中图13A为器件结构的俯视图，图13B为器件结 构的剖面图。去除所述侧墙介质层106；进行源极108注入形成源极108，进行背栅接触注 入形成背栅接触区109。 0059 所述源极108注入和所述背栅接触注入都是由掩膜版定义；所述源极108注入的 杂质为磷或砷、注入剂量为1.0E14cm -2 1.0E16cm -2 ；所述背栅接触注入杂质为硼或氟化 硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 0060 最后形成层间膜110，刻蚀所述层间膜110并淀积金属形成金属接触111。所述隔 离型功率晶体管能为纵向双扩散场。
29、效应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散 场效应晶体管和所述绝缘栅双极晶体管的正面工艺步骤都相同，都是采用本发明实施例的 步骤一到步骤六所示的步骤。 0061 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。 说 明 书CN 102956487 A 1/8页 9 图1 图2 说 明 书 附 图CN 102956487 A 2/8页 10 图3 图4 说 明 书 附 图CN 102956487 A 10 3/8页 11 图5 图6 说 明 书 附 图CN 102956487 A 11 4/8页 12 图7A 图7B 说 明 书 附 图CN 102956487 A 12 5/8页 13 图7C 图8 说 明 书 附 图CN 102956487 A 13 6/8页 14 图9 图10 说 明 书 附 图CN 102956487 A 14 7/8页 15 图11 图12 说 明 书 附 图CN 102956487 A 15 8/8页 16 图13A 图13B 说 明 书 附 图CN 102956487 A 16 。