四侧无引脚扁平封装体的封装方法及封装体.pdf

《四侧无引脚扁平封装体的封装方法及封装体.pdf》由会员分享，可在线阅读，更多相关《四侧无引脚扁平封装体的封装方法及封装体.pdf（20页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102832139 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 1 3 9 A *CN102832139A* (21)申请号 201210284822.8 (22)申请日 2012.08.10 H01L 21/48(2006.01) H01L 23/488(2006.01) (71)申请人华为技术有限公司 地址 518129 广东省深圳市龙岗区坂田华为 总部办公楼 (72)发明人陈锴 刘志华 蒋然 (74)专利代理机构北京三高永信知识产权代理 有限责任公司 11138 代理人黄厚刚 (54) 发明名称 四侧无引脚扁平封装体的封装方法及。

2、封装体 (57) 摘要 本发明公开了一种四侧无引脚扁平封装体的 封装方法及封装体，属于封装技术领域。方法包 括：在金属板的上表面蚀刻加工出所需的凹槽， 形成焊线台、器件台及凸点；将凸点加工至预设 高度，并在器件台上组装器件，连接器件及焊线 台；塑封加工后的金属板，形成封装体，并使加工 后的凸点表面裸露在封装体的上表面，形成顶部 引脚；在封装体的下表面蚀刻加工出所需的底部 引脚，得到四侧无引脚扁平封装体。本发明通过形 成具有顶部引脚的QFN封装体，在利用QFN封装的 良好电气性能、散热性能的同时，实现将大的无源 器件堆叠在QFN封装体之上，在有效提高内部、外 部焊点可靠性的同时，简化封装体结构；。

3、通过顶 部引脚可实现多个器件的堆叠，克服了器件堆叠 的局限性。 (51)Int.Cl. 权利要求书2页 说明书8页 附图9页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 8 页 附图 9 页 1/2页 2 1.一种四侧无引脚扁平封装体的封装方法，其特征在于，所述方法包括： 在金属板的上表面蚀刻加工出所需的凹槽，形成焊线台、器件台及凸点； 将所述凸点加工至预设高度，并在所述器件台上组装器件，连接所述器件及所述焊线 台； 塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在所述封装体的上表 面，形成顶部引脚； 在所述封装体的下表面蚀刻加工出所需的底。

4、部引脚，得到四侧无引脚扁平封装体。 2.根据权利要求1所述的方法，其特征在于，所述将所述凸点加工至预设高度，具体 为： 采用电镀工艺在所述凸点表面电镀生长出预设高度的凸点。 3.根据权利要求1所述的方法，其特征在于，所述将所述凸点加工至预设高度，具体 为： 采用电镀工艺在所述凸点表面形成焊接表面，并在所述焊接表面印刷锡膏后，通过所 述锡膏焊接金属柱，使所述凸点达到预设高度。 4.根据权利要求1或2或3所述的方法，其特征在于，所述塑封加工后的金属板，形成 封装体，并使加工后的凸点表面裸露在所述封装体的上表面，形成顶部引脚，具体为： 采用有保护膜的封装工艺对所述加工后的金属板进行塑封，形成封装体，。

5、并在塑封之 后去除所述保护膜，使所述加工后的凸点表面裸露在所述封装体的上表面，形成顶部引脚。 5.根据权利要求1或2或3所述的方法，其特征在于，所述塑封加工后的金属板，形成 封装体，并使加工后的凸点表面裸露在所述封装体的上表面，形成顶部引脚，具体为： 塑封所述加工后的金属板，形成封装体，并刻蚀所述封装体的上表面，使所述加工后的 凸点表面裸露； 采用电镀工艺在裸露的凸点表面形成焊接表面，在所述焊接表面种植锡球，并利用高 温回流技术使所述锡球在所述封装体的上表面形成顶部引脚。 6.根据权利要求1或2或3所述的方法，其特征在于，所述塑封加工后的金属板，形成 封装体，并使加工后的凸点表面裸露在所述封装。

6、体的上表面，形成顶部引脚，具体为： 塑封所述加工后的金属板，形成封装体，并刻蚀所述封装体的上表面，使所述加工后的 凸点表面裸露； 采用电镀工艺在裸露的凸点表面形成焊接表面，通过钢网印锡技术在所述焊接表面印 刷锡膏，并利用高温回流技术使所述锡膏在所述封装体的上表面形成顶部引脚。 7.根据权利要求1所述的方法，其特征在于，在所述将所述凸点加工至预设高度之前， 还包括： 在除凸点表面之外的金属板的上表面形成保护层，使所述凸点的表面裸露。 8.根据权利要求1所述的方法，其特征在于，所述在所述器件台上组装器件，并连接器 件及所述焊线台之前，还包括： 采用电镀工艺在金属板上电镀预设厚度的用于装片和打线的金。

7、属层。 9.一种四侧无引脚扁平封装体，其特征在于，所述封装体包括：金属板、器件、焊线、塑 封体、用于焊接电子元器件的顶部引脚和底部引脚； 其中，所述塑封体将所述金属板、器件、焊线、顶部引脚和底部引脚塑封于一体； 权 利 要 求 书CN 102832139 A 2/2页 3 所述器件和所述焊线相连接，且焊接于所述封装体内的金属板上； 所述顶部引脚外露于所述封装体的上表面； 所述底部引脚外露于所述封装体的下表面。 10.根据权利要求9所述的封装体，其特征在于，所述器件包括芯片、无源器件或倒装 芯片。 权 利 要 求 书CN 102832139 A 1/8页 4 四侧无引脚扁平封装体的封装方法及封装。

8、体 技术领域 0001 本发明涉及封装技术领域，特别涉及一种四侧无引脚扁平封装体的封装方法及封 装体。 背景技术 0002 现今，终端消费品到系统设备，PCB（Printed Circuit Board，印制电路板）上的 电子元器件的密度越来越高，要求在同样甚至更小的空间内安装更多的电子元器件，对电 子元器件小型化的需求越来越强烈。QFN（Quad Flat Non-leaded package，四侧无引脚扁 平封装）由于尺寸小、体积小及良好的热、电气性能近年来逐步得到广泛应用。 0003 现有技术中，存在两种QFN封装体，一种是PiP（ackage in Package，封装体内堆 叠封装）。

9、的QFN封装形式，其采用两次塑封的方式，实现了在一个封装体内部堆叠多个器件 的封装结构；另一种是PoP（Packageon Package，封装体上堆叠封装体）的QFN封装形式， 其采用研磨等手段在下封装体上部形成裸露的可焊接的引脚表面，实现了在一个封装体上 部堆叠其他封装体的封装结构。 0004 在实现本发明的过程中，发明人发现现有技术至少存在以下问题： 0005 现有技术虽然也实现了两层堆叠，但堆叠的器件层数仍然有限，具有一定的局限 性，且由于堆叠的器件均内置于封装体内，导致内部焊点的可靠性较差，且结构不够简洁。 发明内容 0006 有鉴于此，本发明实施例提供了一种四侧无引脚扁平封装体的封。

10、装方法及封装 体，以解决器件堆叠的局限性，内部焊点的可靠性较差，结构不够简洁的问题。所述技术方 案如下： 0007 一方面，提供了一种四侧无引脚扁平封装体的封装方法，所述方法包括： 0008 在金属板的上表面蚀刻加工出所需的凹槽，形成焊线台、器件台及凸点； 0009 将所述凸点加工至预设高度，并在所述器件台上组装器件，连接所述器件及所述 焊线台； 0010 塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在所述封装体的 上表面，形成顶部引脚； 0011 在所述封装体的下表面蚀刻加工出所需的底部引脚，得到四侧无引脚扁平封装 体。 0012 其中，所述将所述凸点加工至预设高度，具体为： 0。

11、013 采用电镀工艺在所述凸点表面电镀生长出预设高度的凸点。 0014 可选地，所述将所述凸点加工至预设高度，具体为： 0015 采用电镀工艺在所述凸点表面形成焊接表面，并在所述焊接表面印刷锡膏后，通 过所述锡膏焊接金属柱，使所述凸点达到预设高度。 0016 可选地，所述塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在所 说 明 书CN 102832139 A 2/8页 5 述封装体的上表面，形成顶部引脚，具体为： 0017 采用有保护膜的封装工艺对所述加工后的金属板进行塑封，形成封装体，并在塑 封之后去除所述保护膜，使所述加工后的凸点表面裸露在所述封装体的上表面，形成顶部 引脚。 。

12、0018 可选地，所述塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在所 述封装体的上表面，形成顶部引脚，具体为： 0019 塑封所述加工后的金属板，形成封装体，并刻蚀所述封装体的上表面，使所述加工 后的凸点表面裸露； 0020 采用电镀工艺在裸露的凸点表面形成焊接表面，在所述焊接表面种植锡球，并利 用高温回流技术使所述锡球在所述封装体的上表面形成顶部引脚。 0021 可选地，所述塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在所 述封装体的上表面，形成顶部引脚，具体为： 0022 塑封所述加工后的金属板，形成封装体，并刻蚀所述封装体的上表面，使所述加工 后的凸点表面裸露；。

13、 0023 采用电镀工艺在裸露的凸点表面形成焊接表面，通过钢网印锡技术在所述焊接表 面印刷锡膏，并利用高温回流技术使所述锡膏在所述封装体的上表面形成顶部引脚。 0024 可选地，在所述将所述凸点加工至预设高度之前，还包括： 0025 在除凸点表面之外的金属板的上表面形成保护层，使所述凸点的表面裸露。 0026 可选地，所述在所述器件台上组装器件，并连接器件及所述焊线台之前，还包括： 0027 采用电镀工艺在金属板上电镀预设厚度的用于装片和打线的金属层。 0028 另一方面，还提供了一种四侧无引脚扁平封装体，所述封装体包括：金属板、器件、 焊线、塑封体、用于焊接电子元器件的顶部引脚和底部引脚； 。

14、0029 其中，所述塑封体将所述金属板、器件、焊线、顶部引脚和底部引脚塑封于一体； 0030 所述器件和所述焊线相连接，且焊接于所述封装体内的金属板上； 0031 所述顶部引脚外露于所述封装体的上表面； 0032 所述底部引脚外露于所述封装体的下表面。 0033 其中，所述器件包括芯片、无源器件或倒装芯片。 0034 本发明实施例提供的技术方案带来的有益效果是： 0035 通过形成具有顶部引脚的可用于器件堆叠的QFN封装体，在利用QFN封装的良好 电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封装体之上，在有效提高 内部、外部焊点可靠性的同时，还可简化封装体结构；另外，由于通过顶。

15、部引脚可实现多个 器件的堆叠，进而克服了器件堆叠的局限性。 附图说明 0036 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。 0037 图1是本发明实施例一提供的一种四侧无引脚扁平封装体的封装方法流程图； 说 明 书CN 102832139 A 3/8页 6 0038 图2是本发明实施例二提供的一种四侧无引脚扁平封装体的封装方法流程图； 0039 图3是本发明实施例二提供的一种四侧无引脚扁平封装体的。

16、封装过程示意图； 0040 图4是本发明实施例三提供的一种四侧无引脚扁平封装体的封装方法流程图； 0041 图5是本发明实施例三提供的一种四侧无引脚扁平封装体的封装过程示意图； 0042 图6是本发明实施例四提供的一种四侧无引脚扁平封装体的封装方法流程图； 0043 图7是本发明实施例四提供的一种四侧无引脚扁平封装体的封装过程示意图； 0044 图8是本发明实施例五提供的一种四侧无引脚扁平封装体的封装方法流程图； 0045 图9是本发明实施例五提供的一种四侧无引脚扁平封装体的封装过程示意图； 0046 图10是本发明实施例六提供的一种四侧无引脚扁平封装体的结构示意图。 具体实施方式 0047 。

17、为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方 式作进一步地详细描述。 0048 实施例一 0049 本实施例提供了一种四侧无引脚扁平封装体的封装方法，参见图1，本实施例提供 的方法流程具体如下： 0050 101：在金属板的上表面蚀刻加工出所需的凹槽，形成焊线台、器件台及凸点； 0051 102：将凸点加工至预设高度，并在器件台上组装器件，连接器件及焊线台； 0052 可选地，将凸点加工至预设高度之前，还包括： 0053 在除凸点表面之外的金属板的上表面形成保护层，使凸点的表面裸露。 0054 其中，将凸点加工至预设高度，具体包括但不限于： 0055 采用电镀工艺在凸。

18、点表面电镀生长出预设高度的凸点。 0056 可选地，将凸点加工至预设高度，具体包括但不限于： 0057 采用电镀工艺在凸点表面形成焊接表面，并在焊接表面印刷锡膏后，通过锡膏焊 接金属柱，使凸点达到预设高度。 0058 可选地，在器件台上组装器件，并连接器件及焊线台之前，还包括： 0059 采用电镀工艺在金属板上电镀预设厚度的用于装片和打线的金属层。 0060 103：塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在封装体的 上表面，形成顶部引脚； 0061 针对该步骤，塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在封 装体的上表面，形成顶部引脚，具体包括但不限于： 006。

19、2 采用有保护膜的封装工艺对加工后的金属板进行塑封，形成封装体，并在塑封之 后去除保护膜，使加工后的凸点表面裸露在封装体的上表面，形成顶部引脚。 0063 可选地，塑封加工后的金属板，形成封装体，并使加工后的凸点表面裸露在封装体 的上表面，形成顶部引脚，具体包括但不限于： 0064 塑封加工后的金属板，形成封装体，并刻蚀封装体的上表面，使加工后的凸点表面 裸露； 0065 采用电镀工艺在裸露的凸点表面形成焊接表面，在焊接表面种植锡球，并利用高 温回流技术使锡球在封装体的上表面形成顶部引脚。 说 明 书CN 102832139 A 4/8页 7 0066 可选地，塑封加工后的金属板，形成封装体，。

20、并使加工后的凸点表面裸露在封装体 的上表面，形成顶部引脚，具体包括但不限于： 0067 塑封加工后的金属板，形成封装体，并刻蚀封装体的上表面，使加工后的凸点表面 裸露； 0068 采用电镀工艺在裸露的凸点表面形成焊接表面，通过钢网印锡技术在焊接表面印 刷锡膏，并利用高温回流技术使锡膏在封装体的上表面形成顶部引脚。 0069 104：在封装体的下表面蚀刻加工出所需的底部引脚，得到四侧无引脚扁平封装 体。 0070 本实施例提供的方法，通过形成具有顶部引脚的可用于器件堆叠的QFN封装体， 在利用QFN封装的良好电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封 装体之上，在有效提高内部。

21、、外部焊点可靠性的同时，还可简化封装体结构；另外，由于通过 顶部引脚可实现多个器件的堆叠，进而克服了器件堆叠的局限性。 0071 为了更加清楚地阐述上述实施例提供的方法，结合上述内容，以如下实施例二至 实施例五为例，对四侧无引脚扁平封装体的封装方法进行详细的说明，详见如下实施例二 至五： 0072 实施例二 0073 本实施例提供了一种四侧无引脚扁平封装体的封装方法，为了便于说明，结合上 述实施例一的内容，本实施例以采用电镀工艺将凸点加工至预设高度，且采用有保护膜的 封装工艺进行塑封为例，对封装方法进行举例说明。参见图2，本实施例提供的方法流程具 体如下： 0074 201：在金属板的上表面蚀。

22、刻加工出所需的凹槽，形成焊线台、器件台及凸点； 0075 针对该步骤，在金属板的上表面蚀刻加工出所需的凹槽时，可利用现有的光刻胶 程序在金属板的上表面形成一个图案化的光刻胶图形，再利用适当的蚀刻液，在金属板的 上表面蚀刻加工出所需的凹槽，如图3（A）所示。图3（A）中，1为凸点，2为焊线台，3为器 件台。 0076 202：采用电镀工艺在凸点表面电镀生长出预设高度的凸点，并在器件台上组装器 件，连接器件及焊线台； 0077 具体地，为了便于该步骤采用电镀工艺在凸点表面电镀生长出预设高度的凸点， 本实施例提供的方法在该步骤202之前，还包括：在凸点表面之外的金属板的上表面形成 保护层的过程。具体。

23、实现时，可利用光刻胶程序在图3中（A）所示的凸点表面之外的金属 板的上表面形成保护层，仅仅使凸点的表面金属裸露，便于后续电镀。 0078 利用现有的选择电镀工艺在凸点表面继续电镀生长出预设高度的凸点时，本实施 例不对预设高度的具体大小进行限定，具体可根据实际情况进行设定。凸点生长至预设高 度后的金属板可如图3（B）所示。 0079 在器件台上组装器件，连接器件及焊线台之前，可利用现有选择电镀技术在图3 （B）的金属板上电镀指定厚度的用于装片和打线的金属层（未画出）。利用现有的装片，在器 件台上组装好器件，并利用现有的打线技术打线连接器件和焊线台，如图3（C）所示。 0080 203：采用有保护。

24、膜的封装工艺对加工后的金属板进行塑封，形成封装体，并在塑 封之后去除保护膜，使加工后的凸点表面裸露在封装体的上表面，形成顶部引脚； 说 明 书CN 102832139 A 5/8页 8 0081 针对该步骤，采用有保护膜的封装工艺对加工后的金属板进行塑封时，可利用现 有的有保护膜的塑封工艺，将如图3（C）的组合体塑封，塑封后的封装体如图3（D）。由于 有保护膜的保护，在塑封之后，由电镀生长的凸点将暴露在封装体塑封的表面，因此，可使 加工后的凸点表面裸露在封装体的上表面，形成顶部引脚，如图3（E）。 0082 204：在封装体的下表面蚀刻加工出所需的底部引脚，得到四侧无引脚扁平封装 体。 008。

25、3 具体地，在封装体的下表面蚀刻加工出所需的底部引脚时，同样可利用现有的光 刻胶程序在上述图3（E）封装体的下表面蚀刻加工出所需形状的图形，利用适当的蚀刻液 蚀刻，形成最终所需的底部引脚，如图3（F）所示。 0084 本实施例提供的方法，通过形成具有顶部引脚的可用于器件堆叠的QFN封装体， 在利用QFN封装的良好电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封 装体之上，在有效提高内部、外部焊点可靠性的同时，还可简化封装体结构；另外，由于通过 顶部引脚可实现多个器件的堆叠，进而克服了器件堆叠的局限性。 0085 实施例三 0086 本实施例提供了一种四侧无引脚扁平封装体的封装方法。

26、，为了便于说明，结合上 述实施例一的内容，本实施例以采用电镀工艺将凸点加工至预设高度，且通过利用高温回 流技术在封装体表面形成顶部引脚的方式为例，对封装方法进行举例说明。参见图4，本实 施例提供的方法流程具体如下： 0087 401：在金属板的上表面蚀刻加工出所需的凹槽，形成焊线台、器件台及凸点； 0088 该步骤具体可采用上述实施例二中步骤201的实现方式，得到如图5（A）所示结 构，详见上述实施例二中步骤201的相关描述，此处不再赘述。 0089 402：采用电镀工艺在凸点表面电镀生长出预设高度的凸点，并在器件台上组装器 件，连接器件及焊线台； 0090 该步骤具体可采用上述实施例二中步骤。

27、202的实现方式，得到如图5（B）所示结 构，详见上述实施例二中步骤202的相关描述，此处不再赘述。 0091 403：塑封加工后的金属板，形成封装体，并刻蚀封装体的上表面，使加工后的凸点 表面裸露，并采用电镀工艺在裸露的凸点表面形成焊接表面； 0092 针对该步骤，可利用现有的封装塑封工艺，将如图5（B）所示的组合体进行塑封， 形成如图5（C）所示的封装体。之后再利用现有的激光刻蚀技术，刻蚀掉特定位置的一定 厚度的封装体，使内部的引脚裸露出来，得到如图5（D）所示结构。且为了后续能够得到预 设高度的凸点，利用清洁、选择电镀技术在露处的顶部引脚上形成一个可焊接的表面（未画 出）。 0093 4。

28、04：在焊接表面种植锡球或通过钢网印锡技术在焊接表面印刷锡膏，并利用高温 回流技术使锡球或锡膏在封装体的上表面形成顶部引脚； 0094 具体地，利用现有的种植锡球技术，在裸露的顶部引脚处种植锡球，如图5（E）所 示。或者，利用现有的高温回流技术使锡球在露处的顶部引脚的上表面形成可用于和其他 外部器件焊接的顶部引脚，如图5（E）所示。或利用现有的钢网印锡技术，在上述如图5 （D）所示的组合体顶部的引脚印刷锡膏，经过现有的高温回流技术，使锡膏在露处的顶部引 脚的上表面形成可用于和其他外部模块焊接的顶部引脚，如图5（E）所示。 说 明 书CN 102832139 A 6/8页 9 0095 405：。

29、在封装体的下表面蚀刻加工出所需的底部引脚，得到四侧无引脚扁平封装 体。 0096 该步骤具体可采用上述实施例二中步骤204的实现方式，详见上述实施例二中步 骤204的相关描述，此处不再赘述。 0097 本实施例提供的方法，通过形成具有顶部引脚的可用于器件堆叠的QFN封装体， 在利用QFN封装的良好电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封 装体之上，在有效提高内部、外部焊点可靠性的同时，还可简化封装体结构；另外，由于通过 顶部引脚可实现多个器件的堆叠，进而克服了器件堆叠的局限性。 0098 实施例四 0099 本实施例提供了一种四侧无引脚扁平封装体的封装方法，为了便于说明，。

30、结合上 述实施例一的内容，本实施例以采用电镀工艺及通过焊接金属柱的方式将凸点加工至预设 高度，且采用有保护膜的封装工艺进行塑封为例，对封装方法进行举例说明。参见图6，本实 施例提供的方法流程具体如下： 0100 601：在金属板的上表面蚀刻加工出所需的凹槽，形成焊线台、器件台及凸点； 0101 该步骤具体可采用上述实施例二中步骤201的实现方式，得到如图7（A）所示的 结构，详见上述实施例二中步骤201的相关描述，此处不再赘述。 0102 602：采用电镀工艺在凸点表面形成焊接表面，并在焊接表面印刷锡膏后，通过锡 膏焊接金属柱，使凸点达到预设高度，并在器件台上组装器件，连接器件及焊线台； 01。

31、03 针对该步骤，利用选择电镀技术在图7（A）所示的凸点上形成可焊的表面，利用现 有的钢网印刷技术，在可焊的表面印刷一层锡膏，再利用SMT（Surface Mount Technology， 表面装配技术）在凸点上装配特定高度的金属柱，得到预设高度的凸点，如图7（B）所示。 之后采用如上述实施例二中步骤202描述的组装器件及连接器件与焊线的方式，在器件台 上组装器件，并连接器件及焊线台，得到如图7（C）所示的结构。 0104 603：采用有保护膜的封装工艺对加工后的金属板进行塑封，形成封装体，并在塑 封之后去除保护膜，使加工后的凸点表面裸露在封装体的上表面，形成顶部引脚； 0105 该步骤具体。

32、可采用上述实施例二中步骤203的实现方式，得到如图7（D）至图7 （E）所示结构，详见上述实施例二中步骤203的相关描述，此处不再赘述。 0106 604：在封装体的下表面蚀刻加工出所需的底部引脚，得到四侧无引脚扁平封装 体。 0107 该步骤具体可采用上述实施例二中步骤204的实现方式，得到如图7（F）所示结 构，详见上述实施例二中步骤204的相关描述，此处不再赘述。 0108 本实施例提供的方法，通过形成具有顶部引脚的可用于器件堆叠的QFN封装体， 在利用QFN封装的良好电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封 装体之上，在有效提高内部、外部焊点可靠性的同时，还可简化。

33、封装体结构；另外，由于通过 顶部引脚可实现多个器件的堆叠，进而克服了器件堆叠的局限性。 0109 实施例五 0110 本实施例提供了一种四侧无引脚扁平封装体的封装方法，为了便于说明，结合上 述实施例一的内容，本实施例以采用电镀工艺及通过焊接金属柱的方式将凸点加工至预设 高度，且通过利用高温回流技术在封装体表面形成顶部引脚的方式为例，对封装方法进行 说 明 书CN 102832139 A 7/8页 10 举例说明。参见图8，本实施例提供的方法流程具体如下： 0111 801：在金属板的上表面蚀刻加工出所需的凹槽，形成焊线台、器件台及凸点； 0112 该步骤具体可采用上述实施例二中步骤201的实现。

34、方式，得到如图9（A）所示结 构，详见上述实施例二中步骤201的相关描述，此处不再赘述。 0113 802：采用电镀工艺在凸点表面形成焊接表面，并在焊接表面印刷锡膏后，通过锡 膏焊接金属柱，使凸点达到预设高度，并在器件台上组装器件，连接器件及焊线台； 0114 该步骤具体可采用上述实施例四中步骤602的实现方式，得到如图9（B）所示结 构，详见上述实施例四中步骤602的相关描述，此处不再赘述。 0115 803：塑封加工后的金属板，形成封装体，并刻蚀封装体的上表面，使加工后的凸点 表面裸露，并采用电镀工艺在裸露的凸点表面形成焊接表面； 0116 该步骤具体可采用上述实施例三中步骤403的实现方。

35、式，得到如图9（C）至图9 （D）所示结构，详见上述实施例三中步骤403的相关描述，此处不再赘述。 0117 804：在焊接表面种植锡球或通过钢网印锡技术在焊接表面印刷锡膏，并利用高温 回流技术使锡球或锡膏在封装体的上表面形成顶部引脚； 0118 该步骤具体可采用上述实施例三中步骤404的实现方式，得到如图9（E）所示结 构，详见上述实施例三中步骤404的相关描述，此处不再赘述。 0119 805：在封装体的下表面蚀刻加工出所需的底部引脚，得到四侧无引脚扁平封装 体。 0120 该步骤具体可采用上述实施例二中步骤204的实现方式，得到如图9（F）所示结 构，详见上述实施例二中步骤204的相关描。

36、述，此处不再赘述。 0121 本实施例提供的方法，通过形成具有顶部引脚的可用于器件堆叠的QFN封装体， 在利用QFN封装的良好电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封 装体之上，在有效提高内部、外部焊点可靠性的同时，还可简化封装体结构；另外，由于通过 顶部引脚可实现多个器件的堆叠，进而克服了器件堆叠的局限性。 0122 实施例六 0123 本实施例提供了一种四侧无引脚扁平封装体，参见图10，该封装体包括：金属板 1001、器件1002、焊线1003、塑封体1004、用于焊接电子元器件的顶部引脚1005和底部引脚 1006； 0124 其中，塑封体1004将金属板1001、。

37、器件1002、焊线1003、顶部引脚1005和底部引 脚1006塑封于一体； 0125 器件1002和焊线1003相连接，且焊接于封装体内的金属板1001上； 0126 顶部引脚1005外露于封装体的上表面；底部引脚1006外露于封装体的下表面。 0127 需要说明的是，图10仅为本实施例提供的封装体的一种结构，本实施例提供的封 装体还可如图5中（F）、图7中（F）和图9中（F）所示，除此之外，还可以有其它形状及内部 结构，本实施例不对封装体的具体形状及内部结构进行限定。 0128 另外，本实施例及上述各实施例提及到的器件包括芯片，无源器件，或倒装芯片等 等，本实施例不对具体为哪种器件进行限定。

38、，且器件台的形状除如上述各图所示的形状外， 还可以有其他形状，本实施例对此不作具体限定。 0129 本实施例提供的封装体，通过外露于封装体表面的顶部引脚可用于器件堆叠，在 说 明 书CN 102832139 A 10 8/8页 11 利用QFN封装的良好电气性能、散热性能的同时，可以实现将大的无源器件堆叠在QFN封装 体之上，在有效提高内部、外部焊点可靠性的同时，还可简化封装体结构；另外，由于通过顶 部引脚可实现多个器件的堆叠，进而克服了器件堆叠的局限性。 0130 上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。 0131 本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通。

39、过硬件 来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读 存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。 0132 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 说 明 书CN 102832139 A 11 1/9页 12 图1 图2 说 明 书 附 图CN 102832139 A 12 2/9页 13 图3 说 明 书 附 图CN 102832139 A 13 3/9页 14 图4 说 明 书 附 图CN 102832139 A 14 4/9页 15 图5 说 明 书 附 图CN 102832139 A 15 5/9页 16 图6 说 明 书 附 图CN 102832139 A 16 6/9页 17 图7 说 明 书 附 图CN 102832139 A 17 7/9页 18 图8 说 明 书 附 图CN 102832139 A 18 8/9页 19 图9 说 明 书 附 图CN 102832139 A 19 9/9页 20 图10 说 明 书 附 图CN 102832139 A 20 。