《一种基于CPLD编程的AD转换器的测试系统.pdf》由会员分享，可在线阅读，更多相关《一种基于CPLD编程的AD转换器的测试系统.pdf（10页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102931988 A (43)申请公布日 2013.02.13 C N 1 0 2 9 3 1 9 8 8 A *CN102931988A* (21)申请号 201210444850.1 (22)申请日 2012.11.08 H03M 1/10(2006.01) (71)申请人中国兵器工业集团第二一四研究所 苏州研发中心 地址 215163 江苏省苏州市高新区龙山路 89号 (72)发明人薛海英 (74)专利代理机构苏州创元专利商标事务所有 限公司 32103 代理人孙仿卫 (54) 发明名称 一种基于CPLD编程的AD转换器的测试系统 (57) 摘要 本发明涉及一。
2、种基于CPLD编程的AD转换器 的测试系统，它包括通过SPI和UART口协议通信 的CPLD可编程控制电路U2、单片机电路U3、串口 电平转换电路U5以及16位串行A/D转换器电路 U1。采用单片机与CPLD结合的方式处理16位串 行A/D转换器电路的转换数据，硬件电路结构简 单、成本低；能够测得16位精度A/D转换器的转 换误差为4LSB。 (51)Int.Cl. 权利要求书1页 说明书3页 附图5页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 5 页 1/1页 2 1.一种基于CPLD编程的AD转换器的测试系统，其特征在于：它包括C。
3、PLD可编程控制 电路U2、单片机电路U3、串口电平转换电路U5以及16位串行A/D转换器电路U1；所述的 CPLD可编程控制电路U2中写入有控制16位串行A/D转换器电路U1启动及采集转换数据 的程序以及通过SPI协议与单片机电路U3通信的程序，其控制信号输出端ADRC与所述的 16位串行A/D转换器电路U1的控制信号输入端ADRC相连接；所述的16位串行A/D转换 器电路U1的转换数据的数据信号输出端ADDATA与CPLD可编程控制电路U2的转换数据的 数据信号输入端ADDATA相连接；所述的单片机电路U3中写入有接收CPLD可编程逻辑控制 电路U2通过SPI协议传输的数据及处理此数据的程。
4、序和通过UART协议与上位机通信的程 序，其数据信号输入端MOSI与所述的CPLD可编程控制电路U2的数据信号输出端MOSI相 连接，其数据信号输出端TX与所述的串口电平转换电路U5的数据信号输入端TX相连接； 所述的串口电平转换电路U5的反馈信号输出端RX与所述的单片机电路U3的反馈信号输 入端RX相连接且其与上位机相连接。 2.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：它还 包括时钟电路U4，所述的时钟电路U4的时钟信号输出端CLK与CPLD可编程逻辑控制电路 U2的时钟信号输入端CLK相连接。 3.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，。
5、其特征在于：所述 的CPLD可编程逻辑控制电路U2的转换数据的时钟信号输入端ADCLK与所述的16位串行 A/D转换器电路U1的转换数据的时钟信号输出端ADCLK相连接。 4.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述 的CPLD可编程逻辑控制电路U2的转换数据的忙闲状态信号输入端ADBUSY与所述的16位 串行A/D转换器电路U1的转换数据的忙闲状态信号输出端ADBUSY相连接。 5.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述 的CPLD可编程逻辑控制电路U2的时钟信号输出端SCK与所述的单片机电路U3的时钟信 号输入端SC。
6、K相连接。 6.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述的 单片机电路U3外接复位电路和电源端的滤波电容，所述的单片机电路使用内部晶振，单片 机电路U3的复位端RST/C2CK串联电阻R2，R2的另一端接R1和C15，R1的另一端接电源， C15的另一端接地。 7.根据权利要求1所述的基于CPLD编程的AD转换器的测试系统，其特征在于：所述 的串口电平转换电路U5外接多个电容，其15脚和16脚间串入电容C1，其16脚和2脚间串 入电容C2，其1脚和3脚间串入电容C3，其4脚和5脚间串入电容C4，其6脚和地线间串入 电容C13。 权 利 要 求 书CN 102。
7、931988 A 1/3页 3 一种基于 CPLD 编程的 AD 转换器的测试系统 0001 技术领域 0002 本发明涉及一种A/D转换器的测试，特别是要求转换后数据传输速率高和参数精 度要求高的A/D转换电路的测试。 0003 背景技术 0004 目前，A/D转换器的测试点多、测得的转换精度误差大，A/D转换后数据传输速率 高，测试数据后处理复杂。针对此状况提出一种基于CPLD编程的高精度A/D转换器的测试 方法。 0005 发明内容 0006 本发明的目的是针对目前A/D转换器测试点多，测得数据后参数计算复杂、特别 是A/D转换器输出的串行数据速率较高时，测试A/D转换精度误差大的难题，。
8、设计一种基于 CPLD编程的AD转换器的测试系统。 0007 为达到上述目的，本发明采用的技术方案是：一种基于CPLD编程的AD转换器的测 试系统，它包括CPLD可编程控制电路U2、单片机电路U3、串口电平转换电路U5以及16位 串行A/D转换器电路U1；所述的CPLD可编程控制电路U2中写入有控制16位串行A/D转 换器电路U1启动及采集转换数据的程序以及通过SPI协议与单片机电路U3通信的程序， 其控制信号输出端ADRC与所述的16位串行A/D转换器电路U1的控制信号输入端ADRC相 连接；所述的16位串行A/D转换器电路U1的转换数据的数据信号输出端ADDATA与CPLD 可编程控制电路。
9、U2的转换数据的数据信号输入端ADDATA相连接；所述的单片机电路U3中 写入有接收CPLD可编程逻辑控制电路U2通过SPI协议传输的数据及处理此数据的程序和 通过UART协议与上位机通信的程序，其数据信号输入端MOSI与所述的CPLD可编程控制电 路U2的数据信号输出端MOSI相连接，其数据信号输出端TX与所述的串口电平转换电路U5 的数据信号输入端TX相连接；所述的串口电平转换电路U5的反馈信号输出端RX与所述的 单片机电路U3的反馈信号输入端RX相连接且其与上位机相连接。 0008 它还包括时钟电路U4，所述的时钟电路U4的时钟信号输出端CLK与CPLD可编程 逻辑控制电路U2的时钟信号。
10、输入端CLK相连接。 0009 所述的CPLD可编程逻辑控制电路U2的转换数据的时钟信号输入端ADCLK与所述 的16位串行A/D转换器电路U1的转换数据的时钟信号输出端ADCLK相连接。 0010 所述的CPLD可编程逻辑控制电路U2的转换数据的忙闲状态信号输入端ADBUSY 与所述的16位串行A/D转换器电路U1的转换数据的忙闲状态信号输出端ADBUSY相连接。 0011 所述的CPLD可编程逻辑控制电路U2的时钟信号输出端SCK与所述的单片机电路 说 明 书CN 102931988 A 2/3页 4 U3的时钟信号输入端SCK相连接。 0012 所述的单片机电路U3外接复位电路和电源端的。
11、滤波电容，所述的单片机电路使 用内部晶振，单片机电路U3的复位端RST/C2CK串联电阻R2，R2的另一端接R1和C15，R1 的另一端接电源，C15的另一端接地。 0013 所述的串口电平转换电路U5外接多个电容，其15脚和16脚间串入电容C1，其16 脚和2脚间串入电容C2，其1脚和3脚间串入电容C3，其4脚和5脚间串入电容C4，其6脚 和地线间串入电容C13。 0014 由于上述技术方案运用，本发明与现有技术相比具有下列优点：采用单片机与 CPLD结合的方式处理16位串行A/D转换器电路的转换数据，硬件电路结构简单、成本低； 采用CPLD作为主控制芯片实现16位串行A/D转换器电路和单片。
12、机及上位机间的通信；实 现A/D数据输出速率为9MHz时可以与单片机通信；能够测得16位精度A/D转换器的转换 误差为4LSB。 0015 附图说明 0016 附图1为本发明的16位串行A/D转换电路的电路图； 附图2为本发明的可编程逻辑控制电路的电路图； 附图3为本发明的单片机电路的电路图； 附图4为本发明的时钟电路的电路图； 附图5为本发明的串口电平转换电路的电路图； 附图6为本发明利用基于CPLD编程的高精度A/D转换器的测试系统测试A/D转换器 的方法的程序流程图。 0017 具体实施方式 0018 下面结合附图本发明作进一步描述。 0019 本基于CPLD编程的高精度A/D转换器的测。
13、试系统包括16位串行A/D转换电路 U1，CPLD可编程控制电路U2、时钟电路U4，单片机电路U3，串口电平转换电路U5。 0020 如图1所示，16位串行A/D转换电路U1的输入端VHELM0C、VHELM1C、VHELM2C、 VHELM3C、TEST、ADCH4、ADCH5和GND为其内部8路模拟开关的输入端，其输入端CHE0、CHE1 和CHE2为其内部8路模拟开关的选通控制端， 如图2、4所示，CPLD可编程控制电路U2具有时钟输入端，时钟输入端为可编程控制系 统的输入端CLK，其与时钟电路U4的输出端CLK相连接。CPLD可编程控制电路U2的输出 端ADRC与16位串行A/D转换电。
14、路U1的ADRC输入端相连接，CPLD可编程控制电路U2的输 入端ADCLK与16位串行A/D转换电路U1的ADCLK输出端相连接，CPLD可编程控制电路U2 的输入端ADDATA与16位串行A/D转换电路U1的ADDATA输出端相连接，CPLD可编程控制 电路U2的输入端ADBUSY与16位串行A/D转换电路U1的ADBUSY输出端相连接，CPLD可 编程控制电路U2的输出端SCK与单片机电路U3的SCK输入端相连接，CPLD可编程控制电 路U2的输出端MOSI与单片机电路U3的MOSI输入端相连接。 说 明 书CN 102931988 A 3/3页 5 0021 如图3所示，单片机电路U3。
15、外接复位电路和电源端的滤波电容，所述的单片机电 路使用内部晶振，单片机电路U3的复位端RST/C2CK串联电阻R2，R2的另一端接R1和C15， R1的另一端接电源，C15的另一端接地。单片机电路的输出端TX接串口电平转换电路U5 的输入端TX，单片机电路的输入端RX接串口电平转换电路U5的输出端RX。 0022 如图5所示，串口电平转换电路U5外接多个电容，其中，其15脚和16脚间串入电 容C1，其16脚和2脚间串入电容C2，其1脚和3脚间串入电容C3，其4脚和5脚间串入电 容C4，其6脚和地线间串入电容C13。 0023 下面结合附图6所示对本发明的动作过程作进一步描述。 0024 在系统。
16、上电后，程序进行系统参数的自检和初始化工作，完成后16位串行A/D转 换电路U1工作，判断16位串行A/D转换电路U1是否转换完成，如果未完成转换则等待，如 果完成转换则进行16位串行A/D转换电路U1数据的采集，采集数据完成后，模拟SPI协议 将传输速率降低后发送给单片机电路U3，此处的数据需要发送两次才能完成，需要判断单 片机电路U3是否接收完成，若未完成需等待，完成后单片机电路U3将接收到的数据进行软 件上的平滑滤波处理，处理后将此数据暂存，再次启动16位串行A/D转换电路U1完成一次 循环，多次循环后，将单片机电路U3内部的数据按算法去除最小值和最大值后取平均，将 此均值发上位机显示，。
17、完成一次16位串行A/D转换电路U1参数的测试。 0025 上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人 士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明 精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。 说 明 书CN 102931988 A 1/5页 6 图1 说 明 书 附 图CN 102931988 A 2/5页 7 图2 说 明 书 附 图CN 102931988 A 3/5页 8 图3 图4 说 明 书 附 图CN 102931988 A 4/5页 9 图5 说 明 书 附 图CN 102931988 A 5/5页 10 图6 说 明 书 附 图CN 102931988 A 10 。