一种WLCSP多芯片堆叠式封装件及其封装方法.pdf

《一种WLCSP多芯片堆叠式封装件及其封装方法.pdf》由会员分享，可在线阅读，更多相关《一种WLCSP多芯片堆叠式封装件及其封装方法.pdf（7页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102842560 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 5 6 0 A *CN102842560A* (21)申请号 201210306573.8 (22)申请日 2012.08.21 H01L 23/495(2006.01) H01L 21/60(2006.01) H01L 25/065(2006.01) (71)申请人华天科技(西安)有限公司 地址 710018 陕西省西安市经济技术开发区 凤城五路105号 (72)发明人郭小伟 蒲鸿鸣 崔梦 谢建友 李万霞 (54) 发明名称 一种WLCSP多芯片堆叠式封装件及其封装方 。

2、法 (57) 摘要 本发明涉及一种WLCSP多芯片堆叠式封装件 及其封装方法，属于集成电路封装技术领域。塑封 体包围了框架内引脚、上层IC芯片、下层IC芯片、 粘片胶、金属凸点、锡层、焊料、焊线构成了电路整 体，对上层IC芯片、下层IC芯片、焊线起到了支撑 和保护作用的塑封体包围了框架内引脚、锡层、焊 料、金属凸点、上层IC芯片构成了电路的整体，上 层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡 层和框架内引脚构成了电路的电源和信号通道。 本发明采用不同于以往的镀金属凸点，同时，利用 焊料将芯片各凸点与框架管脚焊接，压焊时，不用 打线，直接完成了芯片与管脚间的导通、互连，具 有低成本、高效。

3、率的特点。 (51)Int.Cl. 权利要求书1页 说明书4页 附图1页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 1 页 1/1页 2 1.一种WLCSP多芯片堆叠式封装件，其特征在于：包括框架内引脚、框架内引脚上锡 层、焊料、金属凸点、上层IC芯片、粘片胶、下层IC芯片、下层IC芯片与框架内引脚间的焊 线、塑封体；框架内引脚上与金属凸点焊接区域镀有锡层，IC芯片的压区表面镀金属凸点， 金属凸点与框架内引脚上锡层采用倒装芯片的方式用焊料焊接在一起，对上层IC芯片、下 层IC芯片、焊线起到了支撑和保护作用的塑封体包围了框架内引脚、锡层。

4、、焊料、金属凸 点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡层 和框架内引脚构成了电路的电源和信号通道。 2.根据权利要求1所述的一种WLCSP多芯片堆叠式封装件，其特征在于：粘片胶用胶 膜片代换。 3.根据权利要求1所述的一种WLCSP多芯片堆叠式封装件，其特征在于：焊线为金线 或铜线。 4.一种WLCSP多芯片堆叠式封装件的封装方法，其特征在于：封装方法按照以下步骤 进行： 第一步、晶圆减薄； 晶圆减薄的厚度为50m200m，粗糙度Ra 0.10mm0.30mm； 第二步、镀金属凸点； 在整片晶圆上芯片压区金属Au或Cu表面镀250um金属凸点； 。

5、第三步、划片； 150m以上的晶圆采用普通划片工艺；厚度在150m以下的晶圆，采用双刀划片机及 其工艺； 第四步、框架对应区域镀锡； 在框架内引脚1上PAD对应区域镀上一层250um的锡层； 第五步、上芯 上芯时，下层IC芯片倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与框架管 脚焊接；上层IC芯片采用粘片胶与下层芯片粘接在一起； 第六步、回流焊； 采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片压区上的焊线与框架内引脚焊 接在一起； 第七步、压焊； 对上层芯片与框架内引脚之间用焊线进行连接压焊； 第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同； 第九步、。

6、锡化。 5.根据权利要求4所述的一种WLCSP多芯片堆叠式封装件的封装方法，其特征在于： 所述的框架采用镍钯金框架则不需要做锡化处理。 权 利 要 求 书CN 102842560 A 1/4页 3 一种 WLCSP 多芯片堆叠式封装件及其封装方法 技术领域 0001 本发明涉及一种WLCSP多芯片堆叠式封装件及其封装方法，属于集成电路封装技 术领域。 背景技术 0002 微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都 可能集成在一个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更 多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好。

7、的电性能、 更高的可靠性、更低的单个引线成本等。芯片封装工艺由逐个芯片封装向圆片级封装转变， 晶圆片级芯片封装技术 WLCSP正好满足了这些要求，形成了引人注目的WLCSP工艺。 0003 晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶 圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯 片20的体积)，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个 的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩 小产品尺寸，而符合行动装置对于机体空间的高密度需求。

8、；另一方面在效能的表现上，更提 升了数据传输的速度与稳定性。传统的WLCSP工艺中，采用溅射、光刻、电镀技术或丝网印 刷在晶圆上进行电路的刻印。以下流程是对已经完成前道工艺的晶圆进行WLCSP封装的操 作步骤： 0004 (1)隔离层流程(Isolation Layer) 0005 (2)接触孔流程(Contact Hole) 0006 (3)焊盘下金属层流程(UBM Layer) 0007 (4)为电镀作准备的光刻流程(Photolithography for Plating) 0008 (5)电镀流程(Plating) 0009 (6)阻挡层去除流程(Resist Romoval) 001。

9、0 传统WLCSP制作过程复杂，对电镀和光刻的精确度要求极高，且成本较高。 发明内容 0011 本发明是针对上述现有WLCSP工艺缺陷，提出一种WLCSP多芯片堆叠式封装件及 其封装方法，采用不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷工艺的镀金 属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片 与管脚间的导通、互连，本多芯片堆叠式封装件具有低成本、高效率的特点。 0012 本发明采用的技术方案：一种WLCSP多芯片堆叠式封装件包括框架内引脚1、框架 内引脚上锡层2、焊料3、金属凸点4、上层IC芯片5、粘片胶或胶膜片6、下层IC芯片7、下 层IC芯片。

10、7与框架内引脚1间的焊线8、塑封体9，塑封体9包围了框架内引脚1、上层IC 芯片5、下层IC芯片7、粘片胶6、金属凸点4、锡层2、焊料3、焊线8构成了电路整体，对上 层IC芯片5、下层IC芯片7、焊线8起到了支撑和保护作用的塑封体9包围了框架内引脚 说 明 书CN 102842560 A 2/4页 4 1、锡层2、焊料3、金属凸点4、上层IC芯片5构成了电路的整体，上层IC芯片5、下层IC芯 片7、焊线8、金属凸点4、焊料3、锡层2和框架内引脚1构成了电路的电源和信号通道。 0013 所述的粘片胶6用胶膜片代换；焊线8为金线或铜线。 0014 一种WLCSP多芯片堆叠式封装件的封装方法，可以按。

11、照以下步骤进行： 0015 第一步、晶圆减薄； 0016 晶圆减薄的厚度为50m200m，粗糙度Ra 0.10mm0.30mm； 0017 第二步、镀金属凸点； 0018 在整片晶圆上芯片压区金属Au或Cu表面镀250um金属凸点4； 0019 第三步、划片； 0020 150m以上的晶圆采用普通划片工艺；厚度在150m以下的晶圆，采用双刀划片 机及其工艺； 0021 第四步、框架对应区域镀锡； 0022 在框架内引脚1上PAD对应区域镀上一层250um的锡层； 0023 第五步、上芯 0024 上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与 框架管脚焊接；。

12、上层IC芯片5采用粘片胶6与下层芯片7粘接在一起； 0025 第六步、回流焊； 0026 采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内 引脚1焊接在一起； 0027 第七步、压焊； 0028 对上层芯片7与框架内引脚之间用焊线8进行连接压焊； 0029 第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同； 0030 第九步、锡化。 0031 所述的框架采用镍钯金框架则不需要做锡化处理。 0032 本发明的有益效果： 0033 (1)采用镀金属凸点，不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷 工艺，具有低成本、高效率的特点。 0034 (。

13、2)采用Flip-Chip的工艺，不使用DAF膜粘接，而是采用焊料将芯片各凸点与框 架管脚焊接，压焊时，不用打线，在上芯中就已经完成了芯片与管脚间的导通、互连。 附图说明 0035 图1为本发明的结构示意图； 0036 图中：1-框架内引脚、2-框架内引脚上锡层、3-焊料、4-金属凸点、5-IC芯片、 6-粘片胶、7-IC芯片、8-焊线、9-塑封体。 具体实施方式 0037 下面结合附图和实施例对本发明做进一步说明，以方便技术人员理解。 0038 如图1所示：一种WLCSP多芯片堆叠式封装件包括框架内引脚1、框架内引脚上锡 层2、焊料3、金属凸点4、上层IC芯片5、粘片胶或胶膜片6、下层IC芯。

14、片7、下层IC芯片7 说 明 书CN 102842560 A 3/4页 5 与框架内引脚1间的焊线8、塑封体9，塑封体9包围了框架内引脚1、上层IC芯片5、下层 IC芯片7、粘片胶6、金属凸点4、锡层2、焊料3、焊线8构成了电路整体，对上层IC芯片5、 下层IC芯片7、焊线8起到了支撑和保护作用的塑封体9包围了框架内引脚1、锡层2、焊料 3、金属凸点4、上层IC芯片5构成了电路的整体，上层IC芯片5、下层IC芯片7、焊线8、金 属凸点4、焊料3、锡层2和框架内引脚1构成了电路的电源和信号通道。 0039 所述的粘片胶6用胶膜片代换；焊线8为金线或铜线。 0040 实施例1 0041 一种WLC。

15、SP多芯片堆叠式封装件的封装方法，可以按照以下步骤进行： 0042 第一步、晶圆减薄； 0043 晶圆减薄的厚度为50m，粗糙度Ra 0.10mm； 0044 第二步、镀金属凸点； 0045 在整片晶圆上芯片压区金属Au表面镀2um金属凸点4； 0046 第三步、划片； 0047 厚度在150m以下的晶圆，采用双刀划片机及其工艺； 0048 第四步、框架对应区域镀锡； 0049 在框架内引脚1上PAD对应区域镀上一层2um的锡层； 0050 第五步、上芯 0051 上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与 框架管脚焊接；上层IC芯片5采用粘片胶6与下层。

16、芯片7粘接在一起； 0052 第六步、回流焊； 0053 采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内 引脚1焊接在一起； 0054 第七步、压焊； 0055 对上层芯片7与框架内引脚之间用焊线8进行连接压焊； 0056 第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同； 0057 第九步、锡化。 0058 实施例2 0059 一种WLCSP多芯片堆叠式封装件的封装方法，可以按照以下步骤进行： 0060 第一步、晶圆减薄； 0061 晶圆减薄的厚度为130m，粗糙度Ra 0.20mm； 0062 第二步、镀金属凸点； 0063 在整片晶圆上芯片压。

17、区金属Cu表面镀25um金属凸点4； 0064 第三步、划片； 0065 厚度在150m以下的晶圆，采用双刀划片机及其工艺； 0066 第四步、框架对应区域镀锡； 0067 在框架内引脚1上PAD对应区域镀上一层25um的锡层； 0068 第五步、上芯 0069 上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与 框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起； 说 明 书CN 102842560 A 4/4页 6 0070 第六步、回流焊； 0071 采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内 引脚1焊接在一起；。

18、 0072 第七步、压焊； 0073 对上层芯片7与框架内引脚之间用焊线8进行连接压焊； 0074 第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同； 0075 第九步、锡化。 0076 实施例3 0077 一种WLCSP多芯片堆叠式封装件的封装方法，可以按照以下步骤进行： 0078 第一步、晶圆减薄； 0079 晶圆减薄的厚度为200m，粗糙度Ra 0.30mm； 0080 第二步、镀金属凸点； 0081 在整片晶圆上芯片压区金属Au或Cu表面镀50um金属凸点4； 0082 第三步、划片； 0083 150m以上的晶圆采用普通划片工艺； 0084 第四步、框架对应区域镀锡。

19、； 0085 在框架内引脚1上PAD对应区域镀上一层50um的锡层； 0086 第五步、上芯 0087 上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与 框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起； 0088 第六步、回流焊； 0089 采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内 引脚1焊接在一起； 0090 第七步、压焊； 0091 对上层芯片7与框架内引脚之间用焊线8进行连接压焊； 0092 第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同； 0093 第九步、锡化。 0094 实施例4 0095 一种WLCSP多芯片堆叠式封装件的封装方法，镀有Au或Cu金属凸点4和锡层2， 若为镍钯金框架则不用做锡化处理。 说 明 书CN 102842560 A 1/1页 7 图1 说 明 书 附 图CN 102842560 A 。