一种SOISIGEHBT平面集成器件及制备方法.pdf

《一种SOISIGEHBT平面集成器件及制备方法.pdf》由会员分享，可在线阅读，更多相关《一种SOISIGEHBT平面集成器件及制备方法.pdf（14页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102842600 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 6 0 0 A *CN102842600A* (21)申请号 201210244397.X (22)申请日 2012.07.16 H01L 29/08(2006.01) H01L 29/737(2006.01) H01L 21/331(2006.01) (71)申请人西安电子科技大学 地址 710065 陕西省西安市雁塔区太白南路 2号 (72)发明人宋建军 胡辉勇 吕懿 张鹤鸣 宣荣喜 王斌 舒斌 郝跃 (54) 发明名称 一种SOI SiGe HBT平面集成器件及制备。

2、方法 (57) 摘要 本发明公开了一种SOI SiGe HBT平面集成器 件及制备方法，其过程为：在SOI衬底上连续生长 N-Si、P-SiGe、N-Si层，淀积介质层，制备浅槽隔 离，光刻集电区浅槽隔离区域，制备集电区浅槽隔 离，刻蚀并淀积介质层，光刻基区浅槽隔离区域， 制备基区浅槽隔离，光刻集电区并磷离子注入，形 成集电极接触区，光刻基区并硼离子注入，形成基 极接触区，最终形成SiGe HBT器件，最后光刻发 射区、基区和集电区引线孔，金属化，光刻引线，构 成基区厚度为2060nm的HBT集成电路；本发明 所提出的工艺方法与现有CMOS集成电路加工工 艺兼容，因此，可以在资金和设备投入很小。

3、的情况 下，制备出基于SOI的BiCMOS器件及集成电路，使 现有的模拟和数模混合集成电路性能获得大幅提 高。 (51)Int.Cl. 权利要求书3页 说明书9页 附图1页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 3 页 说明书 9 页 附图 1 页 1/3页 2 1.一种SOI SiGe HBT平面集成器件，其特征在于，所述集成器件采用非多晶SOI SiGe HBT。 2.根据权利要求1所述的SOI SiGe HBT集成器件，其特征在于，所述集成器件制备在 SOI衬底上。 3.根据权利要求1所述的SOI SiGe HBT集成器件，其特征在于，所述集成器件的基区。

4、 为应变SiGe材料。 4.根据权利要求1所述的SOI SiGe HBT集成器件，其特征在于，其并为平面结构。 5.一种SOI SiGe HBT平面集成器件的制备方法，其特征在于，包括如下步骤： 第一步、选取氧化层厚度为150400nm，上层Si厚度为100150nm，N型掺杂浓度 为110 16 110 17 cm -3 的SOI衬底片； 第二步、利用化学汽相淀积（CVD）的方法，在600750，在衬底上生长一层厚度为 50100nm的N型Si外延层，作为集电区，该层掺杂浓度为110 16 110 17 cm -3 ； 第三步、利用化学汽相淀积（CVD）的方法，在600750，在衬底上生长一。

5、层厚度 为2060nm的SiGe层，作为基区，该层Ge组分为1525%，掺杂浓度为510 18 510 19 cm -3 ； 第四步、利用化学汽相淀积（CVD）的方法，在600750，在衬底上生长一层厚度为 100200nm的N型Si层，作为发射区，该层掺杂浓度为110 17 510 17 cm -3 ； 第五步、利用化学汽相淀积（CVD）的方法，在600800，在衬底表面淀积一层厚度为 200300nm的SiO 2 层和一层厚度为100200nm的SiN层；光刻器件间浅槽隔离区域，在 浅槽隔离区域干法刻蚀出深度为6501100nm的浅槽，利用化学汽相淀积（CVD）方法，在 600800，在浅。

6、槽内填充SiO 2 ； 第六步、用湿法刻蚀掉表面的SiO 2 和SiN层，利用化学汽相淀积（CVD）的方法，在600 800，在衬底表面淀积一层厚度为200300nm的SiO 2 层和一层厚度为100200nm的 SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为180300nm的浅 槽，利用化学汽相淀积（CVD）方法，在600800，在浅槽内填充SiO 2 ； 第七步、用湿法刻蚀掉表面的SiO 2 和SiN层，利用化学汽相淀积（CVD）的方法，在600 800，在衬底表面淀积一层厚度为200300nm的SiO 2 层和一层厚度为100200nm的 SiN层；光刻基区浅槽隔离区域。

7、，在浅槽隔离区域干法刻蚀出深度为105205nm的浅槽， 利用化学汽相淀积（CVD）方法，在600800，在浅槽内填充SiO 2 ； 第八步、用湿法刻蚀掉表面的SiO 2 和SiN层，利用化学汽相淀积（CVD）的方法，在600 800，在衬底表面淀积一层厚度为300500nm的SiO 2 层；光刻集电极区域，对该区域进 行N型杂质注入，使集电极接触区掺杂浓度为110 19 110 20 cm -3 ，形成集电极接触区域； 第九步、光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为 110 19 110 20 cm -3 ，形成基极接触区域，并对衬底在9501100温度下，退火15 。

8、120s，进行杂质激活； 第十步、用湿法刻蚀掉表面的SiO 2 ，利用化学汽相淀积（CVD）的方法，在600800， 在衬底表面淀积一层厚度为300500nm的SiO 2 层；光刻发射极、基极和集电极引线孔，形 成SiGe HBT器件； 第十一步、在衬底表面溅射金属钛（Ti），合金形成硅化物； 权 利 要 求 书CN 102842600 A 2/3页 3 第十二步、溅射金属，光刻引线，形成发射极、基极和集电极金属引线，构成基区厚度为 2060nm，集电区厚度为150250nm的SOI SiGe HBT集成电路。 6.根据权利要求5所述的制备方法，其特征在于，基区厚度根据第三步生长SiGe的厚 。

9、度来确定，取2060nm。 7.根据权利要求5所述的制备方法，其特征在于，集电区厚度根据第一步SOI上层Si 厚度和第二步生长的Si外延层的厚度来决定，取150250nm。 8.根据权利要求5所述的制备方法，其特征在于，该制备方法中所涉及的最高温度 根据第二步、第三步、第四步、第五步、第六步、第七步、第八步和第十步中的化学汽相淀积 （CVD）工艺温度决定，最高温度小于等于800。 9.一种SOI SiGe HBT平面集成电路的制备方法，其特征在于，包括如下步骤： 步骤1，外延材料制备的实现方法为： （1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO 2 ，厚度为150nm，上层。

10、 材料为掺杂浓度为110 16 cm -3 的N型Si，厚度为100nm； （1b）利用化学汽相淀积（CVD）的方法，在600，在上层Si材料上生长一层厚度为50nm 的N型外延Si层，作为集电区，该层掺杂浓度为110 16 cm -3 ； （1c）利用化学汽相淀积（CVD）的方法，在600，在衬底上生长一层厚度为20nm的SiGe 层，作为基区，该层Ge组分为15，掺杂浓度为510 18 cm -3 ； （1d）利用化学汽相淀积（CVD）的方法，在600，在衬底上生长一层厚度为100nm的N 型Si层，作为发射区，该层掺杂浓度为110 17 cm -3 。 步骤2，器件浅槽隔离制备的实现方法。

11、为： （2a）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为200nm的 SiO 2 层； （2b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为100nm的 SiN层； （2c）光刻器件间浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为650nm的浅槽； （2d）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成器件浅槽隔离； 步骤3，集电极浅槽隔离制备的实现方法为： （3a）用湿法刻蚀掉表面的SiO 2 和SiN层； （3b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为200nm的 SiO 2 层； （3。

12、c）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为100nm的 SiN层； （3d）光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为180nm的浅槽； （3e）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成集电极浅槽隔 离； 步骤4，基极浅槽隔离制备的实现方法为： （4a）用湿法刻蚀掉表面的SiO 2 和SiN层； （4b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为200nm的 SiO 2 层； 权 利 要 求 书CN 102842600 A 3/3页 4 （4c）利用化学汽相淀积（CVD）的方法，在600，在衬底。

13、表面淀积一层厚度为100nm的 SiN层； （4d）光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为105nm的浅槽； （4e）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成基极浅槽隔离； 步骤5，集电极与基极制备的实现方法为： （5a）用湿法刻蚀掉表面的SiO 2 和SiN层； （5b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为300nm的 SiO 2 层； （5c）光刻集电极区域，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为 110 19 cm -3 ，形成集电极； （5d）光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺。

14、杂浓度为 110 19 cm -3 ，形成基极； （5e）对衬底在950温度下，退火120s，进行杂质激活； 步骤6，引线制备的实现方法为： （6a）用湿法刻蚀掉表面的SiO 2 层； （6b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为300nm的 SiO 2 层； （6c）光刻发射极、基极和集电极引线孔，形成SiGe HBT器件； （6d）在衬底表面溅射金属钛（Ti），合金形成硅化物； （6e）溅射金属，光刻引线，形成发射极、基极和集电极金属引线，构成基区厚度为20nm， 集电区厚度为150nm的SOI SiGe HBT集成电路。 权 利 要 求 书CN 10284。

15、2600 A 1/9页 5 一种 SOI SiGe HBT 平面集成器件及制备方法 技术领域 0001 本发明属于半导体集成电路技术领域，尤其涉及一种SOI SiGe HBT平面集成器件 及制备方法。 背景技术 0002 集成电路是信息社会经济发展的基石和核心。正如美国工程技术界最近评出20 世纪世界20项最伟大工程技术成就中第五项电子技术时提到，“从真空管到半导体、集成电 路，已成为当代各行业智能工作的基石。”集成电路时最能体现知识经济特征的典型产品之 一。目前，以集成电路为基础的电子信息产业已成为世界第一大产业。随着集成电路技术的 发展，整机和元件之间的明确界限被突破，集成电路不仅成为现代。

16、产业和科学技术的基础， 而且正创造着信息时代的硅文化。 0003 由于Si材料的优良特性，特别是能方便地形成极其有用的绝缘膜SiO 2 膜和 Si 3 N 4 膜，从而能够利用Si材料实现最廉价的集成电路工艺，发展至今，全世界数以万亿美 元的设备和技术投入，已使Si基工艺形成了非常强大的产业能力。同时，长期的科研投入 也使人们对Si及其工艺的了解，达到十分深入、透彻的地步，因此在集成电路产业中，Si技 术是主流技术，Si集成电路产品是主流产品，占集成电路产业的90以上。在Si集成电路 中以双极晶体管作为基本结构单元的模拟集成电路在电子系统中占据着重要的地位，随着 Si技术的发展，Si双极晶体管。

17、的性能也获得了大幅的提高。 0004 但是到了上世纪90年代，Si双极晶体管由于电压、基区宽度、功率密度等原因的 限制,不能再按工业界普遍采用的等比例缩小的方法来提高器件与集 成电路的性能，严 重地制约了模拟集成电路和以其为基础的电子系统性能的进一步提高。 0005 为了进一步提高器件及集成电路的性能，研究人员借助新型的半导体材料如： GaAs、InP等，以获得适于无线移动通信发展的高速器件及集成电路。尽管GaAs和InP基 化合物器件频率特性优越，但其制备工艺比Si工艺复杂、成本高，大直径单晶制备困难、机 械强度低，散热性能不好，与Si工艺难兼容以及缺乏象SiO 2 那样的钝化层等因素限制了。

18、它 的广泛应用和发展。 发明内容 0006 本发明的目的在于提供一种SOI SiGe HBT平面集成器件以实现更好的器件性能。 0007 本发明的目的在于提供一种SOI SiGe HBT平面集成器件，所述集成器件采用SOI 非多晶、非自对准双极晶体管。 0008 进一步、所述SiGe HBT器件制备在SOI衬底上。 0009 进一步、所述SiGe HBT器件的基区为应变SiGe材料。 0010 进一步、所述SiGe HBT器件为平面结构。 0011 本发明的领一目的在于提供一种SOI SiGe HBT平面集成器件的制备方法，其特征 在于，包括如下步骤： 说 明 书CN 102842600 A 。

19、2/9页 6 0012 第一步、选取氧化层厚度为150400nm，上层Si厚度为100150nm，N型掺杂 浓度为110 16 110 17 cm -3 的SOI衬底片； 0013 第二步、利用化学汽相淀积（CVD）的方法，在600750，在衬底上生长一层厚度 为50100nm的N型Si外延层，作为集电区，该层掺杂浓度为110 16 110 17 cm -3 ； 0014 第三步、利用化学汽相淀积（CVD）的方法，在600750，在衬底上生长一层厚 度为2060nm的SiGe层，作为基区，该层Ge组分为1525%，掺杂浓度为510 18 510 19 cm -3 ； 0015 第四步、利用化学。

20、汽相淀积（CVD）的方法，在600750，在衬底上生长一层厚度 为100200nm的N型Si层，作为发射区，该层掺杂浓度为110 17 510 17 cm -3 ； 0016 第五步、利用化学汽相淀积（CVD）的方法，在600800，在衬底表面淀积一层厚 度为200300nm的SiO 2 层和一层厚度为100200nm的SiN层；光刻器件间浅槽隔离区 域，在浅槽隔离区域干法刻蚀出深度为6501100nm的浅槽，利用化学汽相淀积（CVD）方 法，在600800，在浅槽内填充SiO 2 ； 0017 第六步、用湿法刻蚀掉表面的SiO 2 和SiN层，利用化学汽相淀积（CVD）的方法，在 60080。

21、0，在衬底表面淀积一层厚度为200300nm的SiO 2 层和一层厚度为100200nm 的SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为180300nm的浅 槽，利用化学汽相淀积（CVD）方法，在600800，在浅槽内填充SiO 2 ； 0018 第七步、用湿法刻蚀掉表面的SiO 2 和SiN层，利用化学汽相淀积（CVD）的方法， 在600800，在衬底表面淀积一层厚度为200300nm的SiO 2 层和一层厚度为100 200nm的SiN层；光刻基区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为105205nm 的浅槽，利用化学汽相淀积（CVD）方法，在600800，在浅槽。

22、内填充SiO 2 ； 0019 第八步、用湿法刻蚀掉表面的SiO 2 和SiN层，利用化学汽相淀积（CVD）的方法，在 600800，在衬底表面淀积一层厚度为300500nm的SiO 2 层；光刻集电极区域，对该 区域进行N型杂质注入，使集电极接触区掺杂浓度为110 19 110 20 cm -3 ，形成集电极接 触区域； 0020 第九步、光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为 110 19 110 20 cm -3 ，形成基极接触区域，并对衬底在9501100温度下，退火15 120s，进行杂质激活； 0021 第十步、用湿法刻蚀掉表面的SiO 2 ，利用化学汽相淀。

23、积（CVD）的方法，在600 800，在衬底表面淀积一层厚度为300500nm的SiO 2 层；光刻发射极、基极和集电极引 线孔，形成SiGe HBT器件； 0022 第十一步、在衬底表面溅射金属钛（Ti），合金形成硅化物； 0023 第十二步、溅射金属，光刻引线，形成发射极、基极和集电极金属引线，构成基区厚 度为2060nm，集电区厚度为150250nm的SOI SiGe HBT集成电路。 0024 进一步、基区厚度根据第三步生长SiGe的厚度来确定，取2060nm。 0025 进一步、集电区厚度根据第一步SOI上层Si厚度和第二步生长的Si外延层的厚 度来决定，取150250nm。 002。

24、6 进一步、该制备方法中所涉及的最高温度根据第二步、第三步、第四步、第五步、第 六步、第七步、第八步和第十步中的化学汽相淀积（CVD）工艺温度决定，最高温度小于等于 说 明 书CN 102842600 A 3/9页 7 800。 0027 本发明的另一目的在于提供一种SOI SiGe HBT平面集成电路的制备方法，包括如 下步骤： 0028 步骤1，外延材料制备的实现方法为： 0029 （1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO 2 ，厚度为150nm， 上层材料为掺杂浓度为110 16 cm -3 的N型Si，厚度为100nm； 0030 （1b）利用化学汽相淀积（C。

25、VD）的方法，在600，在上层Si材料上生 长一层厚度 为50nm的N型外延Si层，作为集电区，该层掺杂浓度为110 16 cm -3 ； 0031 （1c）利用化学汽相淀积（CVD）的方法，在600，在衬底上生长一层厚度为20nm的 SiGe层，作为基区，该层Ge组分为15，掺杂浓度为510 18 cm -3 ； 0032 （1d）利用化学汽相淀积（CVD）的方法，在600，在衬底上生长一层厚度为100nm 的N型Si层，作为发射区，该层掺杂浓度为110 17 cm -3 ； 0033 步骤2，器件浅槽隔离制备的实现方法为： 0034 （2a）利用化学汽相淀积（CVD）的方法，在600，在衬。

26、底表面淀积一层厚度为 200nm的SiO 2 层； 0035 （2b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 100nm的SiN层； 0036 （2c）光刻器件间浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为650nm的浅 槽； 0037 （2d）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成器件浅槽 隔离； 0038 步骤3，集电极浅槽隔离制备的实现方法为： 0039 （3a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0040 （3b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 200nm的SiO 2 层； 0。

27、041 （3c）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一 层厚度为 100nm的SiN层； 0042 （3d）光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为180nm的浅 槽； 0043 （3e）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成集电极浅 槽隔离； 0044 步骤4，基极浅槽隔离制备的实现方法为： 0045 （4a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0046 （4b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 200nm的SiO 2 层； 0047 （4c）利用化学汽相淀积（CVD）的方法，在。

28、600，在衬底表面淀积一层厚度为 100nm的SiN层； 0048 （4d）光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为105nm的浅槽； 0049 （4e）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成基极浅槽 说 明 书CN 102842600 A 4/9页 8 隔离； 0050 步骤5，集电极与基极制备的实现方法为： 0051 （5a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0052 （5b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 300nm的SiO 2 层； 0053 （5c）光刻集电极区域，对该区域进行N型杂质注入，。

29、使集电极接触区掺杂浓度为 110 19 cm -3 ，形成集电极； 0054 （5d）光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为 110 19 cm -3 ，形成基极； 0055 （5e）对衬底在950温度下，退火120s，进行杂质激活； 0056 步骤6，引线制备的实现方法为： 0057 （6a）用湿法刻蚀掉表面的SiO 2 层； 0058 （6b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 300nm的SiO 2 层； 0059 （6c）光刻发射极、基极和集电极引线孔，形成SiGe HBT器件； 0060 （6d）在衬底表面溅射金属钛（Ti），。

30、合金形成硅化物； 0061 （6e）溅射金属，光刻引线，形成发射极、基极和集电极金属引线，构成基区厚度为 20nm，集电区厚度为150nm的SOI SiGe HBT集成电路。 0062 本发明具有如下优点： 0063 1.本发明制备的SOI SiGe HBT集成器件的集电区厚度较传统器件薄，因此，该器 件存在集电区横向扩展效应，并能够在集电区形成二维电场，从而提高了该器件的反向击 穿电压和Early电压，在相同的击穿特性下，具有比传统器件更优异的特征频率； 0064 2.本发明制备的SOI SiGe HBT集成器件，在制备过程中，采用非自对准工艺，在有 效的保持器件性能的基础上，大大降低了工艺。

31、难度； 0065 3.由于本发明所提出的工艺方法与现有CMOS集成电路加工工艺兼容，并可应用 于BiCMOS器件及集成电路制造当中，因此，可以在资金和设备投入很小的情况下，大幅提 高集成电路的性能； 0066 4.本发明制备SOI三多晶SiGe HBT集成器件过程中涉及的最高温度为800，低 于引起应变SiGe弛豫的工艺温度，因此该制备方法能有效地保持应变SiGe的特性，提高器 件与集成电路的性能。 附图说明 0067 图1 是实现本发明SOI SiGe HBT集成器件及电路制备的工艺流程图。 0068 具体实施方式 0069 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施。

32、例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。 0070 本发明实施例提供了一种SOI SiGe HBT平面集成器件，所述集成器件采用SOI非 说 明 书CN 102842600 A 5/9页 9 多晶、非自对准SiGe HBT。 0071 作为本发明实施例的一优化方案，所述集成器件制备在SOI衬底上。 0072 作为本发明实施例的一优化方案，所述集成器件的基区为应变SiGe材料。 0073 作为本发明实施例的一优化方案，所述集成器件为平面结构。 0074 以下参照附图1，对本发明SOI SiGe HBT集成器件及电路的工艺流程作进。

33、一步详 细描述。 0075 实施例1：制备基区厚度为20nm的SOI SiGe HBT平面集成器件及电路方法，具体 步骤如下： 0076 步骤1，外延材料制备。 0077 （1a）选取SOI衬底片，该衬底下层支撑材料1为Si，中间层2为SiO 2 ， 厚度为 150nm，上层材料3为掺杂浓度为110 16 cm -3 的N型Si，厚度为100nm； 0078 （1b）利用化学汽相淀积（CVD）的方法，在600，在上层Si材料上生长一层厚度 为50nm的N型外延Si层，作为集电区，该层掺杂浓度为110 16 cm -3 ； 0079 （1c）利用化学汽相淀积（CVD）的方法，在600，在衬底上生。

34、长一层厚度为20nm的 SiGe层，作为基区，该层Ge组分为15，掺杂浓度为510 18 cm -3 ； 0080 （1d）利用化学汽相淀积（CVD）的方法，在600，在衬底上生长一层厚度为100nm 的N型Si层6，作为发射区，该层掺杂浓度为110 17 cm -3 。 0081 步骤2，器件浅槽隔离制备。 0082 （2a）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 200nm的SiO 2 层7； 0083 （2b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 100nm的SiN层8； 0084 （2c）光刻器件间浅槽隔离区域，在浅槽隔离区。

35、域干法刻蚀出深度为650nm的浅 槽； 0085 （2d）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成器件浅槽 隔离9。 0086 步骤3，集电极浅槽隔离制备。 0087 （3a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0088 （3b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 200nm的SiO 2 层10； 0089 （3c）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 100nm的SiN层11； 0090 （3d）光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为180nm的浅槽 12； 0091 （。

36、3e）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成集电极浅 槽隔离12。 0092 步骤4，基极浅槽隔离制备。 0093 （4a）用湿法刻蚀掉表面的SiO 2 和SiN层， 0094 （4b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 说 明 书CN 102842600 A 6/9页 10 200nm的SiO 2 层13； 0095 （4c）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 100nm的SiN层14； 0096 （4d）光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为105nm的浅槽； 0097 （4。

37、e）利用化学汽相淀积（CVD）方法，在600，在浅槽内填充SiO 2 ，形成基极浅槽 隔离15。 0098 步骤5，集电极与基极制备。 0099 （5a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0100 （5b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 300nm的SiO 2 层16； 0101 （5c）光刻集电极区域，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为 110 19 cm -3 ，形成集电极17； 0102 （5d）光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为 110 19 cm -3 ，形成基极18； 0103 （5e）对衬。

38、底在950温度下，退火120s，进行杂质激活。 0104 步骤6，引线制备。 0105 （6a）用湿法刻蚀掉表面的SiO 2 层； 0106 （6b）利用化学汽相淀积（CVD）的方法，在600，在衬底表面淀积一层厚度为 300nm的SiO 2 层19； 0107 （6c）光刻发射极、基极和集电极引线孔，形成SiGe HBT器件20； 0108 （6d）在衬底表面溅射金属钛（Ti），合金形成硅化物； 0109 （6e）溅射金属，光刻引线，形成发射极21、基极22和集电极23金属引线，构成基 区厚度为20nm，集电区厚度为150nm的SOI SiGe HBT集成电路。 0110 实施例2：制备基区。

39、厚度为40nm的SOI SiGe HBT平面集成器件及电路方法，具体 步骤如下： 0111 步骤1，外延材料制备。 0112 （1a）选取SOI衬底片，该衬底下层支撑材料1为Si，中间层2为SiO 2 ，厚度为 300nm，上层材料3为掺杂浓度为510 16 cm -3 的N型Si，厚度为120nm； 0113 （1b）利用化学汽相淀积（CVD）的方法，在700，在上层Si材料上生长一层厚度 为80nm的N型外延Si层4，作为集电区，该层掺杂浓度为510 16 cm -3 ； 0114 （1c）利用化学汽相淀积（CVD）的方法，在700，在衬底上生长一层厚度为40nm的 SiGe层5，作为基区。

40、，该层Ge组分为20，掺杂浓度为110 19 cm -3 ； 0115 （1d）利用化学汽相淀积（CVD）的方法，在700，在衬底上生长一层厚度为150nm 的N型Si层6，作为发射区，该层掺杂浓度为310 17 cm -3 。 0116 步骤2，器件浅槽隔离制备。 0117 （2a）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 240nm的SiO 2 层7； 0118 （2b）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一 层厚度为 150nm的SiN层8； 说 明 书CN 102842600 A 10 7/9页 11 0119 （2c）光刻器件间浅槽隔。

41、离区域，在浅槽隔离区域干法刻蚀出深度为900nm的浅 槽； 0120 （2d）利用化学汽相淀积（CVD）方法，在700，在浅槽内填充SiO 2 ，形成器件浅槽 隔离9。 0121 步骤3，集电极浅槽隔离制备。 0122 （3a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0123 （3b）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 240nm的SiO 2 层10； 0124 （3c）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 150nm的SiN层11； 0125 （3d）光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为240nm的浅槽 。

42、12； 0126 （3e）利用化学汽相淀积（CVD）方法，在700，在浅槽内填充SiO 2 ，形成集电极浅 槽隔离12。 0127 步骤4，基极浅槽隔离制备。 0128 （4a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0129 （4b）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 240nm的SiO 2 层13； 0130 （4c）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 150nm的SiN层14； 0131 （4d）光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为155nm的浅槽； 0132 （4e）利用化学汽相淀积（CVD）方法，。

43、在700，在浅槽内填充SiO 2 ， 形成基极浅槽 隔离15。 0133 步骤5，集电极与基极制备。 0134 （5a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0135 （5b）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 400nm的SiO 2 层16； 0136 （5c）光刻集电极区域，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为 510 19 cm -3 ，形成集电极17； 0137 （5d）光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为 510 19 cm -3 ，形成基极18； 0138 （5e）对衬底在1000温度下，退火60s，进。

44、行杂质激活。 0139 步骤6，引线制备。 0140 （6a）用湿法刻蚀掉表面的SiO 2 层； 0141 （6b）利用化学汽相淀积（CVD）的方法，在700，在衬底表面淀积一层厚度为 400nm的SiO 2 层19； 0142 （6c）光刻发射极、基极和集电极引线孔，形成SiGe HBT器件20； 0143 （6d）在衬底表面溅射金属钛（Ti），合金形成硅化物； 0144 （6e）溅射金属，光刻引线，形成发射极21、基极22和集电极23金属引线，构成基 说 明 书CN 102842600 A 11 8/9页 12 区厚度为40nm，集电区厚度为200nm的SOI SiGe HBT集成电路。 。

45、0145 实施例3：制备基区厚度为60nm的SOI SiGe HBT平面集成器件及电路方法，具体 步骤如下： 0146 步骤1，外延材料制备。 0147 （1a）选取SOI衬底片，该衬底下层支撑材料1为Si，中间层2为SiO 2 ，厚度为 400nm，上层材料3为掺杂浓度为110 17 cm -3 的N型Si，厚度为150nm； 0148 （1b）利用化学汽相淀积（CVD）的方法，在750，在上层Si材料上生长一层厚度 为100nm的N型外延Si层4，作为集电区，该层掺杂浓度为110 17 cm -3 ； 0149 （1c）利用化学汽相淀积（CVD）的方法，在750，在衬底上生长一层厚度为60。

46、nm的 SiGe层5，作为基区，该层Ge组分为25，掺杂浓度为510 19 cm -3 ； 0150 （1d）利用化学汽相淀积（CVD）的方法，在750，在衬底上生长一层厚度为200nm 的N型Si层6，作为发射区，该层掺杂浓度为510 17 cm -3 。 0151 步骤2，器件浅槽隔离制备。 0152 （2a）利用化学汽相淀积（CVD）的方法，在800，在衬底表面淀积一层厚度为 300nm的SiO 2 层7； 0153 （2b）利用化学汽相淀积（CVD）的方法，在800，在衬底表面淀积一层厚度为 200nm的SiN层8； 0154 （2c）光刻器件间浅槽隔离区域，在浅槽隔离区域干法刻蚀出深。

47、度为1100nm的浅 槽； 0155 （2d）利用化学汽相淀积（CVD）方法，在800，在浅槽内填充SiO 2 ，形成器件浅槽 隔离9。 0156 步骤3，集电极浅槽隔离制备。 0157 （3a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0158 （3b）利用化学汽相淀积（CVD）的方法，在800，在衬底表面淀积一层厚度为 300nm的SiO 2 层10； 0159 （3c）利用化学汽相淀积（CVD）的方法，在800，在衬底表面淀积一层厚度为 200nm的SiN层11； 0160 （3d）光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为300nm 的浅槽 12； 0161 （3e）利用。

48、化学汽相淀积（CVD）方法，在800，在浅槽内填充SiO 2 ，形成集电极浅 槽隔离12。 0162 步骤4，基极浅槽隔离制备。 0163 （4a）用湿法刻蚀掉表面的SiO 2 和SiN层； 0164 （4b）利用化学汽相淀积（CVD）的方法，在800，在衬底表面淀积一层厚度为 300nm的SiO 2 层13； 0165 （4c）利用化学汽相淀积（CVD）的方法，在800，在衬底表面淀积一层厚度为 200nm的SiN层14； 0166 （4d）光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为205nm的浅槽； 0167 （4e）利用化学汽相淀积（CVD）方法，在800，在浅槽内填充SiO 2 ，形成基极浅槽 说 明 书CN 102842。