开关电路以及DC-DC 转换器相关申请的交叉引用
本申请基于2011年6月13日提交的日本专利申请2011-131586并要求其优先权，该申请的全部内容以引用的方式并入于此。
技术领域
本发明总体而言涉及开关电路以及DC-DC转换器。
背景技术
由高侧(high side)开关和低侧(low side)开关构成的开关电路被广泛用作驱动电感性负载的输出电路。另外，例如在使用此种开关电路的DC-DC(直流-直流)转换器等中，存在大电流化的要求，减轻由半导体工艺的微细化引起的开关元件的导通电阻并且保护开关元件的必要性越来越高。
发明内容
本发明的实施方式提供一种能够抑制开关元件的损坏的开关电路以及DC-DC转换器。
根据实施方式，提供一种具备高侧开关、整流要素和驱动电路的开关电路。所述高侧开关连接在高电位端子与输出端子之间。所述整流要素以从所述低电位端子朝向所述输出端子的方向作为正向被连接在所述输出端子与低电位端子之间。所述驱动电路具有第1短路检测电路，该第1短路检测电路连接在所述高电位端子与所述输出端子之间，在从按照输入的高侧控制信号使所述高侧开关导通起经过比所述整流要素的反向恢复时间长的第1期间以后开始、直到所述高侧控制信号变化为止的期间，检测所述输出端子与所述低电位端子之间的短路，在检测到所述输出端子与所述低电位端子之间短路时，所述驱动电路使所述高侧开关断开。
根据本发明的实施方式，能够提供一种可抑制开关元件的损坏的开关电路以及DC-DC转换器。
附图说明
图1是例示第1实施方式所涉及的开关电路的结构的模块图。
图2是例示驱动电路的结构的电路图。
图3是第1实施方式的开关电路的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示第1脉冲信号VP，(d)表示短路检测信号VD，(e)表示控制端子的信号VG，(f)表示输出电位VLX，(g)表示短路状态信号VS，(h)表示高侧电流IH。
图4是例示第1短路检测电路的其他结构的电路图。
图5是例示第1实施方式所涉及的开关电路的其他结构的电路图。
图6是例示第1实施方式所涉及的开关电路的其他结构的电路图。
图7是例示第2实施方式所涉及的开关电路的结构的电路图。
图8是第2实施方式的开关电路的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示第1脉冲信号VP，(d)表示短路检测信号VD，(e)表示控制端子的信号VG，(f)表示输出电位VLX，(g)表示短路状态信号VS，(h)表示高侧电流IH。
图9是例示第3实施方式所涉及的开关电路的结构的电路图。
图10是例示第2短路检测电路的结构的电路图。
图11是第3实施方式的开关电路的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示第2脉冲信号VPL，(d)表示短路检测信号VDL，(e)表示栅极信号VGL，(f)表示输出电位VLX，(g)表示短路状态信号VSL，(h)表示高侧电流IH，(i)表示低侧电流IL。
图12是例示第4实施方式所涉及的DC-DC转换器的结构的电路图。
图13是第4实施方式的DC-DC转换器的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示控制端子的信号VG，(d)表示输出电位VLX，(e)表示高侧电流IH，(f)表示低侧电流IL，(g)表示电感电流ILL。
图14是第4实施方式的DC-DC转换器的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示栅极信号VGL，(d)表示输出电位VLX，(e)表示高侧电流IH，(f)表示低侧电流IL，(g)表示电感电流ILL。
具体实施方式
以下，参照附图详细说明本发明的实施方式。其中，在本申请说明书和各图中，对于与之前的附图中已述的要素相同的要素赋予相同的符号，并适当省略详细的说明。
(第1实施方式)
图1是例示第1实施方式所涉及的开关电路的结构的模块图。
在开关电路(由虚线1包围的部分)中，由串联连接的高侧开关6和低侧开关7、以及控制高侧开关6的驱动电路(由虚线9包围的部分)构成，驱动电感性负载12。其中，低侧开关7包含整流要素8作为寄生二极管。
高侧开关6连接在高电位端子2与输出端子3之间。高侧开关6由P沟道MOSFET(以下称为PMOS)构成，向源极经由高电位端子2供给电源电位VIN，漏极与输出端子3连接。另外，高侧开关6的控制端子(栅极)6g与驱动电路9连接。在高侧开关6中，包含未图示的寄生二极管。
低侧开关7连接在输出端子3与低电位端子4之间。低侧开关7是N沟道MOSFET(以下称为NMOS)，源极经由低电位端子4接地，漏极与输出端子3连接。另外，向低侧开关7的栅极经由输入端子11输入低侧控制信号VL。
低侧开关7按照经由输入端子11从外部输入的低侧控制信号VL而导通或者断开。
整流要素8在输出端子3与低电位端子4之间，以从低电位端子4向输出端子3的方向作为正向进行连接。
驱动电路9由第1脉冲生成电路13、第1短路检测电路14以及闩锁电路15构成，将高侧开关6控制为导通或者断开。另外，驱动电路9生成第1脉冲信号VP，控制对输出端子3与低电位端子4的短路进行检测的 定时，该第1脉冲信号VP在从使高侧开关6导通起并经过第1期间T1以后开始、直到高侧控制信号VH变化为止的期间T3，成为高电平。
在此，第1期间T1是比整流要素8的反向恢复时间(reverse recovery time)Trr长的期间。在整流要素8的反向恢复时间Trr中，在高侧开关6中流过反向恢复电流，输出电位VLX成为低电平。因此，第1期间T1设定为使得能够检测输出端子3的短路的比整流要素8的反向恢复时间Trr长的期间。
第1脉冲生成电路13输入高侧控制信号VH并生成第1脉冲信号VP。第1脉冲生成电路13生成使高侧控制信号VH的从高电平到低电平的下降延迟第1期间T1进而反相(反転)而得到的第1脉冲信号VP。第1脉冲信号VP与高侧控制信号VH的从低电平向高电平的上升同步地从高电平变化为低电平。第1脉冲信号VP对第1短路检测电路14的动作进行许可或者禁止。
第1短路检测电路14在第1脉冲信号VP成为高电平的期间中，对输出端子3与低电位端子4的短路进行检测，生成短路检测信号VD。短路检测信号VD在检测出短路时为高电平，在没有检测出短路时为低电平。另外，在第1脉冲信号VP为低电平的期间，禁止第1短路检测电路14的动作，短路检测信号VD成为表示没有检测出短路的低电平。
闩锁电路15是在输入至复位端子R的复位信号为高电平时被复位、并向输出端子Q输出低电平的电路。闩锁电路15在开关电路1接通电源时被复位。短路检测信号VD被输入至闩锁电路15的置位端子S。向闩锁电路15的复位端子R，从复位电路16输入接通电源复位信号。闩锁电路15在输入至置位端子S的置位信号为高电平时被置位(set)，向输出端子Q输出高电平。
闩锁电路15在第1短路检测电路14检测到输出端子3与低电位端子4的短路时被置位，在输出端子Q生成短路状态信号VS。如果通过高电平的短路检测信号VD将闩锁电路15置位，则短路状态信号VS成为高电平，到电源被再次接通为止，保持该状态。
逻辑和电路(OR)17作为短路状态信号VS与高侧控制信号VH的逻辑和，生成高侧开关6的控制端子6g的信号VG。
图2是例示驱动电路的结构的电路图。
其中，对于与图1相同的要素赋予相同的符号。另外，驱动电路9a、第1短路检测电路14a、闩锁电路15a分别由虚线包围。
如图2所示，驱动电路9a的第1脉冲生成电路13a具有恒流源电路18，与高电位端子2连接。在恒流源电路18与接地端子5之间，并联连接有NMOS19和电容器20。向NMOS19的栅极输入将高侧控制信号VH反相而得到的信号，NMOS 19按照高侧控制信号VH而导通或者断开。恒流源电路18对电容器20充电。作为电容器20的端子电压，生成第1脉冲信号VP。
在第1短路检测电路14a中，第1晶体管21、第1电阻22、电阻23串联连接在高电位端子2与输出端子3之间。第1晶体管21由NMOS构成，向栅极输入第1脉冲信号VP。第1晶体管21按照第1脉冲信号VP而导通或者断开。在第1晶体管21导通时，第1晶体管21作为源极跟随器动作。第1电阻22、电阻23对第1脉冲信号VP的高电平与输出电位VLX的电位差进行分割。由非电路(INV)构成的第1缓冲器24将由第1电阻22、电阻23分割的电位差反相，并作为短路检测信号VD输出。
闩锁电路15a由一对或非电路(NOR)构成。
短路检测信号VD被输入闩锁电路15a的置位端子S。闩锁电路15a的复位端子R与复位电路16的输出连接。
复位电路16在向高电位端子2供给电源电位VIN的电源接通时，输出接通电源复位信号，并将闩锁电路15a复位。
闩锁电路15a在输出端子Q生成短路状态信号VS。在通过第1短路检测电路14a检测到输出端子3与低电位端子4的短路时，闩锁电路15a被置位。在通过高电平的短路检测信号VD将闩锁电路15a置位时，短路状态信号VS成为高电平，到电源再次接通为止，保持该状态。
接着说明开关电路1的动作。
图3是第1实施方式的开关电路的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示第1脉冲信号VP，(d)表示短路检测信号VD，(e)表示控制端子的信号VG，(f)表示输出电位VLX，(g)表示短路状态信号VS，(h)表示高侧电流IH。
其中，在图3(a)中，作为高侧控制信号VH，例示了输入高电平与低电平周期性反复的矩形波的情况。另外，低侧控制信号VL是与高侧控制信号VH同相的信号(图3(b))。
另外，在图3(b)中，分别用导通、断开表示低侧开关7被控制为导通或者断开，在图3(e)中，分别用导通、断开表示高侧开关6被控制为导通或者断开。
另外，省略了为了避免高侧开关6与低侧开关7同时导通而设置的死区时间(deadtime)。另外，短路状态信号VS为低电平，设为没有检测出短路的状态(图3(g))。
(1)首先，说明从外部输入的高侧控制信号VH为高电平、且低侧控制信号VL为高电平时的动作(图3(a)、(b))。
OR17输出高电平作为高侧开关6的控制端子6g的信号VG(图3(e))。高侧开关6断开。另外，低侧开关7导通。因此，输出端子3与低电位端子4电连接，输出电位VLX成为低电平(图3(f))。在低侧开关7中，流过电感性负载12的再生电流。
第1脉冲生成电路13a输出低电平作为第1脉冲信号VP(图3(c))。第1短路检测电路14a的第1晶体管21断开。第1晶体管21在漏极与源极之间具有未图示的寄生二极管。因此，在第1晶体管21断开时，第1电阻22经由寄生二极管与高电位端子2连接。短路检测信号VD与输出端子3的电位即输出电位VLX无关，都成为将电源电位VIN用第1电阻22、电阻23分割并通过第1缓冲器24反相而得到的信号。
此时的短路检测信号VD与输出电位VLX无关，适当设定第1电阻22、电阻23的电阻值之比，以成为表示没有检测出短路的低电平(图3(d))。
(2)接着，说明输入的高侧控制信号VH从高电平变化为低电平(图3(a))、且低侧控制信号VL也从高电平变化为低电平时的动作(图3(b))。
第1脉冲生成电路13a相对于高侧控制信号VH延迟第1期间T1的量，进而反相来生成第1脉冲信号VP。因此第1脉冲生成电路13a输出低电平的第1脉冲信号VP(图3(c))。第1短路检测电路14a、闩锁电路15a的动作没有变化，短路检测信号VD、短路状态信号VS都保持为低电平(图3(d)、(g))。
OR17由于高侧控制信号VH变化为低电平，因此输出低电平作为高侧开关6的控制端子6g的信号VG(图3(e))。高侧开关6导通。
另外，由于低侧控制信号VL变化为低电平，因此低侧开关7断开。在低侧开关7导通时流过低侧开关7的再生电流作为寄生二极管(整流要素)8的反向恢复电流，流过高侧开关6。因此，在高侧开关6中，在整流要素8的反向恢复时间Trr中，流过该反向恢复电流的大电流值的电流IH(图3(h)的由点划线R包围的部分)。
另外，如上所述，在高侧开关6中流过反向恢复电流的期间，输出电位VLX为低电平(图3(f))。无论输出端子3与低电位端子4有无短路，输出电位VLX都成为低电平，因此在该整流要素8的反向恢复时间Trr中，无法检测输出端子3的短路。
(3)在输出端子3没有短路的情况下，在经过反向恢复时间Trr后，输出电位VLX成为高电平(图3(f))。高侧开关6的电流IH以直线状上升，流过电感性负载12(图3(h))。
因此，第1脉冲生成电路13使高侧控制信号VH的从高电平向低电平的下降延迟第1期间T1的量，进而反相来生成第1脉冲信号VP。在比反向恢复时间Trr长的第1期间T1以后，第1脉冲信号VP成为高电平(图3(c))。而且，在到高侧控制信号VH变化为止的期间T3中，第1脉冲信号VP为高电平，许可第1短路检测电路14的动作。
第1晶体管21输入高电平的第1脉冲信号VP而导通。此时，第1晶体管21作为源极跟随器动作。第1电阻22、电阻23对第1脉冲信号VP的高电平的电位与输出电位VLX的电位差进行分割。由非电路(INV)构成的第1缓冲器24将由第1电阻22、电阻23分割的电位差反相，作为短路检测信号VD输出。
第1短路检测电路14a设定为输出短路检测信号VD，该短路检测信号VD在输出电位VLX为高电平时成为低电平，而在输出电位VLX为低电平时成为高电平。即，适当设定第1脉冲信号VP的高电平的电位、第1电阻22、电阻23的电阻值之比。在短路检测信号VD中，输出对输出端子3与低电位端子4的短路进行检测的结果。
伴随着开关电路的大电流化，低侧开关大型化，因此整流要素8的反 向恢复时间Trr变长。因此，在第1短路检测电路14a中，从高侧控制信号VH成为低电平而高侧开关6导通开始(图3(a)、(e))经过第1期间T1以后，检测输出端子与低电位端子4的短路。因此，输出电位VLX按照有无输出端子3的短路而成为低电平或者高电平，不存在误检测的可能性。
在第1期间T1以后且到高侧控制信号VH变化为止的期间T3中，在输出电位VLX为高电平的情况下(图3(f))，第1短路检测电路14a输出低电平作为短路检测信号VD(图3(d))。没有检测出输出端子3与低电位端子4的短路。因此，闩锁电路15a仍然输出低电平作为短路状态信号VS(图3(g))。
在到高侧控制信号VH从低电平变化为高电平为止的期间T3中，OR17输出低电平作为高侧开关6的控制端子6g的信号VG(图3(e))。高侧开关6在期间T3中继续导通。
(4)接着，如果输入的高侧控制信号VH变化为高电平(图3(a))，则返回上述(1)的状态。第1脉冲生成电路13a输出低电平作为第1脉冲信号VP(图3(c))。OR17输出高电平作为高侧开关6的控制端子6g的信号VG(图3(e))。高侧开关6断开。另外，低侧控制信号VL变化为高电平(图3(b))，低侧开关7切换为导通。在输出端子3与低电位端子4不短路的情况下，在下个周期以后，反复进行上述(1)～(3)的动作。
(5)另外，在输出端子3与低电位端子4短路的情况下，输出电位VLX为0V(图3(f)的由点划线Q包围的部分)。高侧开关6导通，因此在高侧开关6中，流过短路电流的大电流IH(图3(h))。
在输入的高侧控制信号VH从高电平变化为低电平、在第1期间T1以后到高侧控制信号VH变化为止的期间T3中，第1短路检测电路14a输出高电平作为短路检测信号VD(图3(d))。检测出输出端子3与低电位端子4的短路。因此，闩锁电路15a输出高电平作为短路状态信号VS(图3(g))。OR17输出高电平作为高侧开关6的控制端子6g的信号VG(图3(e))。高侧开关6断开。在下个周期以后，到通过电源再接通等将闩锁电路15a复位为止，高侧开关6维持断开，开关电路1停止动作。
因此，高侧开关6受到保护，不发生由于输出端子3与低电位端子4短路的情况下的过电流所引起的损坏。
其中，在图3中，省略了为了避免高侧开关6与低侧开关7同时导通而设置的死区时间。但是，在设置了死区时间的情况下，在死区时间的期间中，在低侧开关7的整流要素8中流过再生电流。因此，在高侧开关6导通时，在高侧开关6中，与未设置死区时间的情况相同，流过整流要素8的反向恢复电流。
像这样，驱动电路9在高侧控制信号VH变化为低电平、且低侧控制信号VL变化为低电平时，将高侧开关6切换为导通，将低侧开关7切换为断开。此时，在高侧开关6中，流过低侧开关7的整流要素8的反向恢复电流作为高侧开关6的电流IH。
而且，在比反向恢复时间Trr长的第1期间T1以后到高侧控制信号VH变化为止的期间T3中，在检测到输出端子3与低电位端子4的短路时，将高侧开关6切换为断开，保护高侧开关6不被损坏。
图4是例示第1短路检测电路的其他结构的电路图。
在图4所示的第1短路检测电路14b中，将图2所示的第1短路检测电路14a的第1电阻22、第1缓冲器24分别置换为二极管25、第1缓冲器26。第1缓冲器26由NMOS构成，短路检测信号VD从第1缓冲器26的漏极输出。
在第1脉冲信号VP为高电平时，第1晶体管21作为源极跟随器动作，向第1缓冲器26的栅极，大致输入第1脉冲信号VP的高电平。在输出电位VLX为低电平时，第1缓冲器26断开，输出高电平作为短路检测信号VD。在输出电位VLX为高电平时，第1缓冲器26导通，输出低电平作为短路检测信号VD。
另外，在第1脉冲信号VP为低电平时第1晶体管21断开，二极管25经由第1晶体管21的寄生二极管与高电位端子2连接。第1短路检测电路14b与输出电位VLX无关，输出低电平作为短路检测信号VD。
在第1脉冲信号VP的高电平的电位与输出电位VLX相比不太高时能够使用。
图5是例示第1实施方式所涉及的开关电路的其他结构的电路图。
如图5所示，在开关电路1a中，将图1所示的开关电路1的整流要素8置换为整流要素8a。没有低侧开关7，例如，对整流要素8a可以使用二极管。其中，在图5中，对于与图1相同的要素赋予相同的符号。关于高侧开关6、驱动电路9，与图1的开关电路1相同。
在开关电路1a中，驱动电路9也在高侧控制信号VH变化为低电平时，将高侧开关6切换为导通。此时，在高侧开关6中，流过整流要素8a的反向恢复电流。而且，在比整流要素8a的反向恢复时间Trr长的第1期间T1以后到高侧控制信号VH变化为止的期间T3中，在检测到输出端子3与低电位端子4的短路时，将高侧开关6切换为断开，保护高侧开关6不受损坏。开关电路1a例如可以用于斩波方式的DC-DC转换器。
图6是例示第1实施方式所涉及的开关电路的其他结构的电路图。
如图6所示，在开关电路1b中，低电位端子4不接地。在低电位端子4与接地端子5之间，连接电容器27，在低电位端子4中，生成将电源电位VIN反相而得到的电位。其中，在图6中，对于与图1相同的要素赋予相同的符号。关于高侧开关6、驱动电路9，与图5的开关电路1a相同。
在开关电路1b中，驱动电路9也在高侧控制信号VH变化为低电平时，将高侧开关6切换为导通。此时，在高侧开关6中，流过整流要素8a的反向恢复电流。而且，在比整流要素8a的反向恢复时间Trr长的第1期间T1以后到高侧控制信号VH变化为止的期间T3中，在检测到输出端子3与低电位端子4的短路时，将高侧开关6切换为断开，保护高侧开关6不受损坏。开关电路1b例如可以用于生成负电位的反相转换器。
如以上参照图1～图6所述，第1实施方式所涉及的开关电路具备驱动电路，该驱动电路按照输入的高侧控制信号使高侧开关导通，在比整流要素的反向恢复时间长的第1期间以后到高侧控制信号变化为止的期间中，在检测到输出端子与低电位端子的短路时，断开高侧开关。因此，能够保护高侧开关不发生由短路电流引起的损坏。
(第2实施方式)
图7是例示第2实施方式所涉及的开关电路的结构的电路图。
如图7所示，在开关电路1c中，将图1所示的开关电路1的驱动电路9置换为驱动电路(由虚线包围的部分)9b。其中，在图6中，对于与 图1相同的要素赋予相同的符号。关于高侧开关6、具有整流要素8的低侧开关7，与图1的开关电路1相同。另外，关于电感性负载12，加以省略。
在驱动电路9b中，对于图1所示的驱动电路9，追加了INV28、PMOS29、30、NMOS31、逻辑积电路(AND)32。关于第1脉冲生成电路13、第1短路检测电路14、闩锁电路15、复位电路16、OR17，与驱动电路9相同。PMOS29、30、NMOS31连接在将短路状态信号VS与高侧控制信号VH的逻辑和输出的OR17的输出端子与高侧开关6的控制端子6g之间。
PMOS29的源极与高电位端子2连接，漏极与高侧开关6的控制端子6g连接。PMOS29的栅极与INV28的输出端子连接。PMOS30的源极与控制端子6g连接，漏极与低电位端子4连接。PMOS30的栅极与OR17的输出端子连接。
另外，NMOS31与PMOS30并联连接。NMOS31的漏极与控制端子6g连接，源极与低电位端子4连接。向NMOS31的栅极，输入由逻辑积电路(AND)32生成的第1脉冲信号VP与OR17的输出信号的逻辑积。
接着说明开关电路1c的动作。
图8是第2实施方式的开关电路的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示第1脉冲信号VP，(d)表示短路检测信号VD，(e)表示控制端子的信号VG，(f)表示输出电位VLX，(g)表示短路状态信号VS，(h)表示高侧电流IH。
其中，在图8中，例示了输入高电平与低电平周期性反复的矩形波来作为高侧控制信号VH的情况(图8(a))。另外，低侧控制信号VL是高侧控制信号VH同相的信号(图8(b))。
另外，在图8(b)中，分别用导通、断开来表示低侧开关7被控制为导通或者断开，在图8(e)中，分别用导通、断开来表示高侧开关6被控制为导通或者断开。另外，省略了为了避免高侧开关6与低侧开关7同时导通而设置的死区时间。
(1c)首先，说明输入的高侧控制信号VH为高电平、且低侧控制信号VL为高电平时的动作(图8(a)、(b))。高侧开关6断开。另外，低侧 开关7导通，将输出端子3与低电位端子4电连接。输出电位VLX成为低电平(图8(f))。另外，第1脉冲生成电路13输出低电平作为第1脉冲信号VP，因此第1短路检测电路14成为禁止动作的状态。第1短路检测电路14输出表示未检测出短路的低电平，作为短路检测信号VD(图8(d))。此时，在低侧开关7中，流过与在图1中与输出端子3连接的电感性负载12相同的再生电流。
(2c)接着，说明高侧控制信号VH从高电平变化为低电平(图8(a))、且低侧控制信号VL从高电平变化为低电平时的动作(图8(b))。低侧开关7断开，流过低侧开关7的再生电流流过整流要素8。
第1短路检测电路14由于第1脉冲信号VP相对于高侧控制信号VH延迟第1期间T1的量，因此仍然输出低电平作为短路检测信号VD(图8(d))。
OR17输出低电平，PMOS29断开，PMOS30导通，NMOS31断开。PMOS30是源极跟随器输出，因此高侧开关6的控制端子6g的信号VG的电位成为比低电位端子4的电位高PMOS30的阈值电压Vth的第1电压V1(图8(e))。其中，在图8(e)中，以高电位端子2的电源电位VIN作为基准，表示控制端子6g的信号VG的电位。另外，第1电压V1是电源电位VIN与控制端子6g的信号VG的电位之间的电位差，取在成为正值的方向上。
在此，第1电压V1设定为比高电位端子2的电源电位VIN低。高侧开关6的导通电阻Ron成为比供给电源电位VIN的情况大的值。因此，在高侧开关6中，由导通电阻Ron限制的整流要素8的反向电流作为高侧开关6的电流IH流过(图8(g)的由点划线R包围的部分)。
另外，在高侧开关6中流过反向恢复电流的期间中，输出电位VLX为低电平(图8(f))。因此，在该整流要素8的反向恢复时间Trr中，无法检测输出端子3的短路。
(3c)在输出端子3未短路的情况下，在经过反向恢复时间Trr后，输出电位VLX成为高电平(图8(f))。高侧开关6的电流IH以直线状上升，流过电感性负载12(图8(h))。
而且，在比反向恢复时间Trr长的第1期间T1以后，第1脉冲生成 电路13在到高侧控制信号VH变化为止的期间T3中，输出高电平作为第1脉冲信号VP(图8(c))。第1短路检测电路14被许可动作，按照输出电位VLX输出低电平或者高电平作为短路检测信号VD。在短路检测信号VD中，输出对输出端子3与低电位端子4的短路进行检测的结果。
输出电位VLX为高电平(图8(f)的由点划线P包围的部分)，因此未检测出短路，第1短路检测电路14输出低电平作为短路检测信号VD(图8(d))。因此，闩锁电路15输出低电平作为短路状态信号VS(图8(g))。
AND32输出高电平，NMOS31导通，高侧开关6的控制端子6g的信号VG成分比第1电压高的第2电压V2(图8(e))。高侧开关6成为导通电阻低的状态。
如果高侧控制信号VH变化为低电平、且低侧控制信号VL变化为高电平，则高侧开关6切换为断开，而低侧开关7切换为导通，返回上述(1c)的状态。在下个周期以后，在输出端子3未短路的情况下，反复进行上述(1c)～(3c)的动作。
(4c)另外，在输出端子3短路的情况下，从高侧控制信号VH从高电平变化为低电平起经过第1期间T1以后到高侧控制信号VH变化为止的期间T3中，输出端子3的输出电位VLX维持为低电平(图8(f)的由点划线Q包围的部分)。第1短路检测电路14输出高电平作为短路检测信号VD(图8(d))，闩锁电路15输出高电平作为短路状态信号VS(图8(g))。
OR17输出高电平，使PMOS29导通。控制端子6g的信号VG的电位成为高电平(图8(e))，高侧开关6断开。高侧开关6的电流IH成为0(图8(h))。下个周期以后，到通过电源的再接通等将闩锁电路15复位为止，高侧开关6维持断开，开关电路1c停止动作。抑制了在高侧开关6中连续地流过过电流，能够抑制高侧开关6的损坏。
其中，在第1期间T1中，在输出端子3与低电位端子4短路的情况下，流过高侧开关6的电流IH也成为由较高的导通电阻Ron限制的值(图8(h))。
因此，能够更加有效地保护高侧开关6不发生由过电流引起的损坏。
其中，在第1期间T1中，高侧开关6由较大的导通电阻保护。但是，如果第1期间T1与高侧控制信号VH为低电平的期间、即高侧开关6导 通的期间相比充分短，则动作效率的下降就极小。
其中，在图7所示的开关电路1c中，生成高侧开关6的控制端子6g的信号VG的电路分别由PMOS29、30、NMOS31构成。但是，也可以替换PMOS与NMOS。
如参照图7、8所述，第2实施方式所涉及的开关电路按照高侧控制信号，向高侧开关的控制端子供给第1电压而使其以导通电阻较大的状态而导通。而且，在第1期间以后到高侧控制信号变化为止的期间中，对输出端子的短路进行检测，因此误检测少。进而，在检测到输出端子的短路时，高侧开关断开。另外，在未检测出输出端子的短路时，向高侧开关的控制端子供给比第1电压高的第2电压，而使高侧开关成为导通电阻低的状态。
因此，能够更加有效地保护高侧开关不发生由短路引起的损坏。
(第3实施方式)
图9是例示第3实施方式所涉及的开关电路的结构的电路图。
如图9所示，在开关电路1d中，将图1所示的开关电路1的驱动电路9置换为驱动电路(由虚线包围的部分)9c。其中，在图9中，对于与图1相同的要素赋予相同的符号。关于高侧开关6、具有整流要素8的低侧开关7，与图1的开关电路1相同。另外，关于电感性负载12，加以省略。
在驱动电路9c中，对图1所示的驱动电路9，追加了第2脉冲生成电路33、第2短路检测电路34、闩锁电路35、置位电路36、AND37，生成低侧开关7的栅极信号VGL。关于生成高侧开关6的控制端子6g的信号VG的第1脉冲生成电路13、第1短路检测电路14、闩锁电路15、复位电路16、OR17，与驱动电路9相同。
在驱动电路9c中，向第2脉冲生成电路33，输入高侧控制信号VH。第2脉冲生成电路33生成使高侧控制信号VH的从低电平向高电平的上升延迟第2期间T2的量而得到的第2脉冲信号VPL。在此，第2期间T2是比高侧开关6从导通切换为断开时的延迟时间长的期间。第2脉冲信号VPL与高侧控制信号VH的从高电平向低电平的下降同步地在经过期间T4时从低电平变化为高电平。第2脉冲信号VPL许可或者禁止第2短路检测电路34的动作。
第2短路检测电路34在第2脉冲信号VPL为高电平的期间T4中，对输出端子3与高电位端子2的短路进行检测，生成短路检测信号VDL。短路检测信号VDL在检测到短路时为低电平，在未检测到短路时为高电平。另外，在第2脉冲信号VPL为低电平的期间，禁止第2短路检测电路34的动作，短路检测信号VDL成为表示未检测到短路的低电平。
闩锁电路35是在输入至复位端子R的复位信号为高电平时被复位、并向输出端子Q输出低电平的电路。短路检测信号VDL输入闩锁电路35的复位端子R。向闩锁电路15的置位端子S，从置位电路36输入接通电源置位信号。闩锁电路35在输入至置位端子S的置位信号为高电平时被置位，向输出端子Q输出高电平。另外，闩锁电路35在开关电路1d接通电源时被置位。
闩锁电路35在第2短路检测电路34检测到输出端子3与高电位端子2的短路时被复位，在输出端子Q生成短路状态信号VSL。如果通过高电平的短路检测信号VDL将闩锁电路35复位，则短路状态信号VSL成为低电平，到电源被再接通为止，保持该状态。
AND37求出短路状态信号VSL与低侧控制信号VL的逻辑积，生成低侧开关7的栅极信号VGL。短路状态信号VSL对低侧控制信号VL进行掩蔽(mask)，限制低侧开关7导通的期间。
第2脉冲生成电路33、闩锁电路35可以分别与图2所示的第1脉冲生成电路13a、闩锁电路15同样构成。第2短路检测电路34例如可以如图10那样构成。
在第2短路检测电路34a中，第2晶体管39、第2电阻40、电阻41在输出端子3与低电位端子4之间串联连接。第2晶体管39由PMOS构成，向栅极输入由INV38将第2脉冲信号VPL反相而得到的信号。第2晶体管39按照第2脉冲信号VPL导通或者断开。在第2晶体管39导通时，第2晶体管39作为源极跟随器动作。第2晶体管39的源极电位成为比INV38的低电平的电位高阈值电压Vth的值。
第2电阻40、电阻41对输出电位VLX与第2晶体管39的源极电位之间的电位差进行分割。第2缓冲器42输出由第2电阻40、电阻41分割的电位差作为短路检测信号VDL。
其中，根据INV38的低电平的电位，也可以与图4所示的第1短路检测电路14b同样将电阻41置换为二极管。
接着说明开关电路1d的动作。
图11是第3实施方式的开关电路的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示第2脉冲信号VPL，(d)表示短路检测信号VDL，(e)表示栅极信号VGL，(f)表示输出电位VLX，(g)表示短路状态信号VSL，(h)表示高侧电流IH，(i)表示低侧电流IL。
其中，在图11(a)中，例示了输入高电平与低电平周期性反复的矩形波作为高侧控制信号VH的情况。另外，低侧控制信号VL是与高侧控制信号VH同相的信号(图11(b))。另外，在图11(e)中，分别用导通、断开来表示低侧开关7被控制为导通或者断开，在图11(h)中，分别用导通、断开来表示高侧开关6被控制为导通或者断开。另外，控制高侧开关6的信号与图3相同，因此加以省略。
另外，设有用于避免高侧开关6与低侧开关7同时导通的死区时间Td。另外，短路状态信号VSL为高电平，设为未检测出短路的状态(图11(g))。
(1d)首先，说明输入的高侧控制信号VH为低电平、且低侧控制信号VL为低电平时的动作(图11(a)，(b))。OR17输出高电平作为高侧开关6的控制端子6g的信号VG。高侧开关6导通。另外，AND37输出低电平作为低侧开关7的栅极信号VGL(图11(e))。低侧开关7断开。此时，导通状态的高侧开关6将输出端子3与高电位端子2电连接。输出电位VLX成为高电平(图11(f))。
另外，第2脉冲生成电路33输出低电平作为第2脉冲信号VPL，第2晶体管39断开。第2短路检测电路34成为禁止动作的状态。第2晶体管39在漏极与源极之间具有未图示的寄生二极管。因此，在第2晶体管39断开时，电阻41经由寄生二极管与低电位端子4连接。第2电阻40、电阻41对输出电位VLX进行分割，经由第2缓冲器42，作为短路检测信号VDL输出。
通过适当设定第2电阻40、41的电阻值之比，短路检测信号VDL与输出电位VLX无关地成为表示未检测出短路的低电平(图11(d))。另外， 由于高侧开关6导通，高侧开关6的电流IH以直线状增加(图11(h))。另外由于低侧开关7断开，低侧开关7的电流IL为0(图11(i))。
(2d)接着，说明高侧控制信号VH从低电平变化为高电平时的动作(图11(a))。OR17输出低电平作为信号VG，高侧开关6断开。高侧开关6的响应存在延迟，因此输出电位VLX具有延迟时间地下降，高侧开关6的电流IH具有延迟时间地减少(图11(f)，(h))。因此，到高侧开关6的电流IH成为0为止，无法检测输出端子3与高电位端子2的短路。
在OR17使高侧开关6的控制端子6g的信号VG成为高电平起经过第2期间T2以后，第2脉冲信号VPL成为高电平。第2脉冲信号VPL在到低侧控制信号VL变化为止的期间T4中为高电平(图11(c))。向第2晶体管39的栅极输入低电平，第2晶体管39导通。第2短路检测电路34a成为许可动作的状态。第2短路检测电路34a设定为输出短路检测信号VDL，该短路检测信号VDL在输出电位VLX为高电平时成为高电平，在输出电位VLX为低电平时成为低电平。即，适当设定INV38的低电平的电位、第2电阻40、电阻41的电阻值的比。
(3d)在输出端子3与高电位端子2未短路的情况下，输出电位VLX成为低电平(图11(f)的由点划线P包围的部分)，高侧开关6的电流IH成为0(图11(h))。
因此，第2短路检测电路34输出低电平作为短路检测信号VDL，闩锁电路35输出高电平作为短路状态信号VSL(图11(d)，(g))。在经过死区时间Td后，如果低侧控制信号VL成为高电平，则AND37输出高电平作为低侧开关7的栅极信号VGL(图11(b)、(e))。低侧开关7导通，流过低侧开关7的电流IL(图11(i))。
(4d)接着，如果低侧控制信号VL成为低电平，则返回上述(1d)的状态。AND37输出低电平作为低侧开关7的栅极信号VGL(图11(b)、(e))。低侧开关7断开。而且，在经过死区时间Td后，高侧控制信号VH成为低电平(图11(a))，下个周期以后，在输出端子3与高电位端子2未短路的情况下，反复进行上述(1d)～(3d)的动作。
(5d)另外，在输出端子3与高电位端子2短路的情况下，输出电位VLX为高电平(图11(f)的由点划线Q包围的部分)，在第2期间T2以 后到低侧控制信号VL变化为止的期间T4中，第2短路检测电路34输出高电平作为短路检测信号VDL(图11(d))。闩锁电路35输出表示检测到短路的低电平，作为短路状态信号VSL(图11(g))。
AND37输出低电平作为低侧开关7的栅极信号VGL(图11(e))，低侧开关7断开。下个周期以后，到通过电源的再接通等将闩锁电路35置位为止，低侧开关7维持断开，开关电路1d停止动作。低侧开关7的电流IL成为0(图11(i))，保护不发生由过电流引起的损坏。
第3实施方式所涉及的开关电路具备驱动电路，该驱动电路按照输入的高侧控制信号使高侧开关导通，在比整流要素的反向恢复时间长的第1期间以后到低侧控制信号VL变化为止的期间中，在检测到输出端子与低电位端子的短路时，断开高侧开关。因此，能够保护高侧开关不发生由短路电流引起的损坏。
进而，如参照图9～图11所述，第3实施方式所涉及的开关电路具备驱动电路，该驱动电路在使高侧开关断开起经过比高侧开关的延迟时间长的第2期间以后，在检测到输出端子与高电位端子的短路时，断开低侧开关。因此，能够保护低侧开关不发生由短路电流引起的损坏。
(第4实施方式)
图12是例示第4实施方式所涉及的DC-DC转换器的结构的电路图。
如图12所示，在DC-DC转换器50中，对开关电路1d追加了控制开关电路1d的控制电路51。关于开关电路1d，与图9所示的开关电路1d相同。
另外，在DC-DC转换器52中，在开关电路1d的输出端子3上连接有电感器53的一端。在电感器53的另一端与低电位端子4之间，串联连接有反馈电阻(帰還抵抗)54和55。进而，平滑电容器56连接在电感器53的另一端与低电位端子4之间。
向高电位端子2供给电源电位VIN，低电位端子4接地。
反馈电阻54、55将对电感器53的另一端的输出电压VOUT进行分压而得到的电压VFB反馈给控制电路51。
控制电路51按照输入的电压VFB生成PWM(Pulse Width Modulation，脉冲宽度调制)信号，向开关电路1d输出高侧控制信号VH、 低侧控制信号VL。控制电路51按照电感器53的另一端的输出电压VOUT，控制开关电路1d。
接着说明DC-DC转换器50的动作。
图13是第4实施方式的DC-DC转换器的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示控制端子的信号VG，(d)表示输出电位VLX，(e)表示高侧电流IH，(f)表示低侧电流IL，(g)表示电感电流ILL。
其中，在图13(b)中，分别用导通、断开来表示低侧开关7被控制为导通或者断开。另外，在图13(c)中，分别用导通、断开来表示高侧开关6被控制为导通或者断开。另外，为了避免高侧开关6与低侧开关7同时导通，设有死区时间Td。
(1e)首先，说明控制电路5输出高电平作为高侧控制信号VH、且输出高电平作为低侧控制信号VL时的动作(图13(a)、(b))。驱动电路9c输出高电平作为高侧开关6的控制端子6g的信号VG(图13(c))。高侧开关6断开。另外，驱动电路9c输出高电平作为低侧开关7的栅极信号VGL，使低侧开关7导通。此时，开关电路1d的输出电位(输出端子3的电位)VLX为低电平(图13(d))。在低侧开关7中，流过与电感器53的电流ILL相等的电流IL(图13(f)、(g))。
(2e)接着，如果控制电路51将高侧控制信号VH从高电平切换为低电平、且将低侧控制信号VL从高电平切换为低电平(图13(a)、(b))，则驱动电路9c输出低电平作为低侧开关7的栅极信号VGL，将低侧开关7断开。流过低侧开关7的电流IL流过整流要素8。
另外，驱动电路9c输出低电平作为高侧开关6的控制端子6g的信号VG(图13(c))。整流要素8的反向电流作为高侧开关6的电流IH流过(图13(e)的由点划线R包围的部分)。电感器53的电流ILL逐渐增加(图13(g))。
(3e)在从控制电路51输出的高侧控制信号VH变化为低电平起经过第1期间T1以后到高侧控制信号VH变化为止的期间T3中，在输出电位VLX为高电平的情况下(图13(d)的由点划线P包围的部分)，第1短路检测电路14未检测出短路。驱动电路9c输出低电平作为高侧开关6的 控制端子6g的信号VG(图13(c))。开关电路1d的输出电位VLX在经过整流要素8的反向恢复时间后上升到电源电位VIN(图13(d))。高侧开关6的电流IH以及电感器53的电流ILL大致以直线状上升(图13(e)、(g))。
(4e)接着，如果控制电路51使高侧控制信号VH变化为高电平、且使低侧控制信号VL变化为高电平，则返回上述(1e)的状态。驱动电路9c输出高电平作为信号VG(图13(c))，高侧开关6断开。另外，驱动电路9c输出高电平作为低侧开关7的栅极信号VGL，将低侧开关7切换为导通。在低侧开关7中，流过电感器53的电流ILL(图13(f)、(g))。下个周期以后，在未检测出短路的情况下，反复进行上述(1e)～(3e)的动作。
(5e)另外，在第1期间T1以后到高侧控制信号VH变化为止的期间T3中，在输出电位VLX为低电平的情况下(图13(d)的由点划线Q包围的部分)，第1短路检测电路14检测出短路。驱动电路9c输出高电平作为控制端子6g的信号VG(图13(c))。高侧开关6被切换为断开，高侧开关6的电流IH成为0(图13(e))。下个周期以后，到电源被再接通为止高侧开关6维持断开，DC-DC转换器50停止动作。
像这样，在DC-DC转换器52中，在控制电路51输出高电平作为高侧控制信号VH、且输出高电平作为低侧控制信号VL时，驱动电路9c将高侧开关6切换为断开，将低侧开关7切换为导通。此时，在低侧开关7中，流过与电感器53的电流ILL相等的电流IL。
另外，在控制电路51使高侧控制信号VH变化为低电平、并使低侧控制信号VL变化为低电平时，驱动电路9c输出高电平作为低侧开关7的栅极信号VGL，将低侧开关7切换为断开。同时，驱动电路9c输出低电平作为信号VG，将高侧开关6切换为导通。此时，在高侧开关6的电流IH中，流过整流要素8的反向恢复电流。
另外，在通过控制电路51使高侧控制信号VH从高电平变化为低电平起经过第1期间T1以后到高侧控制信号VH变化为止的期间T3中，在输出电位VLX维持低电平的情况下，检测出输出端子3与低电位端子4的短路。驱动电路9c输出高电平作为高侧开关6的控制端子6g的信号VG， 断开高侧开关6。因此，抑制了在高侧开关6中连续地流过过电流，能够抑制高侧开关6的损坏。
图14是第4实施方式的DC-DC转换器的主要信号的时间图，(a)表示高侧控制信号VH，(b)表示低侧控制信号VL，(c)表示栅极信号VGL，(d)表示输出电位VLX，(e)表示高侧电流IH，(f)表示低侧电流IL，(g)表示电感电流ILL。
在图14中，表示使用了开关电路1d的DC-DC转换器的主要信号。
其中，在图14(a)中，分别用导通、断开来表示高侧开关6被控制为导通或者断开。另外，在图14(c)中，分别用导通、断开来表示低侧开关7被控制为导通或者断开。另外，为了避免高侧开关6与低侧开关7同时导通，设有死区时间Td。
(1f)首先，在控制电路51输出低电平作为高侧控制信号VH、且输出低电平作为低侧控制信号VL时(图14(a)、(b))，驱动电路9c输出低电平作为信号VG，使高侧开关6导通。另外，驱动电路9c输出低电平作为低侧开关7的栅极信号VGL(图14(c))，将低侧开关7断开。此时，开关电路1d的输出电位VLX为高电平(图14(d))。在低侧开关7中，流过与电感器53的电流ILL相等的电流IL(图14(f)、(g))。
(2f)接着，如果控制电路51将高侧控制信号VH从低电平切换为高电平，则驱动电路9c输出高电平作为信号VG，将高侧开关6断开(图14(a))。输出电位VLX、高侧开关6的电流IH与高侧开关6的延迟时间相应地下降(图14(d)、(e))。
(3f)在第2期间T2以后到低侧控制信号VL变化为止的期间T4中，在输出电位VLX成为低电平的情况下(图14的由点划线P包围的部分)，未检测出输出端子3与高电位端子2的短路。驱动电路9c输出高电平作为低侧开关7的栅极信号VGL(图14(c))。低侧开关7维持导通。
低侧开关7的电流IL以及电感器53的电流ILL大致以直线状减少(图14(f)、(g))。
(4f)接着，如果控制电路51使高侧控制信号VH变化为低电平、并使低侧控制信号VL变化为低电平，则返回上述(1f)的状态。驱动电路9c输出低电平作为信号VG，使高侧开关6导通。另外，驱动电路9c输出 低电平作为低侧开关7的栅极信号VGL。低侧开关7被切换为断开。在高侧开关6中，通过低侧开关7的整流要素8的反向恢复电流而流过电流IH(图14(e))。下个周期以后，在未检测出输出端子3的短路的情况下，反复进行上述(1f)～(3f)的动作。
(5f)另外，在第2期间T2以后到低侧控制信号VL变化为止的期间T4中，在输出电位VLX为高电平的情况下(图14(d)的由点划线Q包围的部分)，检测出短路。驱动电路9c使栅极信号VGL维持低电平(图14(c))。低侧开关7维持断开。下个周期以后，到电源被再接通为止，低侧开关7维持断开，DC-DC转换器50停止动作。
像这样，在DC-DC转换器52中，在控制电路51输出低电平作为高侧控制信号VH、且输出低电平作为低侧控制信号VL时，驱动电路9c使高侧开关6导通，并使低侧开关7断开。
另外，在控制电路51使高侧控制信号VH变化为高电平时，驱动电路9c使高侧开关6断开。此时，输出电位VLX、高侧开关6的电流IH与高侧开关6的延迟时间相应地下降。而且，在第2期间T2以后到低侧控制信号VL变化为止的期间T4中，在输出电位VLX为高电平的情况下，检测出输出端子3与高电位端子2的短路。驱动电路9c将低侧开关7的栅极信号VGL维持为低电平。低侧开关7维持断开。DC-DC转换器50停止动作。防止了低侧开关7的过电流，损坏得以防止。
其中，说明了使用开关电路1d的DC-DC转换器。但是，作为开关电路，也可以使用其他开关电路1、1a、1b、1c。
以上说明了本发明的几个实施方式，但这些实施方式只是举例说明，不意味着对发明的范围进行限定。这些新的实施方式能够通过其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形都包含在发明的范围和主旨中，并且包含在权利要求的范围所记载的发明及与其均等的范围中。