《形成开口的方法.pdf》由会员分享，可在线阅读，更多相关《形成开口的方法.pdf（14页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102832163 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 1 6 3 A *CN102832163A* (21)申请号 201110160266.9 (22)申请日 2011.06.15 H01L 21/768(2006.01) (71)申请人联华电子股份有限公司 地址中国台湾新竹科学工业园区 (72)发明人张峰溢 林义博 廖俊雄 蔡尚元 冯郅文 吕水烟 徐庆斌 (74)专利代理机构北京市柳沈律师事务所 11105 代理人彭久云 (54) 发明名称 形成开口的方法 (57) 摘要 本发明优选披露一种形成开口的方法。该方 法包括首。
2、先形成含碳的硬掩模于半导体基底表 面，然后利用不含氧原子的气体对该硬掩模进行 蚀刻工艺，以于该硬掩模中形成第一开口。 (51)Int.Cl. 权利要求书2页 说明书5页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 5 页 附图 6 页 1/2页 2 1.一种形成开口的方法，包括： 形成含碳的硬掩模于半导体基底表面；以及 利用不含氧原子的气体对该硬掩模进行第一蚀刻工艺，以于该硬掩模中形成第一开 口。 2.如权利要求1所述的方法，其中该硬掩模包括非晶碳。 3.如权利要求1所述的方法，其中形成该硬掩模后另包括： 形成介电抗反射层、底抗反射层以及图。
3、案化光致抗蚀剂层于该硬掩模上； 利用该图案化光致抗蚀剂层进行第二蚀刻工艺，以于该底抗反射层及该介电抗反射层 中形成第二开口；以及 利用该图案化光致抗蚀剂层进行该第一蚀刻工艺，以于该硬掩模中形成该第一开口。 4.如权利要求1所述的方法，其中该不含氧原子的气体是选自H 2 、N 2 、He、NH 3 、CH 4 及 C 2 H 4 。 5.如权利要求1所述的方法，其中形成该硬掩模之前另包括形成栅极结构于该半导体 基底表面，该栅极结构上设有接触洞蚀刻停止层以及介电层。 6.如权利要求5所述的方法，其中该栅极结构包括多晶硅栅极或金属栅极。 7.如权利要求5所述的方法，另包括利用该第一开口于该栅极结构的。
4、横轴定义矩型沟 槽。 8.一种形成开口的方法，包括： 形成硬掩模以及介电抗反射层于半导体基底上； 形成第一底抗反射层于该介电抗反射层上； 于该第一底抗反射层及部分该介电抗反射层中形成第一开口； 形成第二底抗反射层于该介电抗反射层上并填满该第一开口； 于该第二抗反射层及部分该介电抗反射层中形成第二开口；以及 利用不含氧原子的气体对该硬掩模进行蚀刻工艺，将该第一开口及该第二开口转移至 该硬掩模中以形成多个第三开口。 9.如权利要求8所述的方法，其中该硬掩模包括非晶碳。 10.如权利要求8所述的方法，其中该不含氧原子的气体是选自H 2 、N 2 、He、NH 3 、CH 4 及 C 2 H 4 。 。
5、11.如权利要求8所述的方法，其中形成该硬掩模之前另包括形成栅极结构于该半导 体基底表面，该栅极结构上设有接触洞蚀刻停止层以及介电层。 12.如权利要求11所述的方法，其中该栅极结构包括多晶硅栅极或金属栅极。 13.如权利要求8所述的方法，其中形成该第二开口后另包括： 去除该第一开口及该第二开口下的部分该介电抗反射层以暴露出该硬掩模；以及 利用剩余的该介电抗反射层进行该蚀刻工艺，以于该硬掩模中形成该多个第三开口。 14.如权利要求8所述的方法，另包括利用该多个第三开口于该栅极结构的横轴定义 矩型沟槽。 15.一种形成开口的方法，包括： 形成硬掩模以及介电抗反射层于半导体基底上； 形成第一底抗反。
6、射层于该介电抗反射层上； 权 利 要 求 书CN 102832163 A 2/2页 3 蚀刻该第一底抗反射层、该介电抗反射层以及该硬掩模以于该硬掩模中形成第一开 口； 形成第二底抗反射层于该介电抗反射层上并填满该第一开口；以及 蚀刻该第二底抗反射层、该介电抗反射层及该硬掩模以于该硬掩模中形成第二开口， 其中蚀刻该硬掩模时是利用不含氧原子的蚀刻气体。 16.如权利要求15所述的方法，其中该硬掩模包括非晶碳。 17.如权利要求15所述的方法，其中该不含氧原子的气体是选自H 2 、N 2 、He、NH 3 、CH 4 及 C 2 H 4 。 18.如权利要求15所述的方法，其中形成该硬掩模之前另包括。
7、形成栅极结构于该半导 体基底表面，该栅极结构上设有接触洞蚀刻停止层以及介电层。 19.如权利要求18所述的方法，其中该栅极结构包括多晶硅栅极或金属栅极。 20.如权利要求15所述的方法，其中形成该第二开口后另包括利用剩余的该介电抗反 射层进行蚀刻工艺，以于该硬掩模中形成多个第三开口。 21.如权利要求18所述的方法，另包括利用该第一开口于该栅极结构的横轴定义矩型 沟槽。 权 利 要 求 书CN 102832163 A 1/5页 4 形成开口的方法 技术领域 0001 本发明涉及一种制作开口的方法，尤指一种于硬掩模中制作出接触洞般的开口且 可避免在制作过程中使接触洞侧壁产生弧状轮廓的方法。 背景。
8、技术 0002 随着半导体工艺的进步，微电子元件的微小化已进入到深次微米等级，而单一芯 片上的半导体元件的密度越大表示元件之间的间隔也就越小，这使得接触洞的制作越来越 困难。目前，要在介电层中顺利挖出高深宽比接触洞，以暴露出下方足够面积的导电区域， 仍是业界努力的方向。 0003 已知制作接触洞的方法通常先提供设置有多个半导体元件的半导体基底，其中半 导体元件可包括金属氧化物半导体(MOS)晶体管或电阻等元件。然后依序形成至少一介电 层与硬掩模在半导体基底上并覆盖所完成的半导体元件，并利用图案化光致抗蚀剂层对硬 掩模及介电层进行一系列的图案转移工艺，以于硬掩模及介电层中形成接触洞。 0004 。
9、然而，已知通常使用包括氧原子的蚀刻气体进行上述图案转移工艺，而此蚀刻气 体由等离子体轰击至硬掩模的时候时常会使硬掩模的侧壁严重侵蚀而形成约略弧状的轮 廓(bowing profile)。后续填入接触洞中用来连接半导体元件的金属材料容易因接触洞内 部的扩张而无法完全填满整个接触洞便先封住洞口，使填入金属材料的接触洞中央部位形 成缝隙(seam)并造成元件接触不良而影响整个元件的运作效能。 发明内容 0005 因此本发明的主要目的是提供一种制作如接触洞等开口的方法，以解决现行工艺 中因蚀刻气体的缘故而使后续接触洞产生圆弧轮廓等问题。 0006 本发明优选实施例是披露一种形成开口的方法。首先形成含碳。
10、的硬掩模于半导体 基底表面，然后利用不含氧原子的气体对该硬掩模进行蚀刻工艺，以于该硬掩模中形成第 一开口。 0007 本发明另一实施例是披露一种形成开口的方法。首先形成硬掩模以及介电抗反 射层于半导体基底上，然后形成第一底抗反射层于介电抗反射层上、于第一底抗反射层及 部分介电抗反射层中形成第一开口、形成第二底抗反射层于介电抗反射层上并填满第一开 口、于第二抗反射层及部分介电抗反射层中形成第二开口以及利用不含氧原子的气体对硬 掩模进行蚀刻工艺，将第一开口及第二开口转移至硬掩模中以形成多个第三开口。 0008 本发明又一实施例是披露一种形成开口的方法。首先形成硬掩模以及介电抗反射 层于半导体基底上。
11、，然后形成第一底抗反射层于该介电抗反射层上、蚀刻第一底抗反射层、 介电抗反射层以及硬掩模以于硬掩模中形成第一开口、形成第二底抗反射层于介电抗反射 层上并填满开口以及蚀刻第二底抗反射层、介电抗反射层及硬掩模以于硬掩模中形成第二 开口，其中蚀刻硬掩模时是利用不含氧原子的蚀刻气体。 说 明 书CN 102832163 A 2/5页 5 附图说明 0009 图1至图3为本发明优选实施例形成开口的工艺示意图。 0010 图4至图5为本发明另一实施例形成开口的工艺示意图。 0011 图6至图11为本发明另一实施例形成开口的工艺示意图。 0012 附图标记说明 0013 34接触洞蚀刻停止层 36层间介电层。
12、 0014 44硬掩模 46介电抗反射层 0015 48底抗反射层 54图案化光致抗蚀剂层 0016 56开口 60半导体基底 0017 62底抗反射层 64图案化光致抗蚀剂层 0018 80半导体基底 82接触洞蚀刻停止层 0019 84层间介电层 86硬掩模 0020 88介电抗反射层 90第一底抗反射层 0021 92图案化光致抗蚀剂层 94第一开口 0022 96第二底抗反射层 98图案化光致抗蚀剂层 0023 100第二开口 102第三开口 具体实施方式 0024 请参照图1至图3，图1至图3为本发明优选实施例形成开口的工艺示意图。如 图1所示，首先提供半导体基底60，例如由单晶硅(。
13、monocrystalline silicon)、砷化镓 (gallium arsenide，GaAs)或其他已知技术所熟知的半导体材料所构成的基底。然后依据 标准金属氧化物半导体晶体管工艺于半导体基底60表面形成至少一金属氧化物半导体晶 体管(图未示)，例如P型金属氧化物半导体(PMOS)晶体管、N型金属氧化物半导体(NMOS) 晶体管或互补型金属氧化物半导体(CMOS)晶体管，或其他各式半导体元件。其中金属氧 化物半导体晶体管可各具有栅极结构、间隙壁、轻掺杂源极漏极、源极/漏极区域及硅化金 属层等标准晶体管结构，且栅极结构可包括多晶硅栅极或由前高介电常数介电层(high-K first)工。
14、艺或后高介电常数介电层(high-K last)工艺所完成的金属栅极。由于这些工艺 均为本领域一般技术人员，在此不另加赘述。 0025 接着覆盖由氮化物所构成的接触洞蚀刻停止层(contact etching stop layer， CESL)34在金属氧化物半导体晶体管上，其中接触洞蚀刻停止层34的厚度约为850埃。接 触洞蚀刻停止层34可选择性地存在，且接触洞蚀刻停止层34可选择性地对下方的元件提 供应力，例如针对下方为NMOS的情况可使用具有伸张应力的接触洞蚀刻停止层SiC、针对 下方为PMOS的情况可使用具有压缩应力的接触洞蚀刻停止层SiN。在下方为STI或非晶体 管元件区域的情况下，。
15、接触洞蚀刻停止层可能为伸张应力接触洞蚀刻停止层与压缩应力接 触洞蚀刻停止层所组合的复合接触洞蚀刻停止层，且复合接触洞蚀刻停止层间具有氧化物 所构成的缓冲层。 0026 然后形成层间介电层(interlayer dielectric，ILD)36并覆盖接触洞蚀刻 停止层34表面。在本实施例中，层间介电层36可由三种材料层所构成，包括由次常压 化学气相沉积(sub-atmospheric pressure chemical vapor deposition，SACVD)工 说 明 书CN 102832163 A 3/5页 6 艺所形成的介电层，磷硅玻璃(phosphosilicate glass，。
16、PSG)层以及四乙基氧硅烷 (tetraethylorthosilicate，TEOS)层。其中整个层间介电层36的厚度约为数千埃，优选 约为3150埃；介电层的厚度约为数百埃，且优选为250埃；磷硅玻璃(phosphosilicate glass，PSG)层的厚度约介于1000埃至3000埃，且优选为1900埃；而四乙基氧硅烷层的厚 度约介于100埃至2000埃，且优选为1000埃。层间介电层36除了是复合材料层外，亦可 是单一材料层；层间介电层36除了包括上述材料外，亦可包括无掺杂的硅玻璃(USG)、硼磷 玻璃(BPSG)、低介电常数介电材料如多孔性介电材料、碳化硅(SiC)、氮氧化硅(S。
17、iON)、或 其任意组合。 0027 然后形成硬掩模44在层间介电层36表面。依据本发明的优选实施例，硬掩模44 是由非晶碳(amorphous carbon)等含碳材料所构成，且优选选自由美国应用材料取得的进 阶图案化薄膜(advanced pattern film，APF)(商品名)，其厚度约介于1000埃至5000埃， 且优选为2000埃。然后再依序形成介电抗反射层(dielectric anti-reflective coating， DARC)46与底抗反射层(bottom anti-reflective coating，BARC)48在硬掩模44表面。在 本实施例中，介电抗反射层4。
18、6可由氮氧化硅(silicon oxynitride，SiON)层与氧化层一同 构成的复合结构，但不局限于此。其中介电抗反射层46的厚度约250埃，而底抗反射层48 的厚度则约1020埃。介电抗反射层46、底抗反射层48可选择性地存在，且除了无机材料 外，上述两抗反射层还可使用以旋涂方式形成的有机材料。 0028 接着对上述形成的堆叠薄膜进行多次的图案转移工艺，以形成开口贯穿底抗反射 层48、介电抗反射层46、硬掩模44、层间介电层36以及触洞蚀刻停止层34等并暴露出底 下的金属氧化物半导体晶体管，如晶体管的源极/漏极区域等。例如，先形成适用于波长约 193纳米的图案化光致抗蚀剂层54在上述的。
19、堆叠薄膜上并暴露出部分底抗反射层48上表 面，其中图案化光致抗蚀剂层54的厚度约为1800埃。然后选择性地利用CO及O 2 的混合 蚀刻气体对图案化光致抗蚀剂层54进行去残渣(descum)步骤，以去除光致抗蚀剂在曝光 与显影过程中可能因显影不良而产生的多余残渣。 0029 接着如图2所示，利用图案化光致抗蚀剂层54当作掩模对底抗反射层48进行图 案转移工艺，例如利用CF 4 及CH 2 F 2 的混合蚀刻气体来去除部分的底抗反射层48与介电抗 反射层46，由此将图案化光致抗蚀剂层54的开口图案转移至底抗反射层48与介电抗反射 层46中并暴露出下方的硬掩模44。 0030 然后如图3所示，再以。
20、图案化光致抗蚀剂层54当作掩模进行另一次图案转移工 艺，例如利用不含氧原子的蚀刻气体来去除部分的硬掩模44，由此将底抗反射层48与介电 抗反射层46中的开口持续转移至硬掩模44中以形成图案化的硬掩模。在本实施例中，该 不含氧原子的气体优选选自H 2 、N 2 、He、NH 3 、CH 4 及C 2 H 4 。另外需注意的是，利用不含氧原子 的蚀刻气体来图案化硬掩模44的过程中亦会同时去除设于硬掩模44上方的图案化光致抗 蚀剂层54及底抗反射层48，以于硬掩模44中形成开口56。 0031 随后可以图案化的硬掩模44作为掩模对层间介电层36及接触洞蚀刻停止层34 进行蚀刻工艺，例如利用含有C 4。
21、 F 6 、O及Ar的混合气体来去除部分的层间介电层36，进而将 硬掩模44中的开口56图案转移至层间介电层36与接触洞蚀刻停止层34，以完成本发明优 选实施例制作开口的方法。 0032 随着线宽越来越小，由于现今工艺无法仅以一次图案转移工艺从前述硬掩模中定 说 明 书CN 102832163 A 4/5页 7 义出所需的开口图案，因此目前普遍采用两次曝光搭配两次显影的方式来得到所需的开口 图案。接着请参照图4至图5，其为本发明实施例将上述形成开口的方法搭配至两次曝光与 两次显影工艺的示意图。 0033 如图4所示，接续前述图3于硬掩模44中形成的开口56，本发明可依序形成另一 底抗反射层62。
22、以及图案化光致抗蚀剂层64于介电抗反射层46上，其中底抗反射层62优 选填满介电抗反射层46中的开口56。 0034 接着如图5所示，先利用图案化光致抗蚀剂层64当作掩模进行另一蚀刻工艺以去 除部分底抗反射层62与介电抗反射层46并暴露出下方的硬掩模44。然后再利用不含氧原 子的蚀刻气体来蚀刻部分的硬掩模44，由此将底抗反射层62及介电抗反射层46中的开口 持续转移至硬掩模44中以形成图案化的硬掩模。随后可去除图案化光致抗蚀剂层64、底抗 反射层62与介电抗反射层46，然后如上述第一实施例直接利用图案化的硬掩模44作为掩 模蚀刻下方的层间介电层36与接触洞蚀刻停止层34，以完成本实施例制作开口。
23、的工艺。 0035 接着请参照图6至图11，其为本发明另一实施例将上述形成开口的方法搭配至两 次曝光与两次显影工艺的示意图。如图6所示，首先提供半导体基底80，其上可如第一实施 例中依据工艺需求形成至少一金属氧化物半导体晶体管(图未示)，例如P型金属氧化物 半导体(PMOS)晶体管、N型金属氧化物半导体(NMOS)晶体管或互补型金属氧化物半导体 (CMOS)晶体管，或其他各式半导体元件。 0036 然后依序在半导体元件上覆盖接触洞蚀刻停止层82、层间介电层84、硬掩模86、 介电抗反射层88、第一底抗反射层90以及图案化光致抗蚀剂层92。其中接触洞蚀刻停止 层82、层间介电层84、硬掩模86、。
24、介电抗反射层88以及第一底抗反射层90等的材料可等同 前述实施例，在此不另加赘述。 0037 接着先以图案化光致抗蚀剂层92当作掩模对第一底抗反射层90与介电抗反射层 88进行图案转移工艺，例如利用CF 4 及CH 2 F 2 的混合蚀刻气体来去除部分的第一底抗反射层 90与部分介电抗反射层88。在本实施例中，此蚀刻步骤优选仅去除约一半厚度的介电抗反 射层88且不暴露出下方的硬掩模86，随后如图7所示，去除图案化光致抗蚀剂层92与剩余 的第一底抗反射层90，以于介电抗反射层88中形成第一开口94。 0038 然后如图8所示，依序形成第二底抗反射层96以及图案化光致抗蚀剂层98于介 电抗反射层8。
25、8上，其中第二底抗反射层96优选填满介电抗反射层88中的第一开口94。接 着如图9所示，先利用图案化光致抗蚀剂层98当作掩模对第二底抗反射层96与介电抗反 射层88进行另一图案转移工艺，去除部分第二底抗反射层90及一半厚度的介电抗反射层 88且不暴露出下方的硬掩模86。然后去除图案化光致抗蚀剂层98与剩余的第二底抗反射 层96，以于介电抗反射层88中形成第二开口100。 0039 如图10所示，先以一道蚀刻工艺去除第一开口94及第二开口100底部剩余的介 电抗反射层88并暴露出硬掩模86，然后再以剩余的介电抗反射层88当作掩模进行另一蚀 刻工艺，以于硬掩模86中形成多个第三开口102。如同第一。
26、实施例蚀刻硬掩模86的方法， 本实施例优选以不含氧原子的蚀刻气体对硬掩模来去除部分的硬掩模86以形成第三开口 102，且不含氧原子的气体优选选自H 2 、N 2 、He、NH 3 、CH 4 及C 2 H 4 。 0040 随后如图11所示，以剩余的介电抗反射层88当作掩模，或先去除剩余的介电抗反 射层88，以图案化的硬掩模86作为掩模对层间介电层84及接触洞蚀刻停止层82进行蚀 说 明 书CN 102832163 A 5/5页 8 刻工艺，进而将硬掩模86中的第三开口102图案转移至层间介电层84与接触洞蚀刻停止 层82中，以完成本发明另一实施例制作开口的方法。需注意的是，本发明例于由上述方。
27、法 所制作出的开口并不局限于圆形，又可依据上述各实施例所披露的工艺沿着栅极的横轴延 伸而形成约略矩形的沟槽(slot contact opening)，然后再填入所需的金属材料来形成矩 形接触插塞，此实施例也属本发明所涵盖的范围。 0041 综上所述，本发明主要在堆叠薄膜中蚀刻出开口图案时利用不含氧原子的蚀刻气 体对堆叠薄膜中的硬掩模进行蚀刻，以于硬掩模中形成所需的开口图。依据本发明的优选 实施例，硬掩模优选选自美国应用材料取得的APF薄膜，且不含氧原子的蚀刻气体优选选 自H 2 、N 2 、He、NH 3 、CH 4 及C 2 H 4 。由于已知常采用CO/O 2 /CO 2 等为基础的蚀刻。
28、气体通常会对硬 掩模产生侧向蚀刻(side etch)，除了容易发生局部性临界线宽变异之外又会造成开口短 小。因此以不含氧原子的气体进行蚀刻便可维持良好的硬掩模轮廓，而得到优良的平均临 界线宽(critical dimension uniformity)。其次，当临界线宽往下缩小时，以不含氧原子 的气体对硬掩模进行蚀刻不但可维持良好的开口垂直性，又可避免已知因采用含氧原子蚀 刻气体而造成开口不规则化(hole distortion)的问题。 0042 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修 饰，皆应属本发明的涵盖范围。 说 明 书CN 102832163 A 1/6页 9 图1 图2 说 明 书 附 图CN 102832163 A 2/6页 10 图3 图4 说 明 书 附 图CN 102832163 A 10 3/6页 11 图5 图6 说 明 书 附 图CN 102832163 A 11 4/6页 12 图7 图8 说 明 书 附 图CN 102832163 A 12 5/6页 13 图9 图10 说 明 书 附 图CN 102832163 A 13 6/6页 14 图11 说 明 书 附 图CN 102832163 A 14 。