单片热电模块.pdf

单片热电模块
    相关申请的交叉引用
     本申请要求保护发明人 Matthew L.Scullin 在 2009 年 11 月 13 日提交的名称为 “THERMOELECTRIC MODULES MADE FROM A SINGLE WAFER OF MATERIAL” 的美国临时专利申请 No.61/261,174 的优先权， 其以引用的方式结合到本文中用于所有目的。 本申请还要求保护 发明人 Matthew L.Scullin 在 2010 年 11 月 10 日提交的美国非临时申请 No.12/943,134 的优先权， 该申请共同转让且结合于本发明中用于所有目的。
     技术领域
     本发明大体而言涉及热电装置。更特定而言， 本发明提供单片热电装置和其制造 方法。 仅出于举例说明目的， 本发明的实施例提供实现工艺复杂性、 步骤数量和热电模块组 装成本的显著减少的方法， 其将需要将单片材料转变为整个热电装置， 但认为本发明可具 有其它装置配置。背景技术
     热电材料为下面这样的材料 ： 为固态且无移动部分， 能例如将明显量的热能转变 为所施加热梯度中的电 ( 例如， 塞贝克效应） 或者抽走所施加电场中的热 （例如， 珀尔贴效 应） 。固态热机有多种可能的应用， 包括从各种热源 （无论是主热源还是废热源） 发电， 以及 冷却空间或诸如微芯片和传感器的物体。近年来， 对包括热电材料的热电装置的使用的关 注不断增加， 部分是由于纳米结构化材料具有提高的热电性能 （例如， 效率， 功率密度或者 2 “热电优值” ZT， 其中 ZT 等于 S σ/k 且 S 为热电材料的塞贝克系数， σ 为热电材料的热导 率， 且 k 为热电材料的热导率） 且也由于对于回收废热为电来改进能量效率或冷却集成电路 以改进其性能的迫切的需要。
     迄今， 热电技术具有有限的商业应用性， 这归因于与实现能量发生或再生的类似 手段的其它技术相比， 这些装置较差的成本性能。尽管并无其它技术像热电技术那样适合 于轻质量和低占据面积应用， 热电技术仍受到其过高的成本限制。为了实现热电技术在商 业应用中利用， 重要的是包括高性能热电材料 （例如， 模块） 的装置的可制造性。优选地生产 这些模块使得确保例如以最小成本的最高性能。 在目前可用的商业热电模块中的热电材料 大体上包括碲化铋或碲化铅， 其为有毒的， 难以制造且生产和加工起来较为昂贵。 目前迫切 需要可选的能量产生和微型冷却能力， 对于高度可制造性、 低成本、 高性能的热电技术的推 动力不断增长。
     某些常规热电模块包括半导体热电材料， 诸如碲化铋 (Bi2Te3)、 碲化铅 (PbTe) 和 硅锗 (SiGe)。此外， 制造其它常规模块， 其包括诸如硫属化合物、 方钴矿和笼形包合物。这 些材料在创建具有成本效益的热电系统方面带来困难， 这归因于与这些化合物合成和与其 随后制造为热电模块相关联的困难， 其中包括将金属接触层钎焊且粘附到热电半导体上。 经过数十年的研发， 存在有限的基础设施来以此方式加工此性质的材料， 且对其可扩展性 的基本限制也能限制这种基础设施的发展。热电装置或模块需要两种热电材料 ： 一种为 n 型半导体， 另一种为 p 型半导体。大 部分情况下， 这两种半导体可能为完全不同的材料， 而不是相同半导体的两种互补掺杂的 形式。因此， 在此情况下， 需要建立两种材料系统而非一种材料系统的合成、 钎焊、 金属化、 组装和其它制造技术。
     热电 n 型和 p 型半导体通常在分割为热电柱， 电接触且组装为制冷 （例如， 珀尔帖） 装置和能量转换 （例如， 塞贝克） 装置之前， 生长为晶锭。这常常涉及以下面这样的配置将热 电柱粘结到金属接触件 ： 允许电串联同时保持热并联以便同时在所有柱上形成温度梯度。 为了进行能量转换， 这些装置或模块通常放置于温度梯度中以便发电， 且对于珀尔帖冷却 而言， 常常在它们中感应电流以抽走热。
     紧凑、 固态发生器或冷却器提供优于实现类似任务的较大热力学系统的许多益 处。但是， 由于上述考虑， 其适用性是有限的。与加工和组装诸如 Bi2Te3 和 PbTe 的材料相 关联的成本常常限制了热电技术在除了少量应用中之外的所有应用中的使用。照此， 需要 简化从热电材料生产热电模块的方法。 排除了将热电模块的所有构件组装和集成到加工步 骤的单个集合能简化热电模块的生产且使之成本降低超过 80%。
     从上文可看出需要改进热电模块和制造该改进的热电模块的方法。 发明内容 本发明大体而言涉及热电装置。更特定而言， 本发明提供单片热电装置和其制造 方法。 仅出于举例说明目的， 本发明的实施例提供一种实现工艺复杂性、 步骤数量和热电模 块组装成本的显著减少的方法， 其将需 (entail) 要单个基板材料转变为整个热电装置。
     在一具体实施例中， 本发明提供一种用于热电应用的单片装置。该装置包括一个 或多个第一热电元件， 其包括基板材料的第一图案化部分。一个或多个第一热电元件中的 每一个被配置成功能化为 n 型半导体， 其具有 0.2 和更大的热电优值 ZT。 此外， 该装置包括 一个或多个第二热电元件， 其包括基板材料的第二图案化部分。中间区域将第二图案化部 分与第一图案化部分开。一个或多个第二热电元件中的每一个被配置成功能化为 p 型半导 体， 其具有 0.2 和更大的热电优值 ZT。一个或多个第一热电元件和一个或多个第二热电元 件在空间上被配置成允许形成第一接触区域和第二接触区域， 第一接触区域和第二接触区 域分别连接到一个或多个第一热电元件和 / 或一个或多个第二热电元件中每一个以形成 连续电路。
     在可选实施例中， 本发明提供一种制造单片热电装置的方法。 该方法包括 ： 提供基 板材料， 该基板材料具有前表面区域和后表面区域。 该方法还包括 ： 加工基板材料的至少一 部分以具有 0.2 或者更大的热电优值参数 ZT。另外， 该方法包括 ： 图案化基板材料的该部 分以形成由中间区域分开的一个或多个第一区域和一个或多个第二区域。而且， 该方法包 括： 加工一个或多个第一区域以得到 n 型半导体特征 ； 以及加工一个或多个第二区域以得 到 p 型半导体特征。 此外， 该方法包括 ： 配置一个或多个第一区域和一个或多个第二区域以 允许形成第一接触区域和第二接触区域， 以电互连一个或多个第一区域和一个或多个第二 区域使得连续电路形成于基板材料部分内。 第一接触区域和第二接触区域分别与前表面区 域和后表面区域中的至少一个相关联。
     在又一可选实施例中， 本发明提供一种用于热电应用的单片装置。该装置包括多
     个热电元件 , 其包括在具有前表面区域和后表面区域的单个基板内的材料部分。材料部分 被功能化为具有至少 0.2 的热电优值 ZT。 多个热电元件在空间上布置成由部分用作热隔离 体和部分用作电互连的中间区域分开的一个或多个 n 型半导体区域和一个或多个 p 型半导 体区域。 此外， 该单片装置包括第一图案化电极， 其覆在前表面区域上在第一配置中电互连 多个热电元件中的每一个。 而且， 该装置包括第二图案化电极， 其至少部分地覆在后表面区 域上在第二配置中电互连多个热电元件中的每一个。 组合第二配置与第一配置以在单个基 板内形成连接多个热电元件的连续电路。
     取决于具体实施例， 利用单片热电装置实现一个或多个优点。本发明优于常规组 装热电装置的优点包括 ： 允许使用广范围的基板材料来提高功能化区域的热电优值， 以及 简化在空间上布置多个热电元件和配置其热和电互连的工艺。此外， 优点在于利用成熟的 半导体晶片加工技术和低成本制造铸造厂来显著地降低热电装置的成本。 在整个说明书且 特别地在下文中更详细地描述这些和其它益处。 附图说明
     图 1 为根据本发明的某些实施例的单片热电装置的截面示意图。图 2 为根据本发明的某些实施例的单片热电装置的平面示意图， 其中黑色部分表 示功能化 p 型半导体区域且白色区域表示 n 型半导体区域。
     图 3A 至图 3F 为根据本发明的一个或多个实施例形成于单晶片材料中的热电装置 的平面示意图， 单晶片材料具有一个或多个 n 型热电元件和一个或多个 p 型热电元件， 具有 布置于晶片材料的前后之间的巨石阵状或带状结构。
     图 4 为示出了根据本发明的可选实施例制造用于热电应用的单片模块的方法的 流程图。
     图 5 为示出了根据本发明的可选实施例制造用于热电应用的单片模块的方法的 流程图。
     图 6 为示出了根据本发明的可选实施例制造用于热电应用的单片模块的方法的 流程图。 具体实施方式
     本发明大体而言涉及热电装置。更特定而言， 本发明提供单片热电装置和其制造 方法。 仅出于举例说明目的， 本发明的实施例提供一种实现工艺复杂性、 步骤数量和热电模 块组装成本的显著减少的方法， 其将需要单晶片材料转变为整个热电装置。
     根据本发明的某些实施例， 一种实现工艺复杂性、 步骤数量和热电模块组装成本 的显著减少的方法， 其将需要单晶片材料转变为整个热电装置。 例如， 能实现这种方法的一 种这样的晶片为由硅制成的晶片。 在这里概述实现根据本发明的某些实施例的这种基本结 构的示例性方法。
     首 先， 功 能 化 基 板 材 料 以 便 实 现 合 理 热 电 性 能。 例 如， 此可经由消去方法 (subtractive method) 在基板中产生纳米结构来实现， 例如并非在基板上生长额外材料而 是从基板本身移除材料使得一个或多个纳米级形态保留在基板上。根据一实施例， 这些纳 米结构在本质上可为零维、 一维、 二维或三维的。在另一实施例中， 纳米结构化可引发材料的热电性能提高。例如， 此性能的特征可为 “热电优值” Z， 给出为 Z=S2σ/k,， 其中 S 为塞贝 克系数， σ 为电导率， 且 k 为热电材料的热导率。此更通常地通过使之与应用中相关物质 的平均温度 T 相乘而表达为无量纲优值 ZT。在一示例中， 能通过以下步骤来实现对材料的 选定区域的功能化来提高热电优值 ZT ： 合金化或掺杂相关区域以修改电谱带结构从而提 高电导率同时减小热导率。 在另一示例中， 在纳米结构化材料中能具体地实现在块体上 （若 干） 数量级的 ZT 改进， 这是由于电导率的提高和声子引起的热导率减小。
     由于热电模块或装置常常需要 n 型和 p 型半导体材料以实现在温度梯度中有效操 作的串联电路， 由单件材料制造热电模块的方法应考虑例如该材料 n 型和 p 型掺杂。因此， 热电模块包括单基板材料， 其能在其本身的不同的区域或体积中 n 型或 p 型掺杂。这常常 经由离子植入或基于溶液的或气相的掺杂剂来实现， 其然后退火到诸如硅的基板内以制造 晶体管和其它功能性装置。在纳米结构在晶片内包括功能性热电体积的情况下， 根据本发 明的某些实施例， 这些纳米结构可被 n 型或 p 型掺杂剂掺杂。
     在一实施例中， 热电装置的结构特点在于能在成对的 n 型与 p 型柱之间形成电接 触。例如， 这能通过图案化和蚀刻技术来实现以形成到晶片顶部和底部上并排存在的成对 相邻热电柱的电接触。 接触能由一个柱单元在晶片顶部和底部之间转移以便维持串联电连 接， 由此存在大致垂直于晶片的平面轴线的热梯度。 在本发明的某些实施例中， 经由掺杂硅 到高载流子浓度、 沉积一种或多种金属和 / 或从这些金属形成硅化物来进行接触。 在本发明的某些实施例中， 被预加工为包括诸如硅的一种或多种元素的单晶体或 多晶体的单晶片材料能转变为具有 n 型半导体热电柱和 p 型半导体热电柱的电串联、 热并 联连接的热电模块。 例如， 能以特定方式功能化晶片从而改进其热电优值 ZT， 诸如经由在晶 片材料内形成纳米级特点。根据本发明的某些实施例， 其可金属化使得热电技术能有效地 用于通过所施加的电流而抽走热或者在所施加的温度梯度中发电。
     图 1 为根据本发明的某些实施例的单晶片热电装置的截面示意图。此示意图只是 示例， 其不应限制所附权利要求的范围。如图所示， 单晶片热电装置 100 制于单晶片材料 101 内。加工单晶片材料的一部分以分成分别由中间区域分开的多个第一区域和多个第二 区域。在一实施例中， 单晶片材料包括选自下列的元素制成的晶体或合金或复合材料 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr、 Na 等。例如， 使用 Si 晶片基板， 目的是为了利用成熟的 Si 基半导体加工技术和低成本制造。备选地， 由 Si-Ge 合金、 硅化镁或硅化铁制成的晶片基板也可为优选的基板材料。
     在一具体实施例中， 使用成熟的半导体制造技术来执行图案化工艺以在晶片材料 的一部分内限定一个或多个第一区域和一个或多个第二区域。图案化技术可包括光掩膜， 电子束或离子束照射， 光刻 (lithography)、 沉积、 蚀刻等。在一示例中， 从晶片基板 101 的 前侧 102 执行该工艺。每个限定的第一区域或第二区域可具有在立体体积中保持在纳米到 厘米范围的尺寸的一定体积的晶片材料的一个或多个结构。此外， 限定的第一区域或第二 区域可分别处理或功能化以提高其热电性质。 特别地， 第一区域或第二区域能退火、 化学处 理、 植入或掺杂以更改其电子谱带 （electronic band） 结构来提高电导率同时降低热导率， 导致热电优值提高。例如， 相对应的第一区域或第二区域的所需优值 ZT 能改进为 0.2 或更 大。而且通过植入相对应的掺杂剂或者通过热化学扩散或离子植入， 第一区域或第二区域 能额外地功能化 n 型半导体或 p 型半导体， 分别用作 n 型和 p 型热电元件来提供载流子电
     荷。 在一个或多个优选实施例中， 对于由半导体或半金属材料制成的若干类型的基板， 使用 选自磷、 砷、 锑的 n 型掺杂剂且常常使用选自硼、 铝、 铟和镓的 p 型掺杂剂。
     由于上文所提到的一种或多种功能化工艺， 单晶片装置 100 包括由中间区域 117 分开的一个或多个 n 型区域 113 和一个或多个 p 型区域 115。中间区域 117 的特征为在两 个相邻的功能性 n 区域与 p 区域之间的边界区域。 在一实施例中， 中间区域 117 可为从无穷 小到单晶片材料 101 的部分内任何可测量尺寸的空间。 在一具体实施例中， 中间区域 117 也 可具有晶片材料但预先配置或功能化为基本上电绝缘体和良好的热隔离体， 具有大约 10W/ m·K 或更小的热导率。在另一具体实施例中， 中间区域 117 可功能化为用于耦合 n 型或 p 型半导体与金属基接触区域的电互连。在另一实施例中， 中间区域 127 也可存在于该装置 100 的功能化区域与该基板 101 的任何非功能化区域之间的边界处。当然， 可存在对单晶 片材料内的功能化 n 型区域和 p 型区域相关联的纳米结构化、 掺杂和交界化处理。例如， n 型功能化区域 113 和 p 型功能化区域 115 中每一个形成为从前侧 102 到晶片基板 101 内具 有平均深度 h。平均深度 h 可占总晶片厚度的一部分高达 1/2、 2/3、 3/5、 3/4、 9/10 和更大。 在一示例中， h 为大约 100nm 和更大。
     参看图 1， 单晶片装置 100 还包括一个或多个导体分流器 123， 一个或多个导体分 流器 130 从晶片基板 101 的前侧 102 覆在功能化 n 型区域 113 和 p 型区域 115 上。此外， 可将晶片基板 101 加工为从基板 101 的后侧 103 移除晶片材料 101A 的局部部分。至少晶 片材料 101A 的局部部分的移除能高达基板 101 的晶片厚度部分的 1/2、 1/3、 2/5、 1/4、 1/10 或更少， 以从后侧 103 暴露功能化 n 型区域 113 和 p 型区域 115。因此， 单晶片装置 100 还 包括一个或多个导体分流器 125， 其从晶片 103 的后侧覆在功能化 n 型区域 113 和 p 型区域 115 上。能使用成熟的半导体加工技术来基于功能化区域的预定配置和布置来添加和图案 化导体分流器 123 和 125 二者以形成在不同表面区域上的电接触区域。例如， 使用利用各 种掩膜的图案化、 金属沉积、 离子蚀刻和更多的技术。如在图 1 中所示的示例那样， 在导体 分流器 123、 125 与功能性区域 113、 115 之间形成的电耦合基本上为分别部分地覆在晶片基 板 101 的前侧 102 和后侧 103 上的二维配置。尽管在图 1 中未图示， 电接触区域也能形成 为二维图案以匹配所有功能化区域的表面布置。另外， 电接触区域可包括形成到晶片基板 101 内特定深度的结构， 取决于功能化 n 型区域 113 和 p 型区域 115 和相对应的中间区域 117 的详细空间结构。在一具体实施例中， 在前侧 102 在 n 型区域 113 和 p 型区域 115 的导 体分流器 123 之间的电耦合形成第一互连配置， 用于桥接 n-p 对区域， 或者一组 n 区域与一 组 p 区域， 或者其它组合。相对应地， 在后侧 103 在暴露的 n 型区域 113 和 p 型区域 115 的 导体分流器 125 之间的电耦合形成第二互连配置。第一互连配置与第二互连配置组合以形 成在所有功能化区域之间的完整电路。电路能使得 n-p 对柱电串联， 电并联或者串联与并 联的组合。单晶片装置 100 能具有两个外部引线 131 和 132， 外部引线 131 和 132 由金属制 成且分别耦合到电路的两个端子。作为本发明的实施方式， 两个外电引线 131 和 132 可用 作两个电极， 当单晶片装置 100 使得在前侧 102 的导体分流器 123 和在后侧 103 的导体 125 经受温度梯度时， 其输出由热电效应引致的电力。根据一个或多个实施例， 导体分流器 123 和 125 能分别被配置为与在应用中相对应的外物形成热接触。在另一实施例中， 单晶片装 置 100 也可用于在自电源的外部电压供应到两个外部引线 131 和 132 时将热能从前侧 102 传递到后侧 103。在一具体实施例中， 单晶片装置 100 基本上呈平面形状， 目的是为了使前侧和后 侧都有更大的表面积用于与热电应用中的相关物质进行热接触。例如， 如图 1 所示的那样， 该装置 100 可具有沿着垂直于晶片基板 101 表面的 z 方向中的标称尺寸 h， 主要由功能化 n 型区域和 p 型区域决定， 其次还取决于导体分流器的配置。沿着晶片基板 101 的平面中的 任何 x、 y 方向， 该装置 100 可具有由晶片基板 101 的总功能性部分大小决定的横向尺寸 w。 在一实施例中， 标称尺寸 h 为从前侧 102 到晶片基板 101 厚度内的平均深度， 显著地小于横 向尺寸 w 的五分之一。在一示例中， h 可小至数百纳米且 w 可大至任何晶片基板大小。
     图 2 为根据本发明的一些实施例的单片热电装置的平面示意图， 其中黑色片表示 功能化 p 型半导体区域而白色片表示热电功能化 n 型半导体区域。 此示意图只是示例性的， 其不应限制所附权利要求的范围。如图所示的那样， 可根据本发明的一个或多个实施例将 整个晶片 201 加工为热电装置 200。在一具体实施例中， 晶片 201 从前表面 230 或后表面 240 图案化和处理以形成分别与多个第二功能化区域 220 分开的多个第一功能化区域 210。 组合的第一功能化区域 210 和第二功能化区域 220 基本上覆盖除了中间边界区域 212 之外 的整个表面积。在某些实施例中， 边界区域 212 能为任何有限尺寸且甚至减小为无穷小的 大小以允许第一区域 210 基本上紧邻第二功能化区域 220。多个第一功能化区域 210 中的 每一个包括加工为具有 p 型半导体特征的基板材料的一部分且多个第二功能化区域 220 中 每一个包括加工为具有 n 型半导体特征的基板材料的一部分。两个功能化区域的特征为超 过 0.2 的提高的热电优值 ZT。 此外， 在一示例中， 能执行 n 型区域和 p 型区域的功能化工艺从前表面 230 向下部 分地到晶片 201 厚度内的深度。带有所有功能化 n 型区域和 p 型区域的晶片 201 的前表面 230 能与图案化顶部导电分流器耦合。能加工在平面图中看不到的晶片 201 的后表面 240 以移除晶片材料的额外部分来至少部分地暴露功能化 n 型和 p 型区域 （210 和 220） 。随后， 图案化的底部导电分流器可放置成从后表面 240 与暴露的 n 型区域 p 型区域耦合。在一实 施例中， 通过各种化学或热处理将固有晶片材料转变为导体而将顶部导电分流器和底部导 电分流器中的每一个建置于晶片材料内。在另一实施例中， 通过向晶片基板上添加外部材 料而形成两个导电分流器。 在又一实施例中， 两个导电分流器都形成于两个外物上， 两个外 物分别与前侧和后侧上的功能化 n 型和 p 型区域的相对应布置定制配合。总之， 总晶片装 置 200， 单独地或在施加到外物上的指定位置， 包括连接所有功能化区域的完整电路。能通 过将在前表面上的导电分流器串联和并联地连接到后表面上的导电分流器以使得 n 型区 域中每一个与 p 型区域中每一个互连而形成电路。如图 2 所示的那样， 电路具有分别耦合 到前导电分流器的端子或者后导电分流器的端子的两个外部电极 251 和 252， 取决于具体 电子配置。
     在一具体实施例中， 当该装置在前表面 230 和后表面 240 上经受温度梯度时， 整个 晶片热电装置 200 可用于在两个外部电极 251 与 252 之间生成电偏压 250。前导电分流器 被配置成与诸如汽车排气管或炉体的相关热源形成热接触， 且后导电分流器被配置成与冷 却设备 （例如， 运行流体冷却剂） 形成热接触， 使得在前分流器与后分流器之间维持的温度 梯度能引发经由两个引线 251 和 252 输出稳定电流， 用于各种电力应用。在另一示例中， 前 侧可与热源热接触， 在晶片表面上具有高到低温度特征， 取决于具体散热方案， 且后侧可与 冷却源 （热沉） 热接触， 且在晶片表面的相对侧上具有低到高温度特征， 取决于具体冷却器
     设计。在晶片的空间距离上， 在相同距离上存在温度梯度分布。特别地， 当两个通量布置于 相反方向时， 带有多个功能化热电元件的单片装置 200 能与每个 n 区域和 p 区域的具体图 案化且适当的侧向尺寸侧向对准以适应该距离上的温度梯度变化从而实现最高的热电性 能效率。在另一具体实施例中， 当外部控制电压施加到两个引线 251 和 252 时， 单片热电装 置 200 能通过耦合于前分流器与后分流器之间的所有功能化 n 型和 p 型区域而将热能从相 关表面抽走。
     在本发明的某些实施例中， 热电模块包括基板材料， 基板材料还可包括金属、 绝缘 体、 半导体或半金属。例如， 基板材料可由下列材料元素之一或其组合制成 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr、 Na 等。根据本发明的某 些实施例， 这些基板材料可具有一定纵横比使得其在一个轴线中的厚度 （垂直于基板表面） 小于在基板平面内的两个另外轴线中尺寸的五分之一 （尽管这并非必需的或者也不受该实 施例限制） ， 以增加经受温度梯度的相对接触面积。而且， 可在单晶片材料内进行 0-D、 1-D、 2-D 或 3-D 纳米结构化以将它们中的每一个功能化为具有提高的优值 ZT 的 n 型或 p 型热电 元件。相对应的纳米结构中的每一个可经由一种或多种消去和 / 或印刷技术而在基板本身 中生成， 其可通过至少溶液、 等离子体、 离子蚀刻或卷对卷 (roll to roll) 技术而执行。在 一具体实施例中， 纳米结构， 取决于其 n 型或 p 型半导体特征， 能通过以特定配置与导电分 流器耦合形成一个或多个纳米结构化体积而分组。 纳米结构化体积中的每一个充当热电元 件， 其在所施加的温度梯度中生成偏压或者在所施加的电场中抽走热。 图 3A 至图 3F 示出了根据本发明的实施例形成于单晶片材料内且以各种配置电耦 合的示例性功能化热电体积。在本发明的某些实施例中， 功能化热电体积中的每一个可简 化为在连接于两个导体分流器之间的单晶片的一部分内的成形柱， 其中的每一个与单晶片 材料的前侧或背侧热和电相关联。如图 3A 所示的那样， 简单的热电体积包括分别功能化为 具有 n 型特征或 p 型特征的一对柱。在一实施例中， n 型热电柱包括由掺杂了 n 型掺杂剂 的材料的量子点制成的纳米结构。在一示例中， 如图所示的纳米结构为竖直地形成于晶片 内的简单量子点复合物。同样， 紧邻 n 型柱， p 型热电柱包括掺杂有 p 型掺杂剂的晶片材料 的一部分且也被配置为量子点复合结构。在一示例中， 热电体积从前侧电连接到导电分流 器， 其可由不同于晶片材料的材料制成。 例如， 第二材料由铜制成以便为良好的导热和导电 材料， 且 n 型柱和 p 型柱由两个图案化的导电分流器从后侧电连接以形成交替地通过 n 型 半导体区域和 p 型半导体区域的电路径。在另一实施例中， 热电体积再次与不同于基板材 料的第三导电材料或与基板本身电接触。例如， 热电体积与一个或多个图案化导电分流器 耦合以形成与第三材料有关的电接触件。 选择第三材料形成欧姆接触件、 屏障接触件、 局部 互连和扩散屏障。 例如， 对于基于单硅晶片的热电装置而言， 硅化物材料在导电分流器与半 导体柱之间交界。此外， 中间区域由基板本身制成但再配置为变成基本上良好的热绝缘体 和电绝缘体。例如， 分开功能性柱的中间区域可具有小于 10W/m·K 的热导率。
     在本发明的某些实施例中， 热电装置可包括 n 型热电体积和 p 型热电体积中的一 个或多个。在本发明的某些实施例中， 其中具有 n 型掺杂的纳米结构的一个或多个热电体 积和具有 p 型掺杂的纳米结构的一个或多个热电体积的几何结构在空间上并排地布置于 基板材料内。图 3B 示出了这些热电体积的示例， 这些热电体积并排形成且分别耦合到一件 导电分流器使得穿过这些热电体积的所有电路径电并联， 条件是从顶部分流器到底部分流
     器存在温度梯度。图 3C 示出了一个或多个热电体积分别关于 n 型柱和 p 型柱分组的另一 示例。 热电体积分别与顶侧上的共同导体分流器和底侧上的两个共同导体分流器耦合成电 并联。在可选实施例中， 每个 n 型组为包括由 n 型掺杂剂掺杂的晶片材料的一部分形成的 一个或多个纳米结构化柱的热电体积， 和每个 p 型组为包括由 p 型掺杂剂掺杂的晶片材料 的一部分形成的一个或多个纳米结构化柱的热电体积。
     在本发明的某些实施例中， 热引发的电流交替地流过具有 n 型掺杂的纳米结构的 热电体积的 n 型柱和具有 p 型掺杂的纳米结构的热电体积的 p 型柱。图 3D 示出了多个功 能化 n 型和 p 型区域交替地并排形成且每对 n 型和 p 型区域分别交替地与顶部分流器和底 部分流器耦合的示例。这导致电串联的热电电路形成。在可选实施例中， 图 3E 示出了多个 功能化 n 型和 p 型区域， 其与顶部导体分流器和底部导体分流器耦合以形成电串联和电并 联组合的热电路径。在本发明的某些实施例中， 基板晶片至少部分地被配置成使得具有 n 型掺杂纳米结构的热电体积， 具有 p 型掺杂纳米结构的热电体积和具有 n 型掺杂和 p 型掺 杂纳米结构的热电体积全都存在于从基板晶片的顶表面到底表面的热流动的相同总体方 向内。
     在可选实施例中， 在单晶片材料内的功能化热电体积的特征为主要与晶片基板平 行对准的纳米带状结构。图 3F 示出了各具有纳米带结构的多个功能化热电体积基本上与 基板平行布置且一个 n 型掺杂结构与一个 p 型掺杂并排的示例。沿着基板平面方向， 一对 n 型掺杂和 p 型掺杂的带结构由安置于中间区域的互连材料耦合。沿着竖直方向， 可存在 堆叠在一起 （由中间区域分开） 的一个或多个冗余成对的 n 型和 p 型带结构。互连材料被 配置成逐一耦合它们中的每一个。 在一实施例中， 使用互连材料， 在晶片基板内形成单片热 电装置的电路径以分别电并联 n 型结构或 p 型结构且也电串联所有 n 型结构与所有 p 型结 构。在一具体实施例中， 互连材料从基板材料转变而来以具有基本上导电且良好导热的特 征。此外， 顶部图案化的分流器与自晶片基板的顶侧的互连材料的一部分形成电接触且底 部图案化分流器与自底侧的互连材料的交替部分形成另一热接触。 顶部分流器和底部分流 器被配置成分别与具有温度梯度的外物形成热接触使得形成用于单片热电装置的热路径。 当然， 可存在许多变型、 替代和修改。
     根据一具体实施例， 本发明还提供一种制造用于从温度梯度生成电流的单片装置 的方法。图 4 为示出了根据本发明的可选实施例制造用于热电应用的单片装置的方法的流 程图。此图只是示例， 其不应不当地限制所附权利要求的范围。本领域普通技术人员将识 别其它变型、 修改和替代。应了解本文所述的示例和实施例只是出于说明目的且鉴于它们 的各种修改或变化将给本领域技术人员建议且包括于此工艺的精神和权限和所附权利要 求的范畴内。
     如图 4 所示的那样， 本方法可简单地如下概述。
     1. 开始
     2. 提供基板材料 ；
     3. 功能化基板的一部分以提高热电优值 ZT 为至少 0.2 ；
     4. 图案化该功能化部分以形成一个或多个第一区域和一个或多个第二区域 ；
     5. 加工一个或多个第一区域以得到 n 型半导体特征 ；
     6. 加工一个或多个第二区域以得到 p 型半导体特征 ;7. 形成第一接触区域和第二接触区域 ；
     8. 分别配置第一接触区域和第二接触区域以耦合第一区域和第二区域中的每一 个以形成连续电路 ；
     9. 执行其它步骤 ；
     10. 结束。
     这些步骤只是示例且不应过度地限制本文的权利要求。如图所示的那样， 上述方 法提供从单个基板材料制造热电装置的改进的技术。在一优选实施例中， 该方法使用至少 包括金属、 绝缘体、 半导体和 / 或半金属的基板材料制成的基板。取决于基板材料， 基板的 至少一部分可相对应地加工以形成一个或多个热电功能化体积。 然后可执行另外的步骤以 制造单片热电装置。本领域普通技术人员将识别其它变型、 修改和替代。上文所概述的各 种步骤可添加、 移除， 修改， 重新布置， 重复， 交换次序和 / 或重叠， 如在本发明的范围内设 想到的那样。
     如图 4 所示的那样， 该方法 400 始于开始步骤 401。根据某些实施例， 本发明提供 一种制造基于单个基板的热电模块的方法， 单个基板由至少第一基板材料制成， 且第一基 板材料包括金属、 绝缘体、 半导体和 / 或半金属。例如， 第一基板材料包括选自下列的材料 元素之一或某些的组合 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr 和 Na。该方法 400 之后为步骤 410 ： 提供这样的基板材料。在一示例中， 基 板为晶片， 其具有一定纵横比使得其在其法向轴线中的厚度小于其它轴线中尺寸的五分之 一。在又一示例中， 该方法包括 ： 提供基板材料， 其在半导体工业中以成熟的晶片处理技术 提供。例如， 基板为由基本上纯单晶或多晶硅制成的标准硅晶片。备选地， 可使用由硅 - 锗 合金、 硅化镁、 硅化铁等制成的晶片基板。因此， 可利用在 Si 基半导体工业中确立的许多晶 片处置和预处理工艺， 其提供以显著较低成本来制造所要求保护的装置的巨大优点。 当然， 可存在其它变型、 修改和替代。
     在制备步骤后基板准备好之后， 能执行功能化基板的一部分以形成单片热电装置 的步骤 420。功能化工艺基本上在微观更改基板材料以提高其热电性质。此包括选择具有 一定电子谱带隙的材料， 更改其电子谱带隙结构以通过掺杂或合金化而提高其塞贝克系数 和电导率， 通过纳米结构化、 掺杂、 蚀刻等改变其晶体结构来更改其声子散射特征， 以便降 低热导率等。最终， 功能化工艺的目的是为了至少改进热电优值 ZT 到大于 0.2。
     在一具体实施例中， 功能化区域能为热电元件， 其包括具有纳米尺寸的功能化基 板材料的体积。另一方面， 纳米结构化用作提高基板材料的具体区域的热电优值的有效方 式。另一方面， 纳米结构化也变成限定每个热电元件用于制造单片热电装置的工艺。例如， 在该方法 400 的步骤 430 中， 材料的功能化部分能图案化以形成各种形态的一个或多个纳 米级结构， 包括零维特征 （诸如量子点） ， 或者一维纳米线， 或者二维带， 或三维网络结构， 或 者这些低维结构的组合。 取决于基板的特定材料， 可使用各种成熟技术来执行图案化工艺， 包括掩膜、 化学或离子蚀刻， 粒子束照射或光刻， 退火或印刷， 以限定一个或多个区域中每 一个的空间范围。在一示例中， 图案化基板材料的功能性部分以在基板内形成由中间区域 与一个或多个第二区域在空间上分开的一个或多个第一区域。 中间区域本身可保持基本上 基板材料， 进行特定修改， 包括掺杂、 合金化或再结构化， 或者消去， 然后填充外来材料用于 不同目的。在一实施例中， 中间区域可具有从无穷小到在第一部分内任何可测量尺寸的空间尺寸。当然， 可存在许多变型、 替代和修改。
     在限定了空间区域之后， 该方法 400 还包括 ： 步骤 440， 其加工具有 n 型半导体特 征的一个或多个第一区域中的每一个 ； 和， 步骤 450， 加工具有 p 型半导体特征的一个或多 个第二区域中的每一个。在一具体实施例中， 步骤 440 和 450 还将功能性区域制成真正的 热电元件， 提供所要求保护的热电装置的电荷载流子和热路径。 在另一具体实施例中， 两个 步骤都包括将一种或多种杂质元素引入到在上述步骤 430 中刚刚限定的具体纳米结构化 区域中的每一个内。特别地， 为了制造热电装置， 步骤 440 包括分别在一个或多个第一区域 内形成一个或多个 n 型掺杂的纳米结构且步骤 450 包括分别在一个或多个第二区域内形成 一个或多个 p 型掺杂的纳米结构。一个或多个 n 型掺杂的纳米结构和一个或多个 p 型掺杂 的纳米结构可在某些配置中分组以形成一个或多个热电体积来基本上利用基板材料的功 能化部分。热电体积的空间配置也由该装置将处置的热通量或温度梯度来决定。在一实施 例中， 所有形成的热电体积基本上位于应该从前侧穿过基板到后侧的热流动的相同的总体 方向内。在另一实施例中， 所有热电体积基本上从前侧部分地形成到基板厚度内的一定平 均深度。在又一实施例中， 能对分开并排安置的 n 型区域和 p 型区域的中间区域的至少一 部分进行加工， 以成为基本上电绝缘且热隔离体， 具有小于 10W/m K 的所需热导率。在可选 实施例中， 加工中间区域的部分以变成在最靠近的 n 型区域与 p 型区域之间的电互连且用 作具有图案化接触区域的良好热导体。在一示例中， 基板材料保持在中间区域内。在另一 示例中， 基板材料从中间区域移除或消去且新材料能被引入以填充。
     在一具体实施例中， 基于单基板材料进行上文所提到的 0-D、 1-D、 2-D 或 3-D 纳米 结构化工艺。例如， 一个或多个相对应的纳米结构经由一种或多种消去技术而在基板中生 成。特别地， 通过至少溶液蚀刻、 等离子体蚀刻或离子蚀刻技术来执行一种或多种消去技 术。 在一示例中， 基板材料包括下列材料元素之一或某些材料元素的组合 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr 或 Na。优选地， Si、 SiGe、 硅 化镁、 硅化铁等常常用于提供晶片基板。相对应地， 确定一种或多种 n 型掺杂剂和一种或多 种 p 型掺杂剂来功能化一个或多个纳米结构。用于硅的典型 n 型掺杂剂包括磷、 砷、 锑的且 p 型掺杂剂包括硼、 铝、 铟和镓。当然， 存在能由本领域技术人员认识到的许多变型、 替代和 修改。上文所提到的示例不应不当地限制本文要求保护的范围。
     参看图 4， 该方法 400 还包括步骤 460 ： 形成用于制造单片热电装置的一个或多个 n 型和 p 型功能化区域的第一接触区域和第二接触区域。 在一具体实施例中， 形成第一图案 化导体， 其覆在晶片基板前侧上的一个或多个第一区域和一个或多个第二区域上， 且形成 第二图案化导体， 其覆在后侧上的一个或多个第一区域和一个或多个第二区域上。第一图 案化导体和第二图案化导体首先用作形成连续电路径的电导体且其次用作热接触区域， 热 接触区域被配置为用于单片热电装置的热路径的闸。在某些实施例中， 经由功能化中间区 域形成电互连。第一图案化导体和第二图案化导体主要被配置为该装置的热接触区域。第 一图案化导体和第二图案化导体都应当为至少良好的热导体且被成形为与指定的外物进 行良好的热接触。
     随后， 该方法 400 包括步骤 470 ： 通过连接特定配置的 n 型和 p 型功能化热电区域 中的每一个来配置第一接触区域和第二接触区域以形成连续电路， 且同时配置第一接触区 域和第二接触区域分别与具有温度梯度的外物形成热接触。在一示例中， 如电分流器的导电材料被图案化以从晶片基板任一侧与具体配置的功能化 n 型和 p 型区域中的每一个电耦 合从而形成连续电路。 此步骤可利用许多成熟的半导体加工技术， 诸如图案化， 电镀、 涂布、 溅镀等来与预定空间配置的功能化 n 型区域和 p 型区域中的每一个形成电接触。特别地， 分流器配置可得到串联、 并联或者串联与并联的具体组合的多个电连接。 在一实施例中， 能 通过在界面处添加第二材料来提高热导率和电导率来辅助在第一分流器之间的电接触。 在 又一实施例中， 对于在施加的温度梯度中生成偏压或者在施加的电场中抽走热的各种热电 应用， 确定分流器与一个或多个功能化 n 型区域和 p 型区域的耦合。
     可选地， 如图 3F 所示的那样， 通过加工中间区域且将其转变为一个或多个互连而 实现在 n 型与 p 型功能化区域之间的电接触。该步骤 470 还包括使用图案化、 掺杂、 蚀刻或 类似技术来形成在晶片基板内的这些互连本身， 然后与自晶片基板的前侧或后侧的一种或 多种配置的第一图案化导体或第二图案化导体形成热接触。在一实施例中， 第一图案化导 体和第二图案化导体包括晶片基板的部分， 其中基板材料被再配置为变成良好热导体。备 选地， 方法 400 包括以下可选步骤 ： 从基板的一侧部分地移除基板材料使得能引入图案化 导体之一以与包括在 n 型掺杂区域和 p 型掺杂区域的所有纳米结构的暴露的热电体积形 成热链路 （thermal link） 。这可通过包括物理、 化学或甚至机械方式的一种或多种材料消 去技术来执行。消去工艺能以纳米级来进行以具体地移除在先前功能化的 n 型和 p 型区 域附近的基板材料。 此外， 所引入的导体可为不同于基板材料的材料， 其能由具体热电应用 决定， 其中不仅需要与具体相关材料良好的电接触而且还优选与具体相关材料的良好热接 触。 此外， 该方法 400 可包括其它步骤 480 来完成最终步骤 499 中的单片热电装置的 制造工艺。例如， 其它步骤可包括形成一对外电引线。两个引线中的每一个可分别耦合到 与在先前步骤中形成的连续电路相关联的两个电端子。 某些额外步骤可包括分别配置前侧 和后侧以与具体热电应用中相对应的相关区域形成优化的热接触。在又一示例中， 一个或 多个纳米结构化热电体积由至少第二材料电接触。在又一示例中， 一个或多个纳米结构化 热电体积与第三材料或第一基板材料进一步电接触。
     图 5 和图 6 为示出了根据本发明的一个或多个实施例制造单片热电模块的可选方 法的示意流程图。 这些图只是示例且不应限制本文的权利要求的范围。 如图 5 所示的那样， 该方法包括开始步骤 501 和提供基板材料的步骤 510， 基板材料选自下列元素之一或组合 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr 或 Na。步 骤 520 包括图案化基板材料的一部分以形成由中间区域分开的一个或多个第一区域和一 个或多个第二区域。中间区域可为无穷小或者与基板材料内任何可测量的尺寸一样大。图 案化的一个或多个第一区域或一个或多个第二区域可包括形成为各种形态， 具有 0D、 1D、 2D 或 3D 特征的多个纳米结构。步骤 530 包括加工具有 n 型半导体特征的一个或多个第一区 域； 且步骤 540 包括加工具有 p 型半导体特征的一个或多个第二区域。这些步骤可使用掺 杂、 扩散、 基于溶液的合金化， 离子植入或类似处理以将适当杂质元素引入到包括基板材料 的具体区域内。此外， 该方法 500 包括步骤 550 以功能化一个或多个 n 型区域和一个或多 个 p 型区域且转变其谱带或材料结构以具体地提高热电优值 ZT 至少高于 0.2。之后， 该方 法还包括步骤 560 ： 形成第一接触区域与第二接触区域以使得一个或多个 n 型功能化区域 中每一个和一个或多个 p 型功能化区域中每一个互连。第一接触区域和第二接触区域可为
     电接触或热接触或二者皆是。该方法然后包括步骤 570 配置第一接触区域和第二接触区域 以形成连接 n 型和 p 型功能化区域中的每一个的连续电路来将它们中的每一个转变为单片 热电模块的热电元件。其它步骤 580 可包括形成电插座且配置由该模块应用的与具体物体 的热接触区域。当然， 可存在其它的变型、 替代和修改。
     如图 6 所示的那样， 该方法 600 包括开始步骤 601 和步骤 610 ： 提供预先加工为具 有一个或多个 n 型掺杂区域和一个或多个 p 型掺杂区域的基板材料。基板材料可选自下列 材料元素之一或其组合 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr 或 Na 等。在一个或多个优选实施例中， 基板材料使用 Si 或 SiGe 合金或化 合物硅化镁或硅化铁。N 掺杂剂为磷、 砷、 锑且 P 掺杂剂将为硼、 铝、 铟和镓， 视实施例而定。 步骤 620 包括功能化一个或多个 n 型区域且转变其谱带或材料结构以具体地提高热电优值 ZT 至少高于 0.2。步骤 630 包括功能化一个或多个 p 型区域且转变其谱带或材料结构以具 体地提高热电优值 ZT 至少高于 0.2。 功能化工艺还可包括纳米结构化一个或多个 n 型区域 或者一个或多个 p 型区域以形成各种形态， 具有 0D、 1D、 2D 或 3D 特征的多个纳米结构。步 骤 630 还包括使用掺杂、 扩散、 基于溶液的合金化、 离子植入或类似处理来更改每个纳米结 构化区域内的电子谱带结构或电子 - 声子散射方案。另外， 该方法 600 包括步骤 640 ： 形成 第一接触区域与第二接触区域以使得一个或多个 n 型功能化区域中每一个和一个或多个 p 型功能化区域中每一个互连。 第一接触区域和第二接触区域可为电接触或热接触或二者皆 是。该方法然后包括步骤 650 配置第一接触区域和第二接触区域以形成连接 n 型和 p 型功 能化区域中的每一个的连续电路来将它们中的每一个转变为单片热电模块的热电元件。 其 它步骤 660 可包括形成电插座且配置由该模块应用的与具体物体的热接触区域。当然， 可 存在其它的变型、 替代和修改。
     上文所述的工艺或步骤的顺序提供根据本发明的一个或多个实施例制造用于热 电应用的单晶片装置的方法。如图所示的那样， 该方法使用包括提供基板材料作为建置本 文所要求保护的装置的功能化区域的基础的步骤组合。另外， 该方法使用至少部分地位于 由要求保护的装置所经受的热流动的相同总体方向内的一个或多个纳米结构化热电体积 的步骤组合。也可提供其它可选方案， 其中添加步骤， 移除一个或多个步骤， 或者以不同的 顺序提供一个或多个步骤， 而不偏离本文权利要求的范围。本方法的另外细节能见于整个 本说明书和下文中。在另一实施例中， 进行 0-D、 1-D、 2-D 或 3-D 纳米结构化， 且经由一种或 多种印刷技术在基板中生成具有一个或多个纳米结构化体积的一个或多个相对应的纳米 结构。在又一示例中， 通过至少压印、 沉积或卷对卷技术来执行一种或多种印刷技术。在又 一示例中， 第一基板材料可包括下列材料元素之一或其组合 ： Si、 Ge、 C、 Mg、 Al、 Ni、 Fe、 W、 Ti、 Bi、 Te、 Pb、 Ag、 Au、 Cs、 Ca、 O、 Co、 Cr、 B、 P、 As、 Sr 或 Na， 基板具有一定纵横比使得其在其一 个轴线中的厚度小于两个其它轴线中尺寸的五分之一， 且一个或多个纳米结构化体积充当 热电体积， 其在所施加的温度梯度中生成偏压或者在所施加的电场中抽走热。在又一示例 中， 一个或多个纳米结构为 p 型掺杂。在又一示例中， 一个或多个纳米结构化体积与至少第 二材料电接触。在又一示例中， 一个或多个纳米结构化体积与第三材料或第一基板材料进 一步电接触。
     根据某些实施例， 热电装置包括一个或多个 n 型掺杂的纳米结构和一个或多个 p 型掺杂的纳米结构。根据某些实施例， 热电装置包括一个或多个 n 型掺杂的纳米结构和一个或多个 p 型掺杂的纳米结构， 且一个或多个 n 型掺杂的纳米结构和一个或多个 p 型掺杂 的纳米结构并排地位于基板内。例如， 热引致的电流交替地流过具有一个或多个 n 型掺杂 纳米结构的一个或多个 n 型柱和具有一个或多个 p 型掺杂纳米结构的一个或多个 p 型柱。
     尽管描述了本发明的具体实施例， 本领域技术人员应了解存在等效于所描述实施 例的其它实施例。此外， 应了解本发明并不受到具体图示的实施例限制。