一种阵列基板及其制作方法技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
在显示技术领域，平板显示装置，如液晶显示器（Thin Film Transistor Liquid
Crystal Display，TFT-LCD）和有机电致发光显示器（Organic Light Emitting
Display），因其轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示领
域占据重要的地位。
首先，开口率是决定平板显示装置高亮度的重要指标，开口率越高，光线
通过的效率越高。现有提高像素开口率的方法包括：采用更加先进的细微加工
技术，减小每一个像素的配线部和TFT所占面积，增加像素的透光率。
由于现有细微加工技术的制约，如曝光精度的制约，限制TFT的进一步减
小。如图1所示，为现有技术典型的底栅型薄膜晶体管，栅极101位于玻璃基
板100上，半导体层102位于栅极101和源漏极（源极103和漏极104）之间，
源极103和漏极104位于同一层且欧姆接触层105隔开，栅极101和半导体层
102之间还设置有栅极绝缘层106。如图2所示，TFT由源极103、漏极104
以及源极和漏极之间的半导体层102所占面积组成。采用上述结构的TFT较大，
相应的平板显示装置的开口率较低。在源极和漏极的尺寸一定的情况下，只能
减小源极和漏极之间的沟道的距离，但是目前的曝光机的曝光精度已经无法制
作出更窄的沟道。
另外，TFT中栅极与源极和漏极的对准程度，决定图像画质的均匀程度。
画质不均主要因栅极与源极之间的电容C1，和栅极与漏极之间的电容C2不相
等导致。通过将栅极设置在与源极和漏极位于不同层，且位于源极和漏极正中
间的位置，可以使得栅极与源极之间的电容C1，和栅极与漏极之间的电容C2
接近或相等。但是，在现有的TFT制作工艺条件下，源极103和漏极104在同
一层制作，导致每个TFT的栅极101很难和源极103、漏极104对准（所谓对
准即：源极和漏极相对于栅极在水平方向对称）。这就造成了栅极101和源漏
极之间的对准存在一定的误差，该误差存在于每个TFT结构中。如图2所示的
阵列基板结构俯视图，栅极101与源103和漏极104没有对准。如果一个显示
面板需要经过多次曝光等过程才能形成所有TFT，不同曝光过程形成的TFT，
栅极11与源极和漏极之间的对准误差不同，使得整个阵列基板上的TFT对应
的图像色度不均匀，形成的图像画质较差。
并且，现有TFT设计方式，由于栅极具有一定厚度，栅极和玻璃基板之间
形成一定的台阶（台阶的高度为栅极的厚度），导致栅极绝缘层的厚度不能太
薄，如果太薄会导致栅极绝缘层断裂的现象，栅极绝缘层较厚，要求TFT的开
关电流较大，不利于提高TFT的电学特性。
现有的TFT结构，源极和漏极设计在同一平面上，在垂直方向上没有重叠
区域，导致TFT面积较大，像素的开口率较低，并且现有TFT的设计方式，
栅极和源漏极之间的对准误差较大，会导致显示装置的图像色度不均匀，图像
画质较差的问题。
发明内容
本发明实施例提供一种阵列基板及其制作方法，用以提高平板显示装置像
素的开口率。
为实现上述目的，本发明实施例提供的阵列基板，包括：
基板、栅极、源极和漏极，所述源极和漏极与所述栅极位于基板上不同区
域，源极和漏极在基板上的垂直投影具有重叠区域；
半导体层，所述半导体层形成在所述源极和漏极之间，半导体层在基板上
的投影和源极与漏极在基板上的垂直投影具有重叠区域；
第一绝缘层，所述第一绝缘层，形成在所述基板之上栅极之下，且覆盖所
述源极或漏极；
还包括，像素电极，所述像素电极与所述漏极相连；
栅极线，所述栅极线与所述栅极相连；
数据线，所述数据线与所述源极相连。
本发明实施例提供的显示装置，包括所述阵列基板。
本发明实施例提供的阵列基板的制作方法，包括：
采用构图工艺在基板上形成源极和数据线；
采用构图工艺在所述源极上形成与源极在基板上的垂直投影具有重叠区
域的半导体层；
采用构图工艺在所述半导体层上形成与源极和半导体层在基板上的垂直
投影具有重叠区域的漏极；
采用构图工艺在基板上形成覆盖整个基板的第一绝缘层；
采用构图工艺在所述第一绝缘层上与所述源极、半导体层，和漏极位于基
板的不同区域的栅极和栅极线；
采用构图工艺在覆盖漏极的第一绝缘层上形成一个露出漏极的过孔；
采用构图工艺在所述基板上形成像素电极，该像素电极通过所述过孔和漏
极相连。
本发明实施例提供的另一种阵列基板的制作方法，包括：
采用构图工艺在基板上形成像素电极；
采用构图工艺在基板上形成漏极，该漏极与所述像素电极相连；
采用构图工艺在所述漏极上形成与漏极在基板上的垂直投影具有重叠区
域的半导体层；
采用构图工艺在所述半导体层上形成与漏极和半导体层在基板上的垂直
投影具有重叠区域的源极，以及数据线；
采用构图工艺在基板上形成覆盖整个基板的第一绝缘层；
采用构图工艺在所述第一绝缘层上与所述源极、半导体层，和漏极位于基
板的不同区域的栅极和栅极线。
本发明实施例提供的阵列基板，源极和漏极在垂直方向相对放置，使得
TFT所占像素区域的面积减小，大大提高了平板显示装置像素的开口率。
附图说明
图1为现有底栅型薄膜晶体管结构的剖视示意图；
图2为现有底栅型薄膜晶体管结构的俯视示意图；
图3为本发明实施例提供的阵列基板一个像素结构的俯视示意图；
图4为本发明实施例提供的TFT结构的剖视示意图；
图5为本发明实施例提供的另一种TFT结构的剖视示意图；
图6为本发明实施例提供的另一种TFT结构的剖视示意图；
图7为本发明实施例提供的另一种TFT结构的剖视示意图；
图8为本发明实施例提供的阵列基板中TFT的结构的剖视示意图；
图9为本发明实施例提供的另一种阵列基板中TFT的结构的剖视示意图；
图10为本发明实施例提供的另一种阵列基板中TFT的结构的剖视示意图；
图11为本发明实施例提供的具有凹槽的阵列基板中TFT的结构的剖视示
意图；
图12为本发明实施例提供的阵列基板的制作方法流程示意图；
图13为本发明实施例提供的形成有与源极对应的凹槽的阵列基板中TFT
的结构示意图；
图14为本发明实施例提供的形成有源极的阵列基板中TFT的结构示意图；
图15为本发明实施例提供的形成有半导体层和第一欧姆接触层和第二欧
姆接触层的阵列基板中TFT的结构示意图；
图16为本发明实施例提供的形成有漏极的阵列基板中TFT的结构示意图；
图17为本发明实施例提供的形成有第一绝缘层的阵列基板中TFT的结构
示意图；
图18为本发明实施例提供的阵列基板在采用半色调掩膜曝光后的光刻胶
保留示意图；
图19为本发明实施例提供的形成有栅极的阵列基板中TFT的结构示意图；
图20为本发明实施例提供的形成有第二绝缘层的阵列基板中TFT的结构
示意图；
图21为本发明实施例提供的另一种阵列基板的制作方法流程示意图。
具体实施方式
本发明实施例提供了一种阵列基板及其制作方法，用以提高平板显示装置
像素的开口率。
本发明实施例提供的阵列基板，源极和漏极形成在基板上且在垂直方向相
对放置，即源极和漏极设置在基板上的不同层，且源极和漏极在基板上的垂直
投影部分或全部重叠。本发明提供的源极和漏极在垂直方向相对放置的方式，
大大减小了薄膜晶体管TFT占用像素区域的面积，提高平板显示装置像素的开
口率。
并且，本发明实施例提供的阵列基板，薄膜晶体管的栅极形成在与源极和
漏极不同区域的基板上，且与所述源极和漏极相绝缘。栅极距离源极的垂直距
离等于栅极距离漏极的垂直距离，栅极与源极的交叠面积等于栅极与漏极的交
叠面积，使得栅极和源极形成的电容C1与栅极与漏极形成的电容C2相等，避
免了因C1和C2不相等引起的源极和漏极分别与栅极之间的交叠串扰问题，进
一步避免了交叠串扰引起的平板显示装置的图像色度不均匀的问题。
下面通过附图说明本发明实施例提供的技术方案。
参见图3并结合图4，为本发明实施例提供的阵列基板的俯视图，包括：
基板1、栅极5、源极2和漏极3，源极2和漏极3与栅极5位于基板1
上的不同区域，源极2和漏极3在基板1上的垂直投影具有重叠区域；
半导体层4，形成在源极2和漏极3之间，半导体层4在基板1上的投影
和源极2与漏极3在基板1上的垂直投影具有重叠区域；
第一绝缘层6，形成于基板1上且位于栅极5与源极2、漏极2和半导体
层4之间；
所述阵列基板还包括，像素电极14，像素电极14与漏极3相连；
栅极线11，与栅极5相连；
数据线12，与源极2相连。
图3中，栅极5、源极（源极位于漏极下方，图3中未示出）、漏极3，以
及半导体层6构成薄膜晶体管。
薄膜晶体管有图4和图5两种设置方式。
参见图4（为图3在A-A’向的剖面图），所述薄膜晶体管（TFT）具体包括：
形成在基板1上的栅极5、形成在基板1上与栅极5位于不同区域且在垂
直方向相对放置的源极2和漏极3，以及形成在源极2和漏极3之间的半导体
层4。
其中，源极2形成在基板1上，半导体层4形成在源极2上，漏极3形成
在半导体层4上。
其中，栅极5通过第一绝缘层6与源极2、漏极3和半导体层4相绝缘。
该第一绝缘层6仅设置在栅极5与源极2、漏极3和半导体层4之间，以保证
栅极5与源极2、漏极3和半导体层4相绝缘。
参见图5，所示的TFT与图4所示的TFT结构基本相同，不同之处在于：
漏极3形成在基板1上，半导体层4形成在漏极3上，源极2形成在半导体层
4上。
为了使得半导体层4分别和源极2以及漏极3之间的导电性能更好，参见
图6为本发明实施例提供的TFT，在半导体层4和源极2之间还设置有第一欧
姆接触层16，以及在半导体层4和漏极3之间还设置有第二欧姆接触层17。
且第一欧姆接触层16和第二欧姆接触层17与源极2、漏极3、半导体层4在
基板上的垂直投影具有重叠区域。
本发明实施例提供的TFT，源极2和漏极3叠层设置（所谓叠层设置即源
极2和漏极3在垂直方向有重叠区域），减小了TFT占用像素区域的面积，提
高了显示装置像素的开口率。
为了更进一步减小TFT占用阵列基板上所在像素区域的面积，较佳地，源
极2、漏极3和半导体层4，以及第一欧姆接触层16和第二欧姆接触层17在
基板1上的垂直投影完全重叠。
较佳地，所述半导体层4可以但不限于为非晶硅（a-Si）层，也可以是金
属氧化物层（如铟-镓-锌氧化物，In-Ga-Zn-O）或其他。
较佳地，栅极5距离源极2的距离等于栅极5距离漏极3的距离，以及较
佳地，源极2和漏极3的厚度相等。较佳地，第一欧姆接触层16和第二欧姆
接触层17的厚度相等。保证栅极5与源极2的交叠面积等于栅极5和漏极3
的交叠面积。可以保证栅极5和源极2之间形成的电容C1和栅极5与漏极3
之间形成的电容C2相等（即C1=C2）。
避免了因C1和C2不相等引起的源极和漏极分别与栅极之间的交叠串扰问
题，进一步避免了交叠串扰引起的平板显示器件的图像色度不均匀的问题。以
保证形成的图像色度均匀，画面质量较高。
无论是图4还是图5所示的TFT结构，为了准确控制栅极5与源极2和漏
极3之间的相对位置。较佳地，参见图7，栅极5形成在位于基板1上的第一
绝缘层6上。图7中所示的TFT中源漏极的设置方式与图5对应，这仅是一种
示意，图7中的TFT中源漏极的设置方式也可以是图4所示的TFT对应。
由于源极2、漏极3、栅极5，以及半导体层4都是通过镀膜工艺制作到基
板1上的膜层，每一膜层与基板1平行，且每一膜层的厚度均匀。此外，位于
栅极5下方的第一绝缘层6也与基板1平行。其中，每一膜层的厚度可以通过
镀膜机控制，当某一膜层的厚度达到预设值时，镀膜机停止对膜层的制作。
当源极2、漏极3、第一欧姆接触层16和第二欧姆接触层17，以及半导体
层4的厚度确定时，为了保证栅极5距离源极2的距离以及栅极5距离漏极3
的距离相等，栅极5与基板1之间的第一绝缘层6的厚度也是确定的。通过设
计合适厚度的第一绝缘层6，使得栅极5在垂直方向上对称设置在源极2和漏
极3之间，可以保证栅极5和源极2之间形成的电容C1，以及栅极5和漏极3
之间形成的电容C2相等或接近（C1=C2），以保证显示装置的图像色度均匀，
画面质量较高。
为了能够保证C1和C2的值更加接近，较佳地，源极2和漏极3的厚度相
等。
由于源极和漏极是与栅极线平行与数据线垂直的具有一定宽度（也可以称
为横向宽度）的条状结构。较佳地，源极2和漏极3的横向宽度相等，使得
C1和C2的值相等。
较佳地，参见图8，本发明实施例提供的阵列基板中TFT的结构，对应于
图4所示的TFT，像素电极14形成在漏极3上方，通过在第一绝缘层6上且
在漏极3的上方形成有一过孔，使得像素电极14通过该过孔和漏极3相连。
参见图9，为本发明提供的另一种阵列基板中TFT的结构，对应图5所示
的TFT，像素电极14形成在基板1上，漏极3位于基板1上与像素电极14相
连。
参见图10，为本发明提供的另一种阵列基板中TFT的结构，对应图6所
示的TFT。
本发明图8和图9所示的阵列基板，通过控制第一绝缘层6的厚度调整栅
极5与源极2和源极2的相对位置。当栅极5较薄时，需要设置较厚的第一绝
缘层6，以满足栅极5距离源极2的垂直距离等于栅极5距离漏极3的垂直距
离，栅极与源极的交叠面积等于栅极与漏极的交叠面积，使得栅极和源极形成
的电容C1与栅极与漏极形成的电容C2相等。但是，TFT的电学性能与第一绝
缘层6的厚度有关，第一绝缘层6越薄，TFT的开启电压越小，TFT越容易开
启，相反第一绝缘层6越厚，TFT的开启电压越大，TFT越难开启。
本发明在满足栅极5距离源极2的垂直距离等于栅极5距离漏极3的垂直
距离，以及栅极与源极的交叠面积等于栅极与漏极的交叠面积，使得栅极和源
极形成的电容C1与栅极与漏极形成的电容C2相等的前提下，为了进一步减小
第一绝缘层6的厚度，图8和图9所示的阵列基板进行了如下改进。
在基板上设置与源极或漏极相对应的凹槽。源极或漏极设置在基板的凹槽
内。
具体地，参见图11，为本发明实施例中源极2形成在基板1上与其相对应
的凹槽20内。该凹槽20可设置于图8和图9所示的阵列基板上，且设置于基
板1上与源极2相对应的区域，也即设置在源极2正下方的基板1内，使得源
极2或者漏极3正好嵌于该凹槽内。凹槽20的深度决定了第一绝缘层6的厚
度。当第一绝缘层6的最薄厚度确定时，凹槽的深度也就确定。
需要说明的是，图11仅是示出了源极2嵌于基板1内的情况，漏极3嵌
于基板1内的结构和图11类似。
需要说明的是，当基板上设置有凹槽时，与图4所示的TFT对应的阵列基
板的像素电极的设置方式未发生改变。与图5所示的TFT对应的阵列基板的像
素电极的设置方式发生改变，具体地，像素电极形成在基板上且像素电极的部
分形成在所述凹槽内，所述漏极形成在具有像素电极的凹槽内，所述半导体层
形成在所述漏极上，所述源极形成在所述半导体层上。
需要说明的是，在如图20所示，在栅极的上方还形成有第二绝缘层用于
对TFT的膜层结构进行保护。
较佳地，凹槽的深度可以大于或者小于源极或者漏极的厚度，具体视实际
情况确定。
上述仅说明了基板上设置与源极或漏极相对应凹槽。
如果是漏极设置在凹槽内，与漏极相连的像素电极也需要设置在凹槽中，
且像素电极位于漏极的下方。此时，凹槽的深度要更深一些，漏极与像素电极
的厚度总厚度可以小于凹槽的深度，这样可以使得第一绝缘层的厚度更薄一
些。
如果是源极设置在凹槽内时，由于源极和与源极的相连的数据线是在同一
次制作工艺中完成，因此，可以将数据线设置在凹槽中，也可将数据线设置在
基板上。
具体地，如果源极的厚度大于凹槽的深度时，数据线可以直接制作在基板
上，无需将数据线设置在与数据线相对应的凹槽中，节省了形成与数据线对应
的凹槽的制作过程。而且，数据线可以与源极很好地接触。
如果数据线和源极都设置在凹槽中时，需要预先形成与数据线和源极相对
应的凹槽，如，形成类似于“T”字形的凹槽。使得数据线和源极很好地接触。
本发明实施例所述的基板可以是玻璃基板，各膜层形成在所述玻璃基板
上。
当基板上需要设置凹槽时，需要通过干法刻蚀在玻璃基板上形成凹槽，在
玻璃基板上形成凹槽比较困难，对刻蚀条件要求较高。
较佳地，本发明实施例所述的基板还可以是形成有钝化层的玻璃基板，钝
化层形成在玻璃基板上待形成源极或漏极的一侧，且钝化层的厚度不小于形成
待形成凹槽的深度。
在形成有钝化层的玻璃基板上制作凹槽实际上是在钝化层上制作凹槽，制
作凹槽的难度相比较直接在玻璃基板上制作凹槽的难度小，对刻蚀条件要求较
低。
对玻璃基板刻蚀和对钝化层的刻蚀和现有技术相同，这里不再赘述。
下面从工艺流程方面说明实现本发明所述阵列基板的详细过程。
参见图12，本发明实施例提供的阵列基板的制作方法，包括以下步骤：
S11、采用构图工艺在基板上形成源极和数据线。
S12、采用构图工艺在所述源极上形成与源极在基板上的垂直投影具有重
叠区域的半导体层。
S13、采用构图工艺在所述半导体层上形成与源极和半导体层在基板上的
垂直投影具有重叠区域的漏极。
S14、采用构图工艺在基板上形成覆盖整个基板的第一绝缘层。
S15、采用构图工艺在所述第一绝缘层上与所述源极、半导体层，和漏极
位于基板的不同区域的栅极和栅极线。
S16、采用构图工艺在覆盖漏极的第一绝缘层上形成一个露出漏极的过孔。
S17、采用构图工艺在所述基板上形成像素电极，该像素电极通过所述过
孔和漏极相连。
较佳地，在形成所述源极和数据线之前，还包括：
采用构图工艺在基板上形成与待形成的源极和数据线相对应的凹槽，以使
得源极和数据线形成在所述凹槽内。
较佳地，在形成所述源极和数据线之后，形成半导体层之前，还包括：
采用构图工艺在源极上形成与源极在基板上的垂直投影具有重叠区域的
第一欧姆接触层；和，
在形成所述半导体层之后，形成漏极之前，还包括：
采用构图工艺在半导体层上形成与半导体层在基板上的垂直投影具有重
叠区域的第二欧姆接触层。
以形成图11所示的阵列基板为例，图12所示的阵列基板的制作方法，具
体包括以下步骤：
步骤一、在玻璃基板上形成和源极图形相对应的凹槽。
如果需要将数据线制作在凹槽中，则需要在玻璃基板上形成与源极和数据
线相对应的凹槽。
具体地，首先在一张平整的具有钝化层的玻璃基板1（下述的玻璃基板均
指具有钝化层的玻璃基板）上涂覆一层负性光刻胶（光刻胶位于钝化层之上），
通过与待形成的凹槽对应的掩模板，玻璃基板1上掩模板遮挡的区域为凹槽区
域，对掩模板未遮挡的光刻胶的部分（凹槽区域之外的部分）进行曝光。对曝
光后的玻璃基板进行显影，在玻璃基板上形成与源极对应的凹槽图形，或者形
成与源极和数据线对应的凹槽图形。负性光刻胶还保留在玻璃基板上。该步骤
实现了在玻璃基板上形成了凹槽图形。
然后，对具有凹槽图形的玻璃基板进行干法刻蚀，在玻璃基板上刻蚀出与
所述源极图形或与源极和数据线相对应的凹槽。形成的具有凹槽20的玻璃基
板1如图13所示（图13中的凹槽仅体现出与源极相对应的凹槽）。
此时，玻璃基板1上，凹槽20之外的区域还残留有光刻胶，但是该步骤
没必要将该光刻胶剥离，待后续工艺流程处理。
凹槽20的深度与源极的厚度相近，或者小于源极的厚度，可以是小于图3
至图10中所示的第一绝缘层6的厚度的任一值。
较佳地，凹槽20的深度小于源极的厚度。源极和玻璃基板1之间形成一
个台阶，这样可以较方便地控制栅极的位置，使得栅极与源极和漏极对准。具
体地，可以控制栅极下方的绝缘层的厚度，控制栅极与源极和漏极对准，所谓
对准也即在垂直方向栅极设置在源极和漏极之间，且栅极距离源极的垂直距离
等于距离漏极的垂直距离，栅极与源极的交叠面积等于栅极与漏极的交叠面
积，使得栅极和源极形成的电容C1与栅极与漏极形成的电容C2相等。
在形成与源极图形对应的凹槽图形的过程中，同时形成与源极相连的数据
线的数据线图形，在后续制作工艺过程中，可以同时将源极和数据线制作出来，
节约工艺流程。
步骤二、在玻璃基板上形成源极和数据线。
具体地，首先，在步骤一形成的具有凹槽的玻璃基板的基础上，用磁控溅
射设备（Sputter）沉积一层厚度约为的金属膜层。
然后，进行光刻胶的剥离，将凹槽区域之外的光刻胶以及光刻胶上面的金
属膜层一起剥离掉，形成如图14所示的玻璃基板1上位于凹槽区域的源极2
和基板上或凹槽中的数据线。所述光刻胶的剥离过程属于现有技术，这里不再
赘述。
所述金属层可以是钼（Mo）、铝（Al）、铜（Cu）、钨（W）等金属，或者
是所述几种金属的复合膜层。
上述形成源极2和数据线的过程中，在不剥离光刻胶的基础上形成金属膜
层，可以节约工艺流程。这是因为，在形成金属膜层之后需要对金属膜层进行
剥离，该过程同时将凹槽以及数据线区域之外的金属膜层和光刻胶一起剥离，
节约一次剥离膜层的过程。
本发明通过将源极2设置在玻璃基板1的凹槽中，源极2的部分或者全部
膜层（部分或全部膜层特指膜层在纵向是否超出玻璃基板）都在玻璃基板的凹
槽中，降低了形成在玻璃基板上的源极的高度，在保证C1和C2相等的情况下，
可以将第一绝缘层做的更薄。第一绝缘层越薄，在相同的引线电压下，流过
TFT半导体层的电流会越大，需要的TFT的开启电压（阈值电压）Vth会更小，
可以更加的节能，器件的电学特性更好。
步骤三、在玻璃基板上形成半导体层和位于半导体层上下两侧的第一欧姆
接触层和第二欧姆接触层。
具体地，在形成有源极2和数据线的玻璃基板1上，采用等离子体增强化
学气相沉积设备（PECVD），沉积一层厚度约的半导体膜层。对
该半导体膜层进行光刻刻蚀（湿法刻蚀），得到与源极在垂直方向相重叠的半
导体层。较佳地，此步骤可以先不做光刻刻蚀处理，待后续制作漏极时同时对
该半导体层进行光刻刻蚀处理。
以沉积a-Si层为例，沉积非晶硅（a-Si膜层对应的反应气体可以是硅烷
（SiH4）、磷化氢（PH3）和氢气（H2）的混合气体，或者是二氯二氢硅(SiH2Cl2)、
PH3和H2的混合气体。
较佳地，为了使得半导体层的导电性能更好，还可以在半导体层的上下两
侧分别形成第一欧姆接触层和第二欧姆接触层。即，参见图15，首先在源极2
上面镀一层掺杂半导体层作为第一欧姆接触层16，然后在该第一欧姆接触层
16上镀一层非晶硅半导体层4，最后在半导体层4上镀一层第二欧姆接触层17。
形成第一欧姆接触层16和第二欧姆接触层17的过程和形成半导体层4的过程
相同。
形成第一欧姆接触层16和第二欧姆接触层17对应的反应气体可以是SiH4
和H2的混合气体，或者是SiH2Cl2和H2的混合气体。第一欧姆接触层16和第
二欧姆接触层17的厚度约为形成的具有半导体层4、第一欧
姆接触层16和第二欧姆接触层17的TFT如图15所示。
较佳地，形成半导体层4、第一欧姆接触层16和第二欧姆接触层17的过
程如下。
在形成有源极2的玻璃基板1上蒸镀一层第一欧姆接触层16，然后在此基
础上蒸镀一层半导体层4，接着在半导体层4上再蒸镀一层第二欧姆接触层17，
此过程蒸镀的三层膜层均覆盖整个玻璃基板1。此时，有如下两种做法：
第一、对该三层导电膜层进行光刻刻蚀处理，制作出与凹槽相对应的第一
欧姆接触层16、第二欧姆接触层17，和半导体层4，凹槽区域之外的玻璃基板
1上的导电层均被剥离掉。
第二、什么都不做，待后续制作漏极时同时对该三层膜层进行光刻刻蚀处
理，以节省工艺流程。
步骤四、在玻璃基板上形成漏极。
具体地，首先，在形成有半导体层4的玻璃基板上通过溅射或者热蒸镀的
方法沉积一层厚度约为的金属薄膜。
较佳地，为了使得栅极和源极形成的电容C1，与栅极和漏极形成的电容
C2相近或相等，在镀膜过程中保证漏极的厚度和源极的厚度相等。
较佳地，为了使得栅极和源极形成的电容C1，与栅极和漏极形成的电容
C2相近或相等，该栅极的成分和源极的成分相同，均可以选用Mo、Al、Cu、
W等金属，或者是几种金属的复合膜层。
然后，在镀有上述膜层（待形成半导体层和漏极的膜层）的基板上涂覆一
层正性光刻胶，经过曝光显影后，玻璃基板上的光刻胶形成有半导体层图形及
漏极图形，且位于源极的正上方。漏极图形之外的光刻胶部分被曝光。
较佳地，源极、半导体层，以及漏极的宽度相同，且在基板上的垂直投影
相互重叠。以保证栅极和源极形成的电容C1，与栅极和漏极形成的电容C2相
近或相等，提高半导体层的导电特性。
通过刻蚀工艺，将玻璃基板上漏极图形之外的光刻胶部分剥离，以及将光
刻胶下方漏极图形之外的金属膜层也去除掉，剩余与凹槽对应的漏极以及漏极
上的光刻胶。
最后，通过剥离工艺，将漏极上的光刻胶剥离，生成漏极。该步骤源极、
漏极和半导体层形成的台阶自动对准，对准误差较小。并且，步骤三中形成的
半导体层和步骤四中形成的金属膜层在一次镀膜工艺中完成，节约工艺流程和
制作成本。形成的具有漏极的阵列基板如图16所示。
步骤五、在如图16所示的TFT的结构的基板上，形成第一绝缘层6，形
成的阵列基板如图17所示。
具体地，首先，用等离子体增强化学气相沉积设备（PECVD）沉积一层厚
度约的绝缘层薄膜。
形成第一绝缘层6的材料可以是SiNx、SiOx，或者是其复合物等，对应
的反应气体可以为SiH4、NH3和N2的混合气体或SiH2Cl2、NH3和N2的混合气
体。
步骤六、在玻璃基板上形成栅极和栅极线。
具体地，首先，采用磁控溅射设备（Sputter）在第一绝缘层上沉积一层厚
度为的金属膜层，可以是Mo、Al、Cu、W等金属，或者是几
种金属的复合膜层。
较佳地，该膜层的材料与源极和漏极的材料相同。
然后，在玻璃基板上涂覆正性光刻胶，并进行曝光显影工艺。
较佳地，在曝光的过程中，采用半色调或者灰色调的掩膜板，通过显影工
艺后产生光刻胶完全去除区域A、光刻胶半保留区域B及光刻胶完全保留区域
C，如图18所示。光刻胶层18完全保留区域C对应栅极或栅极和栅极线区域，
光刻胶层18完全去除区域A对应漏极区域，该区域用于形成位于漏极上方绝
缘层上的过孔，光刻胶层18半保留区域B对应过孔、栅极线以及栅极以外的
区域。
接着，经过一次湿刻工艺，将光刻胶层18完全去除区域A对应的金属层
19刻蚀掉，露出位于金属层19下面的第一绝缘层6。经过一次干刻工艺，将
漏极上方的第一绝缘层6刻蚀掉，用以形成过孔，并露出漏极3。该过孔用于
和像素电极相连。
接着，对光刻胶层18半保留区域B的光刻胶层18进行灰化处理，去除掉
光刻胶层18半保留区域的光刻胶，露出金属层19，然后进行一次湿刻工艺，
将露出的金属层19刻蚀掉。此时，仅剩下光刻胶层18全保留区域C的金属层
19。
最后，将光刻胶层18全保留区域C的光刻胶剥离，将对应的金属层19露
出，该金属层19为栅极或栅极和栅极线。形成的具有栅极和栅极线的阵列基
板如图19所示。
该制作工艺过程中，栅极的厚度和第一绝缘层的厚度都是预设的。当栅极
的厚度确定，设置第一绝缘层的厚度，该第一绝缘层的厚度满足栅极和源极之
间的距离等于栅极和漏极之间的距离。
在镀膜的过程中，自动形成栅极和源漏极之间自对准的阵列基板。无需通
过任何掩模板实现栅极和源漏极之间的对准。
步骤七、在图19所示的阵列基板上形成一层像素电极14。
具体地，在玻璃基板1上形成一层铟锡氧化物ITO薄膜，通过光刻和刻蚀
工艺，形成和漏极相连接的像素电极14。
较佳地，还可以在阵列基板上形成第二绝缘层9，并且第二绝缘层9在TFT
上的覆盖范围满足不覆盖像素电极区域及栅极的外接引线区域、数据线的外接
引线区域，以便通过露出的栅极的外接引线及数据线的外接引线对TFT进行驱
动。或者像素电极14上可以有第二绝缘层9，但是不利于光线的透过。
第二绝缘层9的形成过程和形成第一绝缘层6的过程相同，材料也可以相
同，该层作为TFT的钝化保护层，保护TFT免受外界的破坏。最终形成如图
20所示的阵列基板。
需要说明的是，所述第一绝缘层的厚度以及源极在凹槽中的深度，可以控
制栅极与源极和漏极之间的相对位置。
由于源极设置在玻璃基板的凹槽中，降低了源极在玻璃基板上的厚度，使
得形成第一绝缘层的厚度减小，提高了TFT的开关电流。
并且，栅极设置在源极和漏极的一侧，通过第一绝缘层隔开，该第一绝缘
层为栅极绝缘层。这样的设计方式，使得TFT的面积大大减小。提高了像素的
开口了率。
参见图21，本发明实施例提供的另一种阵列基板的制作方法，包括：
S21、采用构图工艺在基板上形成像素电极。
S22、采用构图工艺在基板上形成漏极，该漏极与所述像素电极相连。
S23、采用构图工艺在所述漏极上形成与漏极在基板上的垂直投影具有重
叠区域的半导体层。
S24、采用构图工艺在所述半导体层上形成与漏极和半导体层在基板上的
垂直投影具有重叠区域的源极以及数据线。
S25、采用构图工艺在基板上形成覆盖整个基板的第一绝缘层。
S26、采用构图工艺在所述第一绝缘层上与所述源极、半导体层，和漏极
位于基板的不同区域的栅极和栅极线。
较佳地，在形成所述像素电极之前，还包括：
采用构图工艺在基板上形成与待形成的漏极相对应的凹槽，以使得漏极形
成在所述凹槽内。
较佳地，在形成所述漏极之后，形成半导体层之前，还包括：
采用构图工艺在漏极上形成与漏极在基板上的垂直投影具有重叠区域的
第一欧姆接触层；和，
在形成所述半导体层之后，形成源极和数据线之前，还包括：
采用构图工艺在半导体层上形成与半导体层在基板上的垂直投影具有重
叠区域的第二欧姆接触层。
图21所示的阵列基板的制作方法，具体包括以下步骤：
和上述步骤一至步骤七形成阵列基板的具体制作工艺过程相同，不同之处
在于：
形成各膜层的顺序不同，本发明实施例形成阵列基板上各膜层的顺序如
下：
1、在形成有凹槽的玻璃基板上形成像素电极。
2、在形成有像素电极的基础上形成漏极。该漏极位于凹槽内，因此，相
对于图12所示的阵列基板的制作方法，该方法中凹槽的深度设置的深度要深
一点。
3、在形成有漏极的阵列基板上形成第一欧姆接触层。
4、在形成有第一欧姆接触层的阵列基板上形成半导体层。
5、在形成有半导体层的阵列基板上形成第二欧姆接触层。
6、在步骤5的基础上，在阵列基板上形成源极和数据线。
7、在形成有源极和数据线的阵列基板上形成第一绝缘层。
8、在形成有第一绝缘层的阵列基板上形成栅极和栅极线。
9、在形成有栅极和栅极线的阵列基板上形成第二绝缘层（保护层）。
本发明实施例还提供一种显示装置，该显示装置可以为液晶面板、液晶显
示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装
置。
综上所述，本发明实施例提供了一种阵列基板，包括：基板、栅极线，数
据线，以及像素电极，还包括：形成在基板上的栅极、形成在基板上与所述栅
极位于不同区域且在垂直方向相对放置的源极和漏极，以及形成在所述源极和
漏极之间的半导体层；其中，所述栅极通过第一绝缘层和所述源极、漏极和半
导体层相绝缘。在垂直方向相对放置的源极和漏极大大减小了TFT所占像素区
域的面积，提高了像素的开口率。栅极与源极，或栅极与漏极位于基板的不同
区域，且栅极距离源极的垂直距离等于栅极距离漏极的垂直距离，栅极与源极
的交叠面积等于栅极与漏极的交叠面积，使得栅极和源极形成的电容C1与栅
极与漏极形成的电容C2相等，使得显示装置的图像色度均匀。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发
明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及
其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。