半导体器件和用于制造半导体器件的方法.pdf

上传人:1*** 文档编号:4331474 上传时间:2018-09-13 格式:PDF 页数:24 大小:572.70KB
返回 下载 相关 举报
摘要
申请专利号:

CN201110173872.4

申请日:

2011.06.27

公开号:

CN102856177A

公开日:

2013.01.02

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):H01L 21/265申请日:20110627|||公开

IPC分类号:

H01L21/265; H01L21/336; H01L29/36; H01L29/08; H01L29/78

主分类号:

H01L21/265

申请人:

中芯国际集成电路制造(北京)有限公司

发明人:

吴兵

地址:

100176 北京市大兴区经济技术开发区文昌大道18号

优先权:

专利代理机构:

中国国际贸易促进委员会专利商标事务所 11038

代理人:

魏小薇

PDF下载: PDF下载
内容摘要

本发明公开一种半导体器件和用于制造半导体器件的方法。常规上,通过在器件衬底中沉积铂来抑制硅化镍中的镍的扩散。用沉积的方式引入铂使得铂仅停留在表层,而无法有效地在所需的深度上抑制镍的扩散。根据本发明,通过在衬底中注入铂并且在所述衬底中的注入有铂的区域中形成硅化镍,形成半导体器件。通过利用本发明,铂可分布在所需要的深度范围中,从而更加有效地抑制镍的扩散。

权利要求书

权利要求书一种半导体器件的制造方法,包括:在衬底中注入铂;和在所述衬底中的注入有铂的区域中形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入有铂的区域中引入镍的步骤,以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入铂之前在要注入铂的区域中引入镍的步骤,以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入有铂的区域中沉积镍铂合金的步骤,以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入有铂的区域中引入镍的步骤,以及形成硅化镍的所述步骤包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入铂之前在要注入铂的区域中引入镍的步骤,以及形成硅化镍的所述步骤包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入有铂的区域中沉积镍铂合金的步骤,以及形成硅化镍的所述步骤包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。如权利要求1所述的方法,其中所述衬底是硅衬底,该方法还包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及形成硅化镍的所述步骤包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。如权利要求6~9中任一项所述的方法,其中所述第一快速热处理是浸润式退火、激光退火或毫秒级退火,所述第二快速热处理是浸润式退火、激光退火或毫秒级退火。如权利要求2~5中任一项所述的方法,其中所述快速热处理是激光退火。如权利要求1所述的方法,其中铂的所述注入的注入能量为5KeV~40KeV,注入倾角为0~10度,注入剂量为3×1013~5×1014原子/cm2,注入温度为‑100℃~20℃,注入峰值深度为40埃~100埃。如权利要求1所述的方法,其中所述区域与所述衬底的半导体材料形成肖特基结。如权利要求1所述的方法,其中所述区域是与晶体管的源极或漏极对应的衬底区域。一种半导体器件,包括:衬底,所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有铂,其中,所述含有硅化镍的区域的第一深度处的铂浓度大于第二深度处的铂浓度,所述第二深度比第一深度浅。如权利要求15所述的半导体器件,其中所述区域与所述衬底的半导体材料形成肖特基结。如权利要求15所述的半导体器件,其中所述区域是与晶体管的源极或漏极对应的衬底区域。如权利要求15所述的半导体器件,其中所述铂是通过注入而引入到所述区域中的,注入能量为5KeV~40KeV,注入倾角为0~10度,注入剂量为3×1013~5×1014原子/cm2,注入温度为‑100℃~20℃,注入峰值深度为40埃~100埃。一种半导体器件,包括:衬底,所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有注入的铂。如权利要求19所述的半导体器件,其中所述区域与所述衬底的半导体材料形成肖特基结。如权利要求19所述的半导体器件,其中所述区域是与晶体管的源极或漏极对应的衬底区域。如权利要求19所述的半导体器件,其中所述注入的注入能量为5KeV~40KeV,注入倾角为0~10度,注入剂量为3×1013~5×1014原子/cm2,注入温度为‑100℃~20℃,注入峰值深度为40埃~100埃。

说明书

说明书半导体器件和用于制造半导体器件的方法
技术领域
本发明涉及半导体器件和用于制造半导体器件的方法。更特别地,本发明涉及包含硅化镍的半导体器件和该半导体器件的制造方法。
背景技术
与钛或钴的硅化物相比,硅化镍具有很多优点。例如,硅化镍具有低的电阻率、低的硅消耗量以及良好的拉应力性能。此外,硅化镍可在较低温度下形成并且几乎没有线宽效应。由于硅化镍的这些优点,近年来,硅化镍(NiSi)已被广泛应用于半导体器件中。例如,硅化镍适于用作高级CMOS(互补金属氧化物半导体)技术中的肖特基势垒接触材料,以与硅形成肖特基结(肖特基二极管)。
然而,与钛和钴等金属相比,硅化镍具有较差的热稳定性,即,其中的镍很容易扩散。例如,在CMOS技术中,在重掺杂注入的情况下,如果缺乏损伤修复机制,那么即使在诸如250℃~300℃的低温工艺窗中,镍仍然是容易扩散的。
镍的扩散例如可能造成管状缺陷(piping)和尖峰状缺陷(spiking)。这些缺陷可能导致MOS晶体管中的泄漏电流,从而使得器件的性能降低并且成品率下降。
图1示出了MOS晶体管中的镍扩散导致的缺陷的示意图。如图1所示,镍的扩散可能导致横向的(向着沟道区域的)管状缺陷,从而导致泄露电流的产生。
已知在用于形成硅化镍的相关工艺中,沉积镍与铂的合金可以减小镍与硅的比率,从而改善硅化镍的热稳定性,防止镍的扩散。例如,在Takao Marukame等人的“Impact of Platinum Incorporation on Thermal Stability and Interface Resistance in NiSi/Si Junctions based on First‑principles Calculation”(IEEE International Electron Devices Meeting(IEDM),2008 IEEE International,pp.1~4)(以下称为“文献1”)中,通过第一性原理计算讨论了铂对硅化镍的热稳定性的可能改善原因。
在C.Ortolland等人的“Silicide Yield Improvement with NiPtSi Formation by Laser Anneal for Advanced Low Power Platform CMOS Technology”(IEEE International Electron Devices Meeting(IEDM),2009 IEEE International,pp.1~4)(以下称为“文献2”)中,公开了通过在硅衬底中沉积镍与铂的合金来减轻镍扩散的技术。在Yi‑Wei Chen等人的“Advances on 32nm NiPt Salicide Process”(17th IEEE International Conference on Advanced Thermal Processing of Semiconductors‑RTP 2009,pp.1~4)(以下称为“文献3”)中也公开了通过在硅衬底中沉积镍与铂的合金来减轻镍扩散的技术。
发明内容
如上所述,在文献2和3中的常规技术中,在用于形成硅化镍的相关工艺中,通过在硅衬底中沉积镍与铂的合金来减轻镍扩散。
然而,本发明的发明人发现,由于常规技术使用诸如溅射之类的方法来沉积镍与铂的合金,因此在形成硅化镍之后,铂仅仅停留在硅化镍的表层。随着在衬底中的深度的增大,铂的原子百分比大大减小。图2是根据常规技术的半导体器件的铂原子百分比和镍原子百分比关于衬底中的深度的示意图(衬底中还含有诸如硅原子之类的其他类型的原子,但是未在图中示出)。图2中的横坐标代表在衬底中的深度,纵坐标代表衬底中的原子百分比。如图2所示,通过根据常规技术沉积镍与铂的合金,在镍的原子百分比峰值深度处,铂的原子百分比已减小为零。从而,在镍仍具有可观的原子百分比的深度处,已几乎不存在能够防止镍的扩散的铂。因此,即使利用文献2和3的方法来沉积镍与铂的合金,仍不能令人满意地改善硅化镍的热稳定性。
因此,需要提出一种新的技术来解决上述现有技术中的技术问题。
根据本发明的第一方面,本发明提供一种半导体器件,该半导体器件包括:衬底,所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有铂,其中,所述含有硅化镍的区域的第一深度处的铂浓度大于第二深度处的铂浓度,所述第二深度比第一深度浅。
根据本发明的另一方面,本发明提供一种半导体器件,该半导体器件包括:衬底,所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有注入的铂。
根据本发明的另一方面,本发明提供一种半导体器件的制造方法,该方法包括:在衬底中注入铂;和在所述衬底中的注入有铂的区域中形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入有铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入铂之前在要注入铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入有铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。
根据本发明的一种实施方式,上述的快速热处理可以是激光退火。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入有铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入铂之前在要注入铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入有铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括:执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行第二快速热处理以形成硅化镍。
根据本发明的一种实施方式,所述第一快速热处理可以是浸润式退火、激光退火或毫秒级退火,所述第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。
根据本发明的一种实施方式,铂的所述注入的注入能量可以为5KeV~40KeV,注入倾角可以为0~10度,注入剂量可以为3×1013~5×1014原子/cm2,注入温度可以为‑100℃~20℃,注入峰值深度可以为40埃~100埃。
根据本发明的一种实施方式,所述区域可以与所述衬底的半导体材料形成肖特基结。
根据本发明的一种实施方式,所述区域可以是与晶体管的源极或漏极对应的衬底区域。
根据本发明的半导体器件和用于制造半导体器件的方法,由于铂不仅仅存在于硅化镍的表层,而是可在一定深度中仍具有铂的分布,因此,与上述的文献2和3中的常规技术相比,能够在衬底中的更大的深度范围中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
由此,可更加有效地抑制管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
通过参照附图阅读以下的示例性实施方式,本领域技术人员将能够清楚理解本发明的潜在的其它特征及其技术效果。
附图说明
在附图中,通过举例的方式而不是通过限制的方式图示了本发明,在这些附图中,类似的附图标记表示类似的要素,其中:
图1示出了MOS晶体管中的镍扩散导致的缺陷的示意图;
图2是根据现有技术的半导体器件的铂分布和镍分布关于衬底中的深度的示意图;
图3示出根据本发明的半导体器件制造方法的流程图;
图4是根据本发明的半导体器件的铂分布和镍分布关于衬底中的深度的示意图;
图5a~5e是示意性地示出根据本公开的第一实施例的制造半导体器件的工艺流程的示意性截面图;
图6a和6b是示意性地示出根据本公开的第二实施例的制造半导体器件的工艺流程的示意性截面图;
图7是示意性地示出根据本公开的第三实施例的制造半导体器件的工艺流程的示意性截面图;
图8是示意性地示出根据本公开的第四实施例的制造半导体器件的工艺流程的示意性截面图。
图9a和9b各自是示意性地示出根据本公开的第五实施例~第八实施例的制造半导体器件的工艺流程的示意性截面图。
具体实施方式
现在将参照附图详细描述本公开的实施方式。
在以下的描述中,出于说明的目的而阐述了大量的具体细节以便提供对本发明的更透彻的理解。但是很显然,可以在缺少这些具体细节中的一个或多个的情况下实施本发明。此外,为了避免过于冗长的描述掩盖、混淆或模糊本发明的实质,不详细描述已公知的结构和设备。
图3示出根据本发明的半导体器件制造方法的流程图。如图3所示,根据本发明,在步骤S1中,利用离子注入的方法将铂注入到器件衬底中。之后,在步骤S2中,在所述衬底中的注入有铂的区域中形成硅化镍。请注意,在本文中,“形成硅化镍”指的是生成硅化镍这一化合物。经过上述步骤S1和S2,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。
根据图3所示的本发明的半导体器件制造方法,由于使用离子注入方法注入铂,所以可以将注入峰值深度控制为期望的值,并且,与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面中。
图4是根据本发明的半导体器件的铂分布和镍分布关于衬底深度的示意图。如图4所示,铂注入的注入峰值深度可被设置为适当的值,使得在镍的原子百分比具有可观值的深度范围内,仍具有可观的铂的原子百分比。
从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据本发明的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第一实施例
现在将参照图5a~5e中的示意性截面图来描述根据本发明的第一实施例的半导体器件制造方法。
首先,利用注入的方法将铂注入到衬底1中,以便在衬底1中的特定区域中具有铂4的分布,如图5a所示。
在衬底1是MOS晶体管的衬底的情况下,在铂注入之前,衬底1上例如可形成有栅极2,并且,衬底1中可包含源/漏掺杂区3。在这种情况下,上述的特定区域可以是源极侧和漏极侧的衬底区域。虽然图5a~Se示出了MOS晶体管作为本发明的示例性实施方式,但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基结(肖特基二极管)的半导体器件。
所述衬底1可以是硅衬底。
关于铂注入的方法,例如可参照Marisa Francesca Catania等人的“Optimization of the Tradeoff Speed of the Internal Diode Between Switching and On‑Resistance in Gold‑and Platinum‑Implanted Power Metal‑Oxide‑Semiconductor Devices”(IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.39,NO.12,DECEMBER 1992)(以下称为“文献4”)中公开的方法或者类似方法。
可将通过铂的离子化所形成的铂离子用于本发明的铂注入。例如,V.Yu.Fominskii等人的“Ion Implantation of Platinum from Pulsed Laser Plasma for Fabrication of a Hydrogen Detector Based on an n‑6H‑SiC Crystal”(Published on“Semiconductors”(ISSN:1063‑7826;ISSN:1090‑6479),Volume 45,Number 5,685~692)(以下称为“文献5”)中公开的铂的离子化方法、A V Vodopyanov等人的“High Current Multicharged Metal Ion Source Using High Power Gyrotron Heating of Vacuum Arc Plasma”(Review of Scientific Instruments(2008),Volume:79,Issue:2,Pages:02B304)(以下称为“文献6”)中公开的铂的离子化方法等均可被用于本发明中的铂的离子化。
虽然以上列举了铂的离子化的具体方法和铂注入的具体方法的各种例子,但是铂的离子化和铂注入不限于这些具体方法。在此也可使用各种其它铂的离子化方法和铂注入方法。
此外,铂注入的各种参数不限于具体的参数,而是可根据器件尺寸和具体应用而改变,以获得适当的注入峰值深度和浓度。
根据本实施例的一种实施方式,铂注入的注入能量可以为5KeV~40KeV,注入倾角可以为0~10度,注入剂量可以为3×1013~5×1014原子/cm2,注入温度可以为‑100℃~20℃。注入峰值深度可例如为40埃~100埃。
根据本实施例的一种实施方式,在铂注入之后,可对衬底1进行预清洗,例如以便除去在衬底1上原本留有的氧化物(例如SiO2)。
之后,在衬底1中的注入有铂4的区域中沉积镍5,如图5b所示。可利用各种已知的沉积镍的方法,例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于金属沉积的方法是本领域中已知的,因此不在这里进行详细描述。
之后,在所述衬底中的注入有铂的所述特定区域中形成硅化镍。以下参照图5c~5e中的示意性截面图来描述形成硅化镍的过程。
根据本实施例,执行第一快速热处理(RTA1)以使得衬底1的材料(硅)与沉积的镍进行反应,形成高电阻镍硅化物6,如图5c中由虚线界定的示意性区域所示。高电阻镍硅化物6的电阻率高于硅化镍的电阻率。这种高电阻镍硅化物6例如包含Ni2Si。
根据本实施例的一种实施方式,第一快速热处理可为较低温度(例如,200℃~300℃)下的热处理。第一快速热处理可采用各种退火方式。例如,第一快速热处理可以是浸润式退火(soak annealing)、激光退火(laser annealing)或毫秒级退火。对于这些退火方法,可采用例如在B.Adams等人的“Characterization of Nickel SilicidesProduced by Millisecond Anneals”(15th IEEE InternationalConference on Advanced Thermal Processing of Semiconductors,RTP 2007,pp.155~160)(以下称为“文献7”)中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如A.Lauwers等人的“Ni Based Silicides for 45nm CMOS and beyond”(J.Materials Science and Engineering B 114‑115(2004)29‑41)(以下称为“文献8”)中所公开的低温退火方法。但是,也可以使用其它任何适当的快速热处理方法。
在执行第一快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5),如图5c所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如图5d所示。所述选择性蚀刻例如可以是湿法蚀刻。
根据本实施例,在进行选择性蚀刻以去除未反应得镍之后,执行第二快速热处理(RTA2)以使高电阻镍硅化物6继续反应而形成硅化镍(NiSi)7,如图5e所示。硅化镍7具有比高电阻镍硅化物6低的电阻率。即,第二快速热处理可用于使镍硅化物的电阻率降低。
根据本实施例的一种实施方式,第二快速热处理可为较高温度(例如,高于300℃,更特别地可为400℃~800℃,甚至可为800℃~1000℃)下的热处理。第二快速热处理可采用各种退火方式。例如,第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。对于这些退火方法,可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如W.Y Loh等人的“Selective Phase Modulation of NiSi using N‑ion implantation for high performance dopant‑segregated Source/Drain n‑Channel MOSFETs”(Symp.VLSI Technology Digest,2009)(以下称为“文献9”)中所公开的高温退火方法。但是,也可以使用其它任何适当的快速热处理方法。
经过上述参照图5a~5e描述的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据上述参照图5a~5e描述的本实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据参照图5a~5e描述的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第二实施例
现在将参照图6a~6b中的示意性截面图来描述根据本发明的第二实施例的半导体器件制造方法。
在第一实施例中,先在衬底1的特定区域中注入铂,然后在注入有铂的区域中沉积镍(图5a和5b)。第二实施例与第一实施例的不同之处在于,先在要注入铂的特定区域中沉积镍,然后在该特定区域中注入铂。即,在第二实施例中,注入铂的工艺和沉积镍的工艺被交换,如图6a和6b所示。
首先,在衬底1中的要注入铂的区域中沉积镍5,如图6a所示。可利用各种已知的沉积镍的方法,例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于金属沉积的方法是本领域中已知的,因此不在这里进行详细描述。
根据本实施例的一种实施方式,在沉积镍之前,可对衬底1进行预清洗,例如以便除去在衬底1上原本留有的氧化物(例如SiO2)。
然后,利用注入的方法将铂4注入到衬底1中的上述区域中,以便在该区域中具有铂4的分布,如图6b所示。
在衬底1是MOS晶体管的衬底的情况下,在铂注入之前,衬底1上例如可形成有栅极2,并且,衬底1中可包含源/漏掺杂区3。在这种情况下,上述的特定区域可以是源极侧和漏极侧的衬底区域。虽然图6a~6b示出了MOS晶体管作为本发明的示例性实施方式,但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基结(肖特基二极管)的半导体器件。
所述衬底1可以是硅衬底。
关于铂注入的方法,例如可参照文献4中公开的方法或者类似方法。
可将通过铂的离子化所形成的铂离子用于本发明的铂注入。例如,文献5中公开的铂的离子化方法、文献6中公开的铂的离子化方法等均可被用于本发明中的铂的离子化。
虽然以上列举了铂的离子化的具体方法和铂注入的具体方法的各种例子,但是铂的离子化和铂注入不限于这些具体方法。在此也可使用各种其它铂的离子化方法和铂注入方法。
此外,铂注入的各种参数不限于具体的参数,而是可根据器件尺寸和具体应用而改变,以获得适当的注入峰值深度和浓度。
根据本实施例的一种实施方式,铂注入的注入能量可以为5KeV~40KeV,注入倾角可以为0~10度,注入剂量可以为3×1013~5×1014原子/cm2,注入温度可以为‑100℃~20℃。注入峰值深度可例如为40埃~100埃。
注入铂之后的工艺(快速热处理工艺和选择性蚀刻工艺)可与第一实施例中的参照图5c~5e描述的工艺相同,因此不再重复描述。
此外,在本第二实施例中,各种部件的材料和工艺条件可与第一实施例中的相同,因此不再重复描述。
与第一实施例类似地,根据第二实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第二实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第二实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第三实施例
现在将参照图7中的示意性截面图来描述根据本发明的第三实施例的半导体器件制造方法。
在第一实施例中,沉积镍5(图5b)。第三实施例与第一实施例的不同之处在于,代替沉积镍5而沉积镍铂合金8,如图7所示。
除了沉积镍铂合金8以外的工艺、工艺条件、材料等均可与第一实施例中的相同,因此不再重复描述。
与第一实施例类似地,根据第三实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第三实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第三实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第四实施例
现在将参照图8中的示意性截面图来描述根据本发明的第四实施例的半导体器件制造方法。
在第二实施例中,沉积镍5(图6a)。第四实施例与第二实施例的不同之处在于,代替沉积镍5而沉积镍铂合金8,如图8所示。
除了沉积镍铂合金8以外的工艺、工艺条件、材料等均可与第二实施例中的相同,因此不再重复描述。
与第二实施例类似地,根据第四实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第四实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第四实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第五实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第五实施例的半导体器件制造方法。
在第一实施例中,经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c~5e)。第五实施例与第一实施例的不同之处在于,代替两步快速热处理,仅使用一步快速热处理来形成硅化镍,如图9a和9b所示。
本实施例中的注入铂和沉积镍的工艺、工艺条件和材料可与第一实施例中的相同。因此不再重复描述。
根据第一实施例,经过两步快速热处理(RTA1和RTA2)来形成硅化镍,其中,第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流,第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在要沉积镍的区域中充分地分布铂,解决了第一快速热处理主要解决的问题,因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例,执行快速热处理以使得衬底1的材料(硅)与沉积的镍进行反应而生成硅化镍7,如图9a所示。
根据本实施例的一种实施方式,该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如,高于300℃,更特别地可为400℃~800℃,甚至可为800℃~1000℃)下的热处理。对于此快速热处理的方法,可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如文献9中所公开的高温退火方法。但是,也可以使用其它任何适当的快速热处理方法。
在执行快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5),如图9a所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第一实施例类似地,根据第五实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第五实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第五实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第六实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第六实施例的半导体器件制造方法。
在第二实施例中,经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c~5e)。第六实施例与第二实施例的不同之处在于,代替两步快速热处理,仅使用一步快速热处理来形成硅化镍,如图9a和9b所示。
本实施例中的沉积镍和注入铂的工艺、工艺条件和材料可与第二实施例中的相同。因此不再重复描述。
根据第二实施例,经过两步快速热处理(RTA1和RTA2)来形成硅化镍,其中,第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流,第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在沉积有镍的区域中充分地分布铂,解决了第一快速热处理主要解决的问题,因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例,执行快速热处理以使得衬底1的材料(硅)与沉积的镍进行反应而生成硅化镍7,如图9a所示。
根据本实施例的一种实施方式,该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如,高于300℃,更特别地可为400℃~800℃,甚至可为800℃~1000℃)下的热处理。对于此快速热处理方法,可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如文献9中所公开的高温退火方法。但是,也可以使用其它任何适当的快速热处理方法。
在执行快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5),如图9a所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第二实施例类似地,根据第六实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第六实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第六实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第七实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第七实施例的半导体器件制造方法。
在第三实施例中,经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c~5e)。第七实施例与第三实施例的不同之处在于,代替两步快速热处理,仅使用一步快速热处理来形成硅化镍,如图9a和9b所示。
本实施例中的注入铂和沉积镍铂合金的工艺、工艺条件和材料可与第三实施例中的相同。因此不再重复描述。
根据第三实施例,经过两步快速热处理(RTA1和RTA2)来形成硅化镍,其中,第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流,第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在沉积有镍铂合金的区域中充分地分布铂,解决了第一快速热处理主要解决的问题,因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例,执行快速热处理以使得衬底1的材料(硅)与沉积的镍铂合金中的镍进行反应而生成硅化镍7,如图9a所示。
根据本实施例的一种实施方式,该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如,高于300℃,更特别地可为400℃~800℃,甚至可为800℃~1000℃)下的热处理。对于此快速热处理方法,可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如文献9中所公开的高温退火方法。但是,也可以使用其它任何适当的热处理方法。
在执行快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5),如图9a所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第三实施例类似地,根据第七实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第七实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第七实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
第八实施例
现在将参照图9a和9b中的示意性截面图来描述根据本发明的第八实施例的半导体器件制造方法。
在第四实施例中,经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c~5e)。第八实施例与第四实施例的不同之处在于,代替两步快速热处理,仅使用一步快速热处理来形成硅化镍,如图9a和9b所示。
本实施例中的沉积镍铂合金和注入铂的工艺、工艺条件和材料可与第四实施例中的相同。因此不再重复描述。
根据第四实施例,经过两步快速热处理(RTA1和RTA2)来形成硅化镍,其中,第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流,第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入铂而在沉积有镍铂合金的区域中充分地分布铂,解决了第一快速热处理主要解决的问题,因此可仅用一步快速热处理来生成电阻率较低的硅化镍。
根据本实施例,执行快速热处理以使得衬底1的材料(硅)与沉积的镍铂合金中的镍进行反应而生成硅化镍7,如图9a所示。
根据本实施例的一种实施方式,该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如,高于300℃,更特别地可为400℃~800℃,甚至可为800℃~1000℃)下的热处理。对于此快速热处理方法,可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如文献9中所公开的高温退火方法。但是,也可以使用其它任何适当的快速热处理方法。
在执行快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5),如图9a所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第四实施例类似地,根据第七实施例的工艺步骤,可形成在含有硅化镍的衬底区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基二极管)。
根据第八实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。
进一步地,根据第八实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。
至此,已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
例如,虽然以上参照附图描述了单个半导体器件的结构及其制造工艺,但是,上述结构和工艺可用于半导体器件阵列中的多个半导体器件(例如CMOS晶体管)。在这种情况下,可通过上述制造工艺在同一衬底上同时形成多个具有硅化镍区域的半导体器件。
此外,虽然以上描述了铂的离子化、铂注入以及快速热处理的具体方法示例和参数,但是本发明不限于这些具体的方法示例和参数。各种其它工艺和参数也可在本发明中使用。
此外,虽然以上描述了沉积镍或镍铂合金以用于通过热处理而形成硅化镍,但是也可以采用注入的方式向衬底中引入镍并且类似地通过热处理而形成硅化镍。
此外,虽然在前文中没有描述,但是在衬底中沉积或者注入镍或镍铂合金之后,为了防止镍氧化,可在镍或镍铂合金之上沉积氮化钛(TiN)以便将镍与氧气隔离。之后,可在选择性蚀刻中去除该氮化钛。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

半导体器件和用于制造半导体器件的方法.pdf_第1页
第1页 / 共24页
半导体器件和用于制造半导体器件的方法.pdf_第2页
第2页 / 共24页
半导体器件和用于制造半导体器件的方法.pdf_第3页
第3页 / 共24页
点击查看更多>>
资源描述

《半导体器件和用于制造半导体器件的方法.pdf》由会员分享,可在线阅读,更多相关《半导体器件和用于制造半导体器件的方法.pdf(24页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102856177 A (43)申请公布日 2013.01.02 C N 1 0 2 8 5 6 1 7 7 A *CN102856177A* (21)申请号 201110173872.4 (22)申请日 2011.06.27 H01L 21/265(2006.01) H01L 21/336(2006.01) H01L 29/36(2006.01) H01L 29/08(2006.01) H01L 29/78(2006.01) (71)申请人中芯国际集成电路制造(北京)有限 公司 地址 100176 北京市大兴区经济技术开发区 文昌大道18号 (72)发明人吴兵 (7。

2、4)专利代理机构中国国际贸易促进委员会专 利商标事务所 11038 代理人魏小薇 (54) 发明名称 半导体器件和用于制造半导体器件的方法 (57) 摘要 本发明公开一种半导体器件和用于制造半导 体器件的方法。常规上,通过在器件衬底中沉积铂 来抑制硅化镍中的镍的扩散。用沉积的方式引入 铂使得铂仅停留在表层,而无法有效地在所需的 深度上抑制镍的扩散。根据本发明,通过在衬底中 注入铂并且在所述衬底中的注入有铂的区域中形 成硅化镍,形成半导体器件。通过利用本发明,铂 可分布在所需要的深度范围中,从而更加有效地 抑制镍的扩散。 (51)Int.Cl. 权利要求书3页 说明书12页 附图8页 (19)中。

3、华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 3 页 说明书 12 页 附图 8 页 1/3页 2 1.一种半导体器件的制造方法,包括: 在衬底中注入铂;和 在所述衬底中的注入有铂的区域中形成硅化镍。 2.如权利要求1所述的方法,其中 所述衬底是硅衬底, 该方法还包括在注入有铂的区域中引入镍的步骤,以及 形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。 3.如权利要求1所述的方法,其中 所述衬底是硅衬底, 该方法还包括在注入铂之前在要注入铂的区域中引入镍的步骤,以及 形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。 4.如权利要求1所述的方法,其中 所述衬底是硅衬底, 。

4、该方法还包括在注入有铂的区域中沉积镍铂合金的步骤,以及 形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。 5.如权利要求1所述的方法,其中 所述衬底是硅衬底, 该方法还包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及 形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。 6.如权利要求1所述的方法,其中 所述衬底是硅衬底, 该方法还包括在注入有铂的区域中引入镍的步骤,以及 形成硅化镍的所述步骤包括: 执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物; 执行选择性蚀刻以去除未反应的镍;和 执行第二快速热处理以形成硅化镍。 7.如权利要求1所述的方法,其中 所述衬底是硅衬底,。

5、 该方法还包括在注入铂之前在要注入铂的区域中引入镍的步骤,以及 形成硅化镍的所述步骤包括: 执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物; 执行选择性蚀刻以去除未反应的镍;和 执行第二快速热处理以形成硅化镍。 8.如权利要求1所述的方法,其中 所述衬底是硅衬底, 该方法还包括在注入有铂的区域中沉积镍铂合金的步骤,以及 形成硅化镍的所述步骤包括: 执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物; 执行选择性蚀刻以去除未反应的镍;和 权 利 要 求 书CN 102856177 A 2/3页 3 执行第二快速热处理以形成硅化镍。 9.如权利要求1所述的方法,其中 所述衬底是硅衬。

6、底, 该方法还包括在注入铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及 形成硅化镍的所述步骤包括: 执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物; 执行选择性蚀刻以去除未反应的镍;和 执行第二快速热处理以形成硅化镍。 10.如权利要求69中任一项所述的方法,其中 所述第一快速热处理是浸润式退火、激光退火或毫秒级退火,所述第二快速热处理是 浸润式退火、激光退火或毫秒级退火。 11.如权利要求25中任一项所述的方法,其中 所述快速热处理是激光退火。 12.如权利要求1所述的方法,其中 铂的所述注入的注入能量为5KeV40KeV,注入倾角为010度,注入剂量为 310 13 510 1。

7、4 原子/cm 2 ,注入温度为-10020,注入峰值深度为40埃100埃。 13.如权利要求1所述的方法,其中 所述区域与所述衬底的半导体材料形成肖特基结。 14.如权利要求1所述的方法,其中 所述区域是与晶体管的源极或漏极对应的衬底区域。 15.一种半导体器件,包括: 衬底,所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有铂, 其中,所述含有硅化镍的区域的第一深度处的铂浓度大于第二深度处的铂浓度,所述 第二深度比第一深度浅。 16.如权利要求15所述的半导体器件,其中 所述区域与所述衬底的半导体材料形成肖特基结。 17.如权利要求15所述的半导体器件,其中 所述区域是与晶体管的。

8、源极或漏极对应的衬底区域。 18.如权利要求15所述的半导体器件,其中 所述铂是通过注入而引入到所述区域中的,注入能量为5KeV40KeV,注入倾角为0 10度,注入剂量为310 13 510 14 原子/cm 2 ,注入温度为-10020,注入峰值深度 为40埃100埃。 19.一种半导体器件,包括: 衬底,所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有注入的铂。 20.如权利要求19所述的半导体器件,其中 所述区域与所述衬底的半导体材料形成肖特基结。 21.如权利要求19所述的半导体器件,其中 所述区域是与晶体管的源极或漏极对应的衬底区域。 22.如权利要求19所述的半导体器。

9、件,其中 权 利 要 求 书CN 102856177 A 3/3页 4 所述注入的注入能量为5KeV40KeV,注入倾角为010度,注入剂量为310 13 510 14 原子/cm 2 ,注入温度为-10020,注入峰值深度为40埃100埃。 权 利 要 求 书CN 102856177 A 1/12页 5 半导体器件和用于制造半导体器件的方法 技术领域 0001 本发明涉及半导体器件和用于制造半导体器件的方法。更特别地,本发明涉及包 含硅化镍的半导体器件和该半导体器件的制造方法。 背景技术 0002 与钛或钴的硅化物相比,硅化镍具有很多优点。例如,硅化镍具有低的电阻率、低 的硅消耗量以及良好的。

10、拉应力性能。此外,硅化镍可在较低温度下形成并且几乎没有线宽 效应。由于硅化镍的这些优点,近年来,硅化镍(NiSi)已被广泛应用于半导体器件中。例 如,硅化镍适于用作高级CMOS(互补金属氧化物半导体)技术中的肖特基势垒接触材料,以 与硅形成肖特基结(肖特基二极管)。 0003 然而,与钛和钴等金属相比,硅化镍具有较差的热稳定性,即,其中的镍很容易扩 散。例如,在CMOS技术中,在重掺杂注入的情况下,如果缺乏损伤修复机制,那么即使在诸 如250300的低温工艺窗中,镍仍然是容易扩散的。 0004 镍的扩散例如可能造成管状缺陷(piping)和尖峰状缺陷(spiking)。这些缺陷可 能导致MOS。

11、晶体管中的泄漏电流,从而使得器件的性能降低并且成品率下降。 0005 图1示出了MOS晶体管中的镍扩散导致的缺陷的示意图。如图1所示,镍的扩散 可能导致横向的(向着沟道区域的)管状缺陷,从而导致泄露电流的产生。 0006 已知在用于形成硅化镍的相关工艺中,沉积镍与铂的合金可以减小镍与硅的比 率,从而改善硅化镍的热稳定性,防止镍的扩散。例如,在Takao Marukame等人的“Impact of Platinum Incorporation on Thermal Stability and Interface Resistance in NiSi/Si Junctions based on F。

12、irst-principles Calculation”(IEEE International Electron Devices Meeting(IEDM),2008 IEEE International,pp.14)(以下称为“文 献1”)中,通过第一性原理计算讨论了铂对硅化镍的热稳定性的可能改善原因。 0007 在C.Ortolland等人的“Silicide Yield Improvement with NiPtSi Formation by Laser Anneal for Advanced Low Power Platform CMOS Technology”(IEEE Intern。

13、ational Electron Devices Meeting(IEDM),2009 IEEE International,pp.1 4)(以下称为“文献2”)中,公开了通过在硅衬底中沉积镍与铂的合金来减轻镍扩散的 技术。在Yi-Wei Chen等人的“Advances on 32nm NiPt Salicide Process”(17 th IEEE International Conference on Advanced Thermal Processing of Semiconductors-RTP 2009,pp.14)(以下称为“文献3”)中也公开了通过在硅衬底中沉积镍与铂的合金来。

14、减 轻镍扩散的技术。 发明内容 0008 如上所述,在文献2和3中的常规技术中,在用于形成硅化镍的相关工艺中,通过 在硅衬底中沉积镍与铂的合金来减轻镍扩散。 0009 然而,本发明的发明人发现,由于常规技术使用诸如溅射之类的方法来沉积镍与 说 明 书CN 102856177 A 2/12页 6 铂的合金,因此在形成硅化镍之后,铂仅仅停留在硅化镍的表层。随着在衬底中的深度的增 大,铂的原子百分比大大减小。图2是根据常规技术的半导体器件的铂原子百分比和镍原 子百分比关于衬底中的深度的示意图(衬底中还含有诸如硅原子之类的其他类型的原子, 但是未在图中示出)。图2中的横坐标代表在衬底中的深度,纵坐标代。

15、表衬底中的原子百分 比。如图2所示,通过根据常规技术沉积镍与铂的合金,在镍的原子百分比峰值深度处,铂 的原子百分比已减小为零。从而,在镍仍具有可观的原子百分比的深度处,已几乎不存在能 够防止镍的扩散的铂。因此,即使利用文献2和3的方法来沉积镍与铂的合金,仍不能令人 满意地改善硅化镍的热稳定性。 0010 因此,需要提出一种新的技术来解决上述现有技术中的技术问题。 0011 根据本发明的第一方面,本发明提供一种半导体器件,该半导体器件包括:衬底, 所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有铂,其中,所述含有硅 化镍的区域的第一深度处的铂浓度大于第二深度处的铂浓度,所述第二深度比。

16、第一深度 浅。 0012 根据本发明的另一方面,本发明提供一种半导体器件,该半导体器件包括:衬底, 所述衬底中具有含有硅化镍的区域,所述含有硅化镍的区域中分布有注入的铂。 0013 根据本发明的另一方面,本发明提供一种半导体器件的制造方法,该方法包括:在 衬底中注入铂;和在所述衬底中的注入有铂的区域中形成硅化镍。 0014 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 有铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括执行快速热处理以形 成硅化镍。 0015 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 铂之前在要注入铂的区域中引入。

17、镍的步骤,以及,形成硅化镍的所述步骤可以包括执行快 速热处理以形成硅化镍。 0016 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 有铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括执行快速热处 理以形成硅化镍。 0017 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括 执行快速热处理以形成硅化镍。 0018 根据本发明的一种实施方式,上述的快速热处理可以是激光退火。 0019 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 。

18、有铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括:执行第一快速热处理 以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍;和执行 第二快速热处理以形成硅化镍。 0020 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 铂之前在要注入铂的区域中引入镍的步骤,以及,形成硅化镍的所述步骤可以包括:执行第 一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应 的镍;和执行第二快速热处理以形成硅化镍。 0021 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 说 明 书CN 102856177 A 。

19、3/12页 7 有铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括:执行第一快速 热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除未反应的镍; 和执行第二快速热处理以形成硅化镍。 0022 根据本发明的一种实施方式,所述衬底可以是硅衬底,该方法还可以包括在注入 铂之前在要注入铂的区域中沉积镍铂合金的步骤,以及,形成硅化镍的所述步骤可以包括: 执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物;执行选择性蚀刻以去除 未反应的镍;和执行第二快速热处理以形成硅化镍。 0023 根据本发明的一种实施方式,所述第一快速热处理可以是浸润式退火、激光退火 或毫秒级退火。

20、,所述第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。 0024 根据本发明的一种实施方式,铂的所述注入的注入能量可以为5KeV40KeV, 注入倾角可以为010度,注入剂量可以为310 13 510 14 原子/cm 2 ,注入温度可以 为-10020,注入峰值深度可以为40埃100埃。 0025 根据本发明的一种实施方式,所述区域可以与所述衬底的半导体材料形成肖特基 结。 0026 根据本发明的一种实施方式,所述区域可以是与晶体管的源极或漏极对应的衬底 区域。 0027 根据本发明的半导体器件和用于制造半导体器件的方法,由于铂不仅仅存在于硅 化镍的表层,而是可在一定深度中仍具有铂的分。

21、布,因此,与上述的文献2和3中的常规技 术相比,能够在衬底中的更大的深度范围中有效地改善硅化镍的热稳定性,以抑制镍的扩 散。 0028 由此,可更加有效地抑制管状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件 损伤和性能劣化。 0029 通过参照附图阅读以下的示例性实施方式,本领域技术人员将能够清楚理解本发 明的潜在的其它特征及其技术效果。 附图说明 0030 在附图中,通过举例的方式而不是通过限制的方式图示了本发明,在这些附图中, 类似的附图标记表示类似的要素,其中: 0031 图1示出了MOS晶体管中的镍扩散导致的缺陷的示意图; 0032 图2是根据现有技术的半导体器件的铂分布和镍分布关于衬。

22、底中的深度的示意 图; 0033 图3示出根据本发明的半导体器件制造方法的流程图; 0034 图4是根据本发明的半导体器件的铂分布和镍分布关于衬底中的深度的示意图; 0035 图5a5e是示意性地示出根据本公开的第一实施例的制造半导体器件的工艺流 程的示意性截面图; 0036 图6a和6b是示意性地示出根据本公开的第二实施例的制造半导体器件的工艺流 程的示意性截面图; 0037 图7是示意性地示出根据本公开的第三实施例的制造半导体器件的工艺流程的 示意性截面图; 说 明 书CN 102856177 A 4/12页 8 0038 图8是示意性地示出根据本公开的第四实施例的制造半导体器件的工艺流程。

23、的 示意性截面图。 0039 图9a和9b各自是示意性地示出根据本公开的第五实施例第八实施例的制造半 导体器件的工艺流程的示意性截面图。 具体实施方式 0040 现在将参照附图详细描述本公开的实施方式。 0041 在以下的描述中,出于说明的目的而阐述了大量的具体细节以便提供对本发明的 更透彻的理解。但是很显然,可以在缺少这些具体细节中的一个或多个的情况下实施本发 明。此外,为了避免过于冗长的描述掩盖、混淆或模糊本发明的实质,不详细描述已公知的 结构和设备。 0042 图3示出根据本发明的半导体器件制造方法的流程图。如图3所示,根据本发明, 在步骤S1中,利用离子注入的方法将铂注入到器件衬底中。。

24、之后,在步骤S2中,在所述衬 底中的注入有铂的区域中形成硅化镍。请注意,在本文中,“形成硅化镍”指的是生成硅化镍 这一化合物。经过上述步骤S1和S2,可形成在含有硅化镍的衬底区域中分布有铂的半导体 器件。 0043 根据图3所示的本发明的半导体器件制造方法,由于使用离子注入方法注入铂, 所以可以将注入峰值深度控制为期望的值,并且,与使用沉积方法沉积铂的现有技术方案 相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面中。 0044 图4是根据本发明的半导体器件的铂分布和镍分布关于衬底深度的示意图。如图 4所示,铂注入的注入峰值深度可被设置为适当的值,使得在镍的原子百分比。

25、具有可观值的 深度范围内,仍具有可观的铂的原子百分比。 0045 从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的 扩散。 0046 进一步地,根据本发明的半导体器件能够具有更少的管状缺陷和尖峰状缺陷,从 而减轻泄漏电流带来的器件损伤和性能劣化。 0047 第一实施例 0048 现在将参照图5a5e中的示意性截面图来描述根据本发明的第一实施例的半导 体器件制造方法。 0049 首先,利用注入的方法将铂注入到衬底1中,以便在衬底1中的特定区域中具有铂 4的分布,如图5a所示。 0050 在衬底1是MOS晶体管的衬底的情况下,在铂注入之前,衬底1上例如可形成有栅 极2,并且,。

26、衬底1中可包含源/漏掺杂区3。在这种情况下,上述的特定区域可以是源极侧 和漏极侧的衬底区域。虽然图5aSe示出了MOS晶体管作为本发明的示例性实施方式, 但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基 结(肖特基二极管)的半导体器件。 0051 所述衬底1可以是硅衬底。 0052 关于铂注入的方法,例如可参照Marisa Francesca Catania等人的 “Optimization of the Tradeoff Speed of the Internal Diode Between Switching and 说 明 书CN 102856177 A 。

27、5/12页 9 On-Resistance in Gold-and Platinum-Implanted Power Metal-Oxide-Semiconductor Devices”(IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.39,NO.12,DECEMBER 1992)(以 下称为“文献4”)中公开的方法或者类似方法。 0053 可将通过铂的离子化所形成的铂离子用于本发明的铂注入。例如,V.Yu. Fominskii等人的“Ion Implantation of Platinum from Pulsed Laser Plasma for Fabr。

28、ication of a Hydrogen Detector Based on an n-6H-SiC Crystal”(Published on“Semiconductors”(ISSN:1063-7826;ISSN:1090-6479),Volume 45,Number 5,685 692)(以下称为“文献5”)中公开的铂的离子化方法、A V Vodopyanov等人的“High Current Multicharged Metal Ion Source Using High Power Gyrotron Heating of Vacuum Arc Plasma”(Review of Sc。

29、ientific Instruments(2008),Volume:79,Issue:2, Pages:02B304)(以下称为“文献6”)中公开的铂的离子化方法等均可被用于本发明中的 铂的离子化。 0054 虽然以上列举了铂的离子化的具体方法和铂注入的具体方法的各种例子,但是铂 的离子化和铂注入不限于这些具体方法。在此也可使用各种其它铂的离子化方法和铂注入 方法。 0055 此外,铂注入的各种参数不限于具体的参数,而是可根据器件尺寸和具体应用而 改变,以获得适当的注入峰值深度和浓度。 0056 根据本实施例的一种实施方式,铂注入的注入能量可以为5KeV40KeV,注入倾 角可以为010度,注。

30、入剂量可以为310 13 510 14 原子/cm 2 ,注入温度可以为-100 20。注入峰值深度可例如为40埃100埃。 0057 根据本实施例的一种实施方式,在铂注入之后,可对衬底1进行预清洗,例如以便 除去在衬底1上原本留有的氧化物(例如SiO 2 )。 0058 之后,在衬底1中的注入有铂4的区域中沉积镍5,如图5b所示。可利用各种已知 的沉积镍的方法,例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由 于金属沉积的方法是本领域中已知的,因此不在这里进行详细描述。 0059 之后,在所述衬底中的注入有铂的所述特定区域中形成硅化镍。以下参照图5c 5e中的示意性截面图来描述。

31、形成硅化镍的过程。 0060 根据本实施例,执行第一快速热处理(RTA1)以使得衬底1的材料(硅)与沉积的 镍进行反应,形成高电阻镍硅化物6,如图5c中由虚线界定的示意性区域所示。高电阻镍硅 化物6的电阻率高于硅化镍的电阻率。这种高电阻镍硅化物6例如包含Ni 2 Si。 0061 根据本实施例的一种实施方式,第一快速热处理可为较低温度(例如,200 300)下的热处理。第一快速热处理可采用各种退火方式。例如,第一快速热处理可以是 浸润式退火(soak annealing)、激光退火(laser annealing)或毫秒级退火。对于这些退 火方法,可采用例如在B.Adams等人的“Charac。

32、terization of Nickel SilicidesProduced by Millisecond Anneals”(15 th IEEE InternationalConference on Advanced Thermal Processing of Semiconductors,RTP 2007,pp.155160)(以下称为“文献7”)中公开的 毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如A.Lauwers 等人的“Ni Based Silicides for 45nm CMOS and beyond”(J.Materials Science and 。

33、Engineering B 114-115(2004)29-41)(以下称为“文献8”)中所公开的低温退火方法。但 说 明 书CN 102856177 A 6/12页 10 是,也可以使用其它任何适当的快速热处理方法。 0062 在执行第一快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍 5(未形成硅化物的镍5),如图5c所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如 图5d所示。所述选择性蚀刻例如可以是湿法蚀刻。 0063 根据本实施例,在进行选择性蚀刻以去除未反应得镍之后,执行第二快速热处理 (RTA2)以使高电阻镍硅化物6继续反应而形成硅化镍(NiSi)7,如图5e所。

34、示。硅化镍7具 有比高电阻镍硅化物6低的电阻率。即,第二快速热处理可用于使镍硅化物的电阻率降低。 0064 根据本实施例的一种实施方式,第二快速热处理可为较高温度(例如,高于 300,更特别地可为400800,甚至可为8001000)下的热处理。第二快速热 处理可采用各种退火方式。例如,第二快速热处理可以是浸润式退火、激光退火或毫秒级退 火。对于这些退火方法,可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3 中各自公开的退火方法。此外,也可采用如W.Y Loh等人的“Selective Phase Modulation of NiSi using N-ion implantation。

35、 for high performance dopant-segregated Source/ Drain n-Channel MOSFETs”(Symp.VLSI Technology Digest,2009)(以下称为“文献9”) 中所公开的高温退火方法。但是,也可以使用其它任何适当的快速热处理方法。 0065 经过上述参照图5a5e描述的工艺步骤,可形成在含有硅化镍的衬底区域中分 布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特 基结(肖特基二极管)。 0066 根据上述参照图5a5e描述的本实施例的半导体器件制造方法,由于通过铂的 注入而非铂的沉积而引入铂。

36、,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子 百分比)大于比第一深度浅的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有 浓度峰值,如图4所示。由于使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术 方案相比,铂原子在衬底深度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表 面区域中。从而,能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的 扩散。 0067 进一步地,根据参照图5a5e描述的方法制造的半导体器件能够具有更少的管 状缺陷和尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。 0068 第二实施例 0069 现在将参照图6a6b中的示意性截。

37、面图来描述根据本发明的第二实施例的半导 体器件制造方法。 0070 在第一实施例中,先在衬底1的特定区域中注入铂,然后在注入有铂的区域中沉 积镍(图5a和5b)。第二实施例与第一实施例的不同之处在于,先在要注入铂的特定区域 中沉积镍,然后在该特定区域中注入铂。即,在第二实施例中,注入铂的工艺和沉积镍的工 艺被交换,如图6a和6b所示。 0071 首先,在衬底1中的要注入铂的区域中沉积镍5,如图6a所示。可利用各种已知的 沉积镍的方法,例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于 金属沉积的方法是本领域中已知的,因此不在这里进行详细描述。 0072 根据本实施例的一种实施方式。

38、,在沉积镍之前,可对衬底1进行预清洗,例如以便 除去在衬底1上原本留有的氧化物(例如SiO 2 )。 说 明 书CN 102856177 A 10 7/12页 11 0073 然后,利用注入的方法将铂4注入到衬底1中的上述区域中,以便在该区域中具有 铂4的分布,如图6b所示。 0074 在衬底1是MOS晶体管的衬底的情况下,在铂注入之前,衬底1上例如可形成有栅 极2,并且,衬底1中可包含源/漏掺杂区3。在这种情况下,上述的特定区域可以是源极侧 和漏极侧的衬底区域。虽然图6a6b示出了MOS晶体管作为本发明的示例性实施方式, 但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍。

39、形成肖特基 结(肖特基二极管)的半导体器件。 0075 所述衬底1可以是硅衬底。 0076 关于铂注入的方法,例如可参照文献4中公开的方法或者类似方法。 0077 可将通过铂的离子化所形成的铂离子用于本发明的铂注入。例如,文献5中公开 的铂的离子化方法、文献6中公开的铂的离子化方法等均可被用于本发明中的铂的离子 化。 0078 虽然以上列举了铂的离子化的具体方法和铂注入的具体方法的各种例子,但是铂 的离子化和铂注入不限于这些具体方法。在此也可使用各种其它铂的离子化方法和铂注入 方法。 0079 此外,铂注入的各种参数不限于具体的参数,而是可根据器件尺寸和具体应用而 改变,以获得适当的注入峰值深。

40、度和浓度。 0080 根据本实施例的一种实施方式,铂注入的注入能量可以为5KeV40KeV,注入倾 角可以为010度,注入剂量可以为310 13 510 14 原子/cm 2 ,注入温度可以为-100 20。注入峰值深度可例如为40埃100埃。 0081 注入铂之后的工艺(快速热处理工艺和选择性蚀刻工艺)可与第一实施例中的参 照图5c5e描述的工艺相同,因此不再重复描述。 0082 此外,在本第二实施例中,各种部件的材料和工艺条件可与第一实施例中的相同, 因此不再重复描述。 0083 与第一实施例类似地,根据第二实施例的工艺步骤,可形成在含有硅化镍的衬底 区域中分布有铂的半导体器件。例如,所形。

41、成的半导体器件中的含有硅化镍的区域可与硅 形成肖特基结(肖特基二极管)。 0084 根据第二实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入 铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅 的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于 使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深 度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底 中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。 0085 进一步地,根据第二实施例的方法制造的半导体器。

42、件能够具有更少的管状缺陷和 尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。 0086 第三实施例 0087 现在将参照图7中的示意性截面图来描述根据本发明的第三实施例的半导体器 件制造方法。 0088 在第一实施例中,沉积镍5(图5b)。第三实施例与第一实施例的不同之处在于,代 说 明 书CN 102856177 A 11 8/12页 12 替沉积镍5而沉积镍铂合金8,如图7所示。 0089 除了沉积镍铂合金8以外的工艺、工艺条件、材料等均可与第一实施例中的相同, 因此不再重复描述。 0090 与第一实施例类似地,根据第三实施例的工艺步骤,可形成在含有硅化镍的衬底 区域中分布有铂的半导。

43、体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅 形成肖特基结(肖特基二极管)。 0091 根据第三实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入 铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅 的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于 使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深 度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底 中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。 0092 进一步地,根据第三实施例的。

44、方法制造的半导体器件能够具有更少的管状缺陷和 尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。 0093 第四实施例 0094 现在将参照图8中的示意性截面图来描述根据本发明的第四实施例的半导体器 件制造方法。 0095 在第二实施例中,沉积镍5(图6a)。第四实施例与第二实施例的不同之处在于,代 替沉积镍5而沉积镍铂合金8,如图8所示。 0096 除了沉积镍铂合金8以外的工艺、工艺条件、材料等均可与第二实施例中的相同, 因此不再重复描述。 0097 与第二实施例类似地,根据第四实施例的工艺步骤,可形成在含有硅化镍的衬底 区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍。

45、的区域可与硅 形成肖特基结(肖特基二极管)。 0098 根据第四实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入 铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅 的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于 使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深 度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底 中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。 0099 进一步地,根据第四实施例的方法制造的半导体器件能够具有更少的管状缺陷和 。

46、尖峰状缺陷,从而减轻泄漏电流带来的器件损伤和性能劣化。 0100 第五实施例 0101 现在将参照图9a和9b中的示意性截面图来描述根据本发明的第五实施例的半导 体器件制造方法。 0102 在第一实施例中,经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅 化镍(图5c5e)。第五实施例与第一实施例的不同之处在于,代替两步快速热处理,仅使 用一步快速热处理来形成硅化镍,如图9a和9b所示。 0103 本实施例中的注入铂和沉积镍的工艺、工艺条件和材料可与第一实施例中的相 说 明 书CN 102856177 A 12 9/12页 13 同。因此不再重复描述。 0104 根据第一实施例,经过两步。

47、快速热处理(RTA1和RTA2)来形成硅化镍,其中,第一 快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流,第二快速热处理可形成 电阻率低的硅化镍。由于根据本发明通过注入铂而在要沉积镍的区域中充分地分布铂,解 决了第一快速热处理主要解决的问题,因此可仅用一步快速热处理来生成电阻率较低的硅 化镍。 0105 根据本实施例,执行快速热处理以使得衬底1的材料(硅)与沉积的镍进行反应 而生成硅化镍7,如图9a所示。 0106 根据本实施例的一种实施方式,该快速热处理例如可以是激光退火。该快速热 处理可为较高温度(例如,高于300,更特别地可为400800,甚至可为800 1000)下的热处理。。

48、对于此快速热处理的方法,可采用例如在文献7中公开的毫秒级退 火方法或者文献2和文献3中各自公开的退火方法。此外,也可采用如文献9中所公开的 高温退火方法。但是,也可以使用其它任何适当的快速热处理方法。 0107 在执行快速热处理之后,衬底1中所述特定区域中仍可能残留有未反应的镍5(未 形成硅化物的镍5),如图9a所示。因此,执行选择性蚀刻(SE)以去除未反应的镍,如图9b 所示。所述选择性蚀刻例如可以是湿法蚀刻。 0108 与第一实施例类似地,根据第五实施例的工艺步骤,可形成在含有硅化镍的衬底 区域中分布有铂的半导体器件。例如,所形成的半导体器件中的含有硅化镍的区域可与硅 形成肖特基结(肖特基二极管)。 0109 根据第五实施例的半导体器件制造方法,由于通过铂的注入而非铂的沉积而引入 铂,因此,所述含有硅化镍的区域的第一深度处的铂浓度(原子百分比)大于比第一深度浅 的第二深度处的铂浓度(原子百分比),即,铂在衬底内部具有浓度峰值,如图4所示。由于 使用注入方法注入铂,因此与使用沉积方法沉积铂的现有技术方案相比,铂原子在衬底深 度上可具有更加宽广的分布范围,而非仅仅停留在硅化镍的表面区域中。从而,能够在衬底 中的更大的区域中有效地改善硅化镍的热稳定性,以抑制镍的扩散。 0110 进一步地,根据第五实施例的方法制造的半导体器件能够具有更少的管状缺陷和 尖峰状。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1