在半导体制造工艺中形成硬掩模的方法.pdf

上传人:Y94****206 文档编号:4331347 上传时间:2018-09-13 格式:PDF 页数:16 大小:774.08KB
返回 下载 相关 举报
摘要
申请专利号:

CN201110131583.8

申请日:

2011.05.20

公开号:

CN102789968A

公开日:

2012.11.21

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):H01L 21/027申请日:20110520|||公开

IPC分类号:

H01L21/027; H01L21/033; H01L21/3105

主分类号:

H01L21/027

申请人:

中芯国际集成电路制造(北京)有限公司

发明人:

洪中山

地址:

100176 北京市大兴区经济技术开发区文昌大道18号

优先权:

专利代理机构:

中国国际贸易促进委员会专利商标事务所 11038

代理人:

马浩

PDF下载: PDF下载
内容摘要

公开了一种在半导体制造工艺中形成硬掩模的方法,包括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部;以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁;去除第二材料层;去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模。本发明的一个优点在于,可以在同一芯片上获得大于或等于最小线条宽度的任意宽度的硬掩模图案,从而能够满足对不同图案密度的要求。

权利要求书

1.一种在半导体制造工艺中形成硬掩模的方法,包括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部;以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁;去除第二材料层;和去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模。2.如权利要求1所述的方法,其中,所述图案化的第一材料层和第二材料层的图案为线条状图案。3.如权利要求2所述的方法,其中,第一材料层的所述预定区域中至少一部分图案的线条宽度大于所述预定宽度的2倍。4.如权利要求1所述的方法,其中,在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括:在待蚀刻材料层上沉积第一材料层;在第一材料层上沉积第二材料层;对第二材料层进行光刻和刻蚀,以使得第二材料层仅覆盖第一材料层的预定区域的顶部;和对第一材料层进行光刻和刻蚀以得到图案化的第一材料层,其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。5.如权利要求1所述的方法,其中,在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括:在待蚀刻材料层上沉积第一材料层;在第一材料层上沉积第二材料层;进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层;和去除在第一材料层的所述预定区域以外的区域上的第二材料层,其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。6.如权利要求1所述的方法,其中,第一材料层的材料是硅或金属。7.如权利要求1所述的方法,其中,第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。8.如权利要求1所述的方法,其中,改变第一材料层的暴露的顶部和侧部的性质包括:对第一材料层的暴露的顶部和侧部进行掺杂。9.如权利要求8所述的方法,其中,利用注入来进行掺杂。10.如权利要求1所述的方法,其中,第一材料层的材料是硅,并且,改变第一材料层的暴露的顶部和侧部的性质包括:通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质。11.如权利要求10所述的方法,其中,所述自对准硅化物工艺包括步骤:沉积金属层、退火、以及去除不反应的金属层。12.如权利要求11所述的方法,其中,所述金属是镍、钴或钛。13.如权利要求1所述的方法,其中,改变第一材料层的暴露的顶部和侧部的性质包括:通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。14.如权利要求13所述的方法,其中,所述反应气体是包含氧气的气体或包含氨气的气体。15.如权利要求13所述的方法,其中所述处理是热处理。16.如权利要求13所述的方法,其中所述处理是等离子处理。17.一种制造半导体器件的方法,包括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部;以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁;去除第二材料层;去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模;利用所述硬掩模,图案化所述待蚀刻材料层;和去除所述硬掩模。18.如权利要求17所述的方法,其中,所述待蚀刻材料层的材料是多晶硅,第一材料层的材料是硅或金属,第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。19.如权利要求17所述的方法,其中,在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括:在待蚀刻材料层上沉积第一材料层;在第一材料层上沉积第二材料层;进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层;和去除在第一材料层的所述预定区域以外的区域上的第二材料层,其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。20.如权利要求17所述的方法,其中,改变第一材料层的暴露的顶部和侧部的性质包括以下至少一项:对第一材料层的暴露的顶部和侧部进行掺杂来改变第一材料层的暴露的顶部和侧部的性质;通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质;和通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。

说明书

在半导体制造工艺中形成硬掩模的方法

技术领域

本发明涉及半导体领域,更具体地,涉及在半导体制造工艺中形
成硬掩模的方法和制造半导体器件的方法。

背景技术

随着集成电路技术的发展,半导体器件的尺寸越来越小。为了得
到更小的特征尺寸(CD),对光刻的分辨率要求越来越高。然而,由
于光刻工艺的限制,直接光刻形成的图案难以满足越来越小的特征尺
寸要求。为了超越光刻分辨率极限,设计者开始考虑采用双重图案化
技术(double patterning technology,DPT)。双重图案化技术通过两
次光刻分别转移部分图案到硬掩模层,以得到线宽更小的硬掩模图案,
并利用硬掩模进行刻蚀,从而实现更小的特征尺寸。

通常,双重图案化技术在同一芯片上得到的线条宽度是相同的,
都等于特征尺寸。然而,一些应用需要在同一芯片上具有不同的线条
宽度。例如,在NAND闪存中,芯片的外围部分和核心部分具有不同
的线条宽度。在2009年7月27日提交的题为“METHOD FOR
DOUBLE PATTERN DENSITY”的美国专利申请公开 No.
2011/0021010A1中,描述了一种通过对硅层图案的侧壁进行掺杂来获
得线宽更小的硬掩模,从而使图案密度加倍的技术。在该申请中,提
出了一种能够实现具有不同线条宽度的硬掩模图案的方法。图1示出
了该方法的示意图。如图1所示,利用帽层122作为掩模,对硅层的
侧壁进行掺杂,得到掺杂部分130和131,这些掺杂部分将作为硬掩
模来图案化其下的待蚀刻材料层。图1中,右侧硅层的掺杂部分131
的宽度为CDmin,这是预定的最小线条宽度。在两个掺杂部分131之
间具有未掺杂部分132。而对于左侧硅层而言,由于其宽度W小于
2*CDmin,使得其两侧的掺杂部分彼此相接,得到宽度为W的掺杂部
分130。因此,该方法可以得到具有不同宽度的掺杂部分,例如图1
中的130和131。在去除帽层122和未掺杂部分132之后,将得到由
掺杂部分形成的硬掩模图案。然而,这种方法具有一定的局限性,其
能够提供的最大线条宽度仅仅是最小线条宽度的2倍,即,CDmin≤W
≤2*CDmin。

因而,对于需要更多样化的线条宽度的芯片而言,图1的方案无
法满足要求。为此,需要提出一种新的技术来解决上述问题。

发明内容

本发明的一个目的是提供一种形成硬掩模的方法,以期能够形成
更加多样化的线条宽度。

根据本发明的一个方面,提供了一种在半导体制造工艺中形成硬
掩模的方法,包括:在待蚀刻材料层上形成图案化的第一材料层和第
二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部;
以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,
以在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料
层的暴露的侧部形成预定宽度的性质改变的侧壁;去除第二材料层;
和去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未
改变的第一材料部分,以形成所述硬掩模。

可选地,所述图案化的第一材料层和第二材料层的图案为线条状
图案。

可选地,第一材料层的所述预定区域中至少一部分图案的线条宽
度大于所述预定宽度的2倍。

可选地,在待蚀刻材料层上形成图案化的第一材料层和第二材料
层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包
括:在待蚀刻材料层上沉积第一材料层;在第一材料层上沉积第二材
料层;对第二材料层进行光刻和刻蚀,以使得第二材料层仅覆盖第一
材料层的预定区域的顶部;和对第一材料层进行光刻和刻蚀以得到图
案化的第一材料层,其中,所述预定宽度小于所述光刻步骤能够得到
的线条的最小尺寸。

可选地,在待蚀刻材料层上形成图案化的第一材料层和第二材料
层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包
括:在待蚀刻材料层上沉积第一材料层;在第一材料层上沉积第二材
料层;进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料
层;和去除第一材料层的所述预定区域以外的区域上的第二材料层,
其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。

可选地,第一材料层的材料是硅或金属。

可选地,第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。

可选地,改变第一材料层的暴露的顶部和侧部的性质包括:对第
一材料层的暴露的顶部和侧部进行掺杂。

可选地,利用注入来进行掺杂。

可选地,第一材料层的材料是硅,并且,改变第一材料层的暴露
的顶部和侧部的性质包括:通过自对准硅化物工艺来改变第一材料层
的暴露的顶部和侧部的性质。

可选地,所述自对准硅化物工艺包括步骤:沉积金属层、退火、
以及去除不反应的金属层。

可选地,所述金属是镍、钴或钛。

可选地,改变第一材料层的暴露的顶部和侧部的性质包括:通过
在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的
性质。

可选地,所述反应气体是包含氧气的气体或包含氨气的气体。

可选地,所述处理是热处理。

可选地,所述处理是等离子处理。

根据本发明的另一个方面,提供了一种制造半导体器件的方法,
包括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并
使得第二材料层仅覆盖第一材料层的预定区域的顶部;以第二材料层
作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材
料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的
侧部形成预定宽度的性质改变的侧壁;去除第二材料层;去除第一材
料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材
料部分,以形成所述硬掩模;利用所述硬掩模,图案化所述待蚀刻材
料层;和去除所述硬掩模。

可选地,所述待蚀刻材料层的材料是多晶硅,第一材料层的材料
是硅或金属,第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。

可选地,在待蚀刻材料层上形成图案化的第一材料层和第二材料
层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包
括:在待蚀刻材料层上沉积第一材料层;在第一材料层上沉积第二材
料层;进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料
层;和去除第一材料层的所述预定区域以外的区域上的第二材料层,
其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。

可选地,改变第一材料层的暴露的顶部和侧部的性质包括以下至
少一项:对第一材料层的暴露的顶部和侧部进行掺杂来改变第一材料
层的暴露的顶部和侧部的性质;通过自对准硅化物工艺来改变第一材
料层的暴露的顶部和侧部的性质;和通过在反应气体气氛下进行处理
来改变第一材料层的暴露的顶部和侧部的性质。

本发明的一个优点在于,可以在同一芯片上获得大于或等于最小
线条宽度的任意宽度的硬掩模图案,从而能够满足对不同图案密度的
要求。

附图说明

通过以下参照附图对本发明的示例性实施例的详细描述,本发明
的特征及其优点将会变得更加清楚。在附图中:

图1是现有技术中的一种形成硬掩模的方法的示意图。

图2A-2F示出根据本发明的一个实施例的形成硬掩模的方法的各
步骤相应结构的截面示意图。

图3A-3B示出根据本发明的一个实施例,利用图2中得到的硬掩
模来图案化待蚀刻材料层的方法的步骤的相应结构的截面示意图。

图4A-4C示出形成图2C中的结构的一个可替换的示例性方法。

具体实施方式

下面将描述本发明的一个或多个具体实施例。需要注意的是,为
了提供对实施例的简洁描述,并没有在本说明书中描述实际实现的所
有特征。并且,以下对示例性实施例的描述实际上仅仅是说明性的,
而不作为对本发明及其应用或使用的任何限制。实施例和附图中涉及
的步骤或部件并非都是本发明的必要技术特征,而是可以根据需要进
行修改、删除和/或替换。此外,应注意,相同的标号和字母在附图中
表示相同的部件或者结构要素,因此,一旦某一部件或者结构要素在
一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。

图2A-2F示出根据本发明的一个实施例的形成硬掩模的方法的各
步骤相应结构的截面示意图。

如图2A所示,在待蚀刻材料层204上依次形成第一材料层220
和第二材料层240。待蚀刻材料层204是将利用根据本发明的实施例
得到的硬掩模而被图案化的下层结构,其例如可以是用于形成栅极的
多晶硅材料层。在待蚀刻材料层204下面可以是衬底202,衬底202
可以是硅片,也可以是其它任何适当的材料。需要注意的是,第一材
料层220之下的结构不限于图2A中所示出的结构。例如,可选地,
在衬底202和待蚀刻材料层204之间可以有氧化物层(未示出)。又
例如,可选地,在待蚀刻材料层204之上可以具有衬垫层(未示出),
其可以是氮化物、氧化物或任何其它适当的材料,以在后续工艺中保
护其下的材料层免受不必要的损伤。本领域技术人员公知形成衬底和
待蚀刻材料层的工艺和材料,这里不对其进行进一步的详细讨论,以
避免使本发明的主旨模糊。

可以通过沉积来在待蚀刻材料层204上依次形成第一材料层220
和第二材料层240。可选地,可以在形成每一层之后进行抛光(例如,
化学机械抛光(CMP)),以获得平坦的表面。第一材料层220可以
由硅(例如,单晶硅或多晶硅)、金属或任何其它适当的材料形成。

所述金属可以诸如是钨、钴、镍等。在后续的步骤中,将对第一材料
层220进行处理以改变其一部分区域的性质。第二材料层240也可以
称为帽层(cap layer),其在对第一材料层进行处理时用作掩模。第
二材料层的材料可以是氮化硅、氧化硅或氮氧化硅,也可以是别的氮
化物或任何其它适当的材料。

如图2B所示,通过对第一材料层220和第二材料层240进行光
刻和刻蚀而得到图案化的第一材料层和第二材料层。其中,第一和第
二材料层被形成为具有相同的图案。第一材料层的图案在图2B中示
出为222和224,第二材料层的图案在图2B中示出为242和244。该
光刻和刻蚀步骤可以采用本领域技术人员公知的方法来实现。优选地,
可以采用各向异性干法刻蚀来得到图2B所示的结构,例如反应离子
刻蚀、等离子体刻蚀等等。根据第一和第二材料层的材料(以下称为
第一材料和第二材料),可以适当地选择刻蚀的材料和参数。可选地,
如有必要,可以应用刻蚀阻挡层来提高选择比。

第一和第二材料层的图案优选为线条状,或者是可以看成由线条
状图案进一步构成的图案。第一材料层的各个图案可以具有相同的或
不同的尺寸。在图2B中,图案222和224被示出为具有不同的尺寸,
分别为W1和W2。同样,第二材料层的各个图案可以具有相同的或
不同的尺寸。在图2B中,图案242和244被示出为具有不同的尺寸,
分别为W1和W2。W1和W2可以是光刻工艺能够实现的任何尺寸。
第一和第二材料层的各个图案的尺寸可以根据最终要形成的硬掩模图
案而预先确定,这将在下面的描述中进一步介绍。

接下来,选择性地去除一部分第二材料层图案,使得第二材料层
仅覆盖第一材料层的预定区域的顶部。如图2C所示,覆盖第一材料
层图案222的第二材料层图案242被去除,而覆盖第一材料层图案224
的第二材料层图案244被保留。可以通过光刻和刻蚀对第二材料层进
行该选择性的去除。本领域技术人员熟知这样的工艺,在此不再进行
详细描述。被去除和被保留的第二材料层图案可以根据需要预先确定。

在图2C中,第一材料层图案224将在后续步骤中用于形成具有
最小线条宽度CDmin的硬掩模图案,而第一材料层图案222将在后续
步骤中用于形成线条宽度等于图案222的宽度W1的硬掩模图案。因
此,图案224的宽度W2根据所期望的将由该图案224形成的两个具
有最小线条宽度CDmin的硬掩模图案之间的距离而确定,而图案222
的宽度W1根据所期望的将由该图案222形成的硬掩模图案的线条宽
度而确定。

可替换地,可以通过图4A-4C所示出的步骤来得到图2C中示出
的结构。图4A与图2A相同,在待蚀刻材料层204上依次形成了第一
材料层220和第二材料层240。接下来,通过例如光刻和刻蚀,对第
二材料层240进行图案化,使得第二材料层仅覆盖第一材料层的预定
区域的顶部,得到如图4B所示的结构。接下来,对图4B中示出的结
构进行光刻和刻蚀,以对第一材料层220进行图案化。由此,得到图
案化的第一材料层和第二材料层,其中第二材料层仅覆盖第一材料层
的预定区域(图4C中为224)的顶部,如图4C所示。图4C示出的
结构与图2C示出的结构完全相同。

本领域技术人员将理解,可以采用任何适当的方式得到图2C或
图4C示出的图案化的第一材料层和第二材料层,以使得第二材料层
仅覆盖第一材料层的预定区域的顶部,而不限于上述实施例所描述的
方式。例如,可以首先在待蚀刻材料层204上沉积第一材料层220并
将其图案化,然后在图案化的第一材料层220上沉积第二材料层240
并将其图案化,也可以得到图2C示出的结构。

在得到图2C或图4C的结构之后,根据本发明的实施例的方法继
续进行。以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧
部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并且
在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁。本领域
技术人员将理解,顶壁的厚度被形成为足以保护其下方的待蚀刻材料
层204区域不被蚀刻。如图2D所示,在该步骤中,以第二材料层图
案244作为掩模,对第一材料层图案222和224的暴露的顶部和侧部
进行处理以改变其性质。对于第一材料层图案222,其顶部和侧部都
被暴露,因此,形成了性质改变的顶壁232和性质改变的侧壁234。
对于第一材料层图案224,其顶部被第二材料层图案244所覆盖,仅
有侧部暴露,因此,形成了性质改变的侧壁236,而留有性质未改变
的部分228。性质改变的侧壁234和236的宽度为预定的最小线条宽
度CDmin。在双重图案化工艺中,CDmin通常小于光刻所能够实现的最
小尺寸,以实现图案密度的增加。从图2D可以看出,如果W1>
2*CDmin,则在两个侧壁234之间有一部分材料的性质未被改变,如图
2D中的226所示。而如果W1≤2*CDmin,则两个侧壁234将相接,
整个图案222都被改变性质,类似于图1中的130。

在该步骤中,改变第一材料层的暴露的侧部和顶部的性质可以具
有多种实现方式。例如,可以对第一材料层的暴露部分进行掺杂。该
掺杂可以通过注入(例如离子注入)来实现。掺杂的材料可以例如是
砷、磷、硼、铟,等等。可替换地,在第一材料是硅的情况下,可以
采用自对准硅化物(salicide)工艺对第一材料层的暴露部分进行处理
以改变其性质。自对准硅化物工艺对于本领域技术人员而言是熟知的,
其通常包括以下步骤:沉积金属层、退火和去除不反应的金属层。所
沉积的金属可以是镍、钴、钛,或任何其它适合的金属。利用自对准
硅化物工艺,金属与硅发生反应以形成金属硅化物,作为硬掩模的材
料。作为另一个替换例,可以通过在反应气体气氛下对图示的结构进
行处理来改变第一材料层的暴露部分的性质。所述反应气体可以包含
氧气或氨气,而所述处理可以是热处理或等离子处理。应当理解,各
种改变第一材料层的暴露的侧部和顶部的性质的方法可以单独实施,
也可以组合实施。

在得到图2D所示的结构后,接下来,去除第二材料层244,得到
如图2E所示的结构。可以采用本领域技术人员公知的各种技术来去
除第二材料层,例如通常的干法或湿法刻蚀。然后,执行选择性材料
去除工艺来去除性质未改变的暴露的第一材料部分228,从而得到如
图2F所示的结构,其中在待蚀刻材料层204上保留了第一材料部分
222和236,以形成最终的硬掩模。在该步骤中,可以根据第一材料和
硬掩模部分的材料性质,采取适当的工艺来选择性地去除第一材料部
分228。例如,如果第一材料为硅,硬掩模部分为金属硅化物,则可
以利用包含氨的水溶液进行刻蚀。又例如,如果第一材料为镍,硬掩
模部分为硅化镍,则可以利用SPM(硫酸+过氧化氢溶液)来去除硬
掩模部分。

图3A-3B示出根据本发明的一个实施例,利用图2中得到的硬掩
模来图案化待蚀刻材料层204的方法的步骤的相应结构的截面示意
图。

如图3A所示,利用图2中形成的硬掩模,对待蚀刻材料层204
进行图案化。然后,去除硬掩模层,得到如图3B所示的图案。其中,
图案206的线条宽度为W1,图案208的线条宽度为CDmin。

根据前面的讨论可知,图案206的线条宽度W1可以被实现为大
于CDmin的任何大小。因此,根据本发明的方法得到的图案的线条宽
度不受CDmin的限制,从而可以实现更加多样化的图案宽度。进一步
地,根据本发明的实施例的方法可以更好地控制图案密度。

上面已经描述了本发明的示例性实施例,但是本发明不限于这些
示例性实施例。对于本领域技术人员公知的一些步骤,在上述实施例
中可能没有进行描述,但这并不意味着本发明不包含这些步骤。例如,
为了有利于刻蚀的控制,可以根据需要在图中示出的各层之间具有刻
蚀阻挡层。又例如,在各个步骤之后,可以根据需要进行化学机械抛
光,以便于后续的加工。

虽然已经通过示例对本发明的一些特定实施例进行了详细说明,
但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不
是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离
本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范
围由所附权利要求来限定。

在半导体制造工艺中形成硬掩模的方法.pdf_第1页
第1页 / 共16页
在半导体制造工艺中形成硬掩模的方法.pdf_第2页
第2页 / 共16页
在半导体制造工艺中形成硬掩模的方法.pdf_第3页
第3页 / 共16页
点击查看更多>>
资源描述

《在半导体制造工艺中形成硬掩模的方法.pdf》由会员分享,可在线阅读,更多相关《在半导体制造工艺中形成硬掩模的方法.pdf(16页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102789968 A (43)申请公布日 2012.11.21 C N 1 0 2 7 8 9 9 6 8 A *CN102789968A* (21)申请号 201110131583.8 (22)申请日 2011.05.20 H01L 21/027(2006.01) H01L 21/033(2006.01) H01L 21/3105(2006.01) (71)申请人中芯国际集成电路制造(北京)有限 公司 地址 100176 北京市大兴区经济技术开发区 文昌大道18号 (72)发明人洪中山 (74)专利代理机构中国国际贸易促进委员会专 利商标事务所 11038 代理人。

2、马浩 (54) 发明名称 在半导体制造工艺中形成硬掩模的方法 (57) 摘要 公开了一种在半导体制造工艺中形成硬掩模 的方法,包括:在待蚀刻材料层上形成图案化的 第一材料层和第二材料层,并使得第二材料层仅 覆盖第一材料层的预定区域的顶部;以第二材料 层作为掩模,改变第一材料层的暴露的顶部和侧 部的性质,以在第一材料层的暴露的顶部形成性 质改变的顶壁,并且在第一材料层的暴露的侧部 形成预定宽度的性质改变的侧壁;去除第二材料 层;去除第一材料层中位于性质改变的侧壁之间 的、顶部暴露且性质未改变的第一材料部分,以形 成所述硬掩模。本发明的一个优点在于,可以在同 一芯片上获得大于或等于最小线条宽度的任。

3、意宽 度的硬掩模图案,从而能够满足对不同图案密度 的要求。 (51)Int.Cl. 权利要求书2页 说明书6页 附图7页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 7 页 1/2页 2 1.一种在半导体制造工艺中形成硬掩模的方法,包括: 在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖 第一材料层的预定区域的顶部; 以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料 层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预定宽度的性 质改变的侧壁; 去除第二材料层;和 去除。

4、第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部 分,以形成所述硬掩模。 2.如权利要求1所述的方法,其中,所述图案化的第一材料层和第二材料层的图案为 线条状图案。 3.如权利要求2所述的方法,其中,第一材料层的所述预定区域中至少一部分图案的 线条宽度大于所述预定宽度的2倍。 4.如权利要求1所述的方法,其中,在待蚀刻材料层上形成图案化的第一材料层和第 二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括: 在待蚀刻材料层上沉积第一材料层; 在第一材料层上沉积第二材料层; 对第二材料层进行光刻和刻蚀,以使得第二材料层仅覆盖第一材料层的预定区域的顶 部;和 。

5、对第一材料层进行光刻和刻蚀以得到图案化的第一材料层, 其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。 5.如权利要求1所述的方法,其中,在待蚀刻材料层上形成图案化的第一材料层和第 二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的步骤包括: 在待蚀刻材料层上沉积第一材料层; 在第一材料层上沉积第二材料层; 进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层;和 去除在第一材料层的所述预定区域以外的区域上的第二材料层,其中,所述预定宽度 小于所述光刻步骤能够得到的线条的最小尺寸。 6.如权利要求1所述的方法,其中,第一材料层的材料是硅或金属。 7.如权利要求1所述的。

6、方法,其中,第二材料层的材料是氮化硅、二氧化硅或氮氧化 硅。 8.如权利要求1所述的方法,其中,改变第一材料层的暴露的顶部和侧部的性质包括: 对第一材料层的暴露的顶部和侧部进行掺杂。 9.如权利要求8所述的方法,其中,利用注入来进行掺杂。 10.如权利要求1所述的方法,其中,第一材料层的材料是硅,并且,改变第一材料层的 暴露的顶部和侧部的性质包括:通过自对准硅化物工艺来改变第一材料层的暴露的顶部和 侧部的性质。 11.如权利要求10所述的方法,其中,所述自对准硅化物工艺包括步骤:沉积金属层、 退火、以及去除不反应的金属层。 权 利 要 求 书CN 102789968 A 2/2页 3 12.如。

7、权利要求11所述的方法,其中,所述金属是镍、钴或钛。 13.如权利要求1所述的方法,其中,改变第一材料层的暴露的顶部和侧部的性质包 括:通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。 14.如权利要求13所述的方法,其中,所述反应气体是包含氧气的气体或包含氨气的 气体。 15.如权利要求13所述的方法,其中所述处理是热处理。 16.如权利要求13所述的方法,其中所述处理是等离子处理。 17.一种制造半导体器件的方法,包括: 在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖 第一材料层的预定区域的顶部; 以第二材料层作为掩模,改变第一材料层的暴露。

8、的顶部和侧部的性质,以在第一材料 层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预定宽度的性 质改变的侧壁; 去除第二材料层; 去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部 分,以形成所述硬掩模; 利用所述硬掩模,图案化所述待蚀刻材料层;和 去除所述硬掩模。 18.如权利要求17所述的方法,其中,所述待蚀刻材料层的材料是多晶硅,第一材料层 的材料是硅或金属,第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。 19.如权利要求17所述的方法,其中,在待蚀刻材料层上形成图案化的第一材料层和 第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部的。

9、步骤包括: 在待蚀刻材料层上沉积第一材料层; 在第一材料层上沉积第二材料层; 进行光刻和刻蚀以得到具有相同图案的第一材料层和第二材料层;和 去除在第一材料层的所述预定区域以外的区域上的第二材料层, 其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。 20.如权利要求17所述的方法,其中,改变第一材料层的暴露的顶部和侧部的性质包 括以下至少一项:对第一材料层的暴露的顶部和侧部进行掺杂来改变第一材料层的暴露的 顶部和侧部的性质;通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性 质;和通过在反应气体气氛下进行处理来改变第一材料层的暴露的顶部和侧部的性质。 权 利 要 求 书CN 。

10、102789968 A 1/6页 4 在半导体制造工艺中形成硬掩模的方法 技术领域 0001 本发明涉及半导体领域,更具体地,涉及在半导体制造工艺中形成硬掩模的方法 和制造半导体器件的方法。 背景技术 0002 随着集成电路技术的发展,半导体器件的尺寸越来越小。为了得到更小的特征尺 寸(CD),对光刻的分辨率要求越来越高。然而,由于光刻工艺的限制,直接光刻形成的图案 难以满足越来越小的特征尺寸要求。为了超越光刻分辨率极限,设计者开始考虑采用双重 图案化技术(double patterning technology,DPT)。双重图案化技术通过两次光刻分别 转移部分图案到硬掩模层,以得到线宽更小。

11、的硬掩模图案,并利用硬掩模进行刻蚀,从而实 现更小的特征尺寸。 0003 通常,双重图案化技术在同一芯片上得到的线条宽度是相同的,都等于特征尺寸。 然而,一些应用需要在同一芯片上具有不同的线条宽度。例如,在NAND闪存中,芯片的外围 部分和核心部分具有不同的线条宽度。在2009年7月27日提交的题为“METHOD FORDOUBLE PATTERN DENSITY”的美国专利申请公开 No.2011/0021010A1中,描述了一种通过对硅层图 案的侧壁进行掺杂来获得线宽更小的硬掩模,从而使图案密度加倍的技术。在该申请中,提 出了一种能够实现具有不同线条宽度的硬掩模图案的方法。图1示出了该方法。

12、的示意图。 如图1所示,利用帽层122作为掩模,对硅层的侧壁进行掺杂,得到掺杂部分130和131,这 些掺杂部分将作为硬掩模来图案化其下的待蚀刻材料层。图1中,右侧硅层的掺杂部分131 的宽度为CD min ,这是预定的最小线条宽度。在两个掺杂部分131之间具有未掺杂部分132。 而对于左侧硅层而言,由于其宽度W小于2CD min ,使得其两侧的掺杂部分彼此相接,得到 宽度为W的掺杂部分130。因此,该方法可以得到具有不同宽度的掺杂部分,例如图1中的 130和131。在去除帽层122和未掺杂部分132之后,将得到由掺杂部分形成的硬掩模图 案。然而,这种方法具有一定的局限性,其能够提供的最大线条。

13、宽度仅仅是最小线条宽度的 2倍,即,CD min W2CD min 。 0004 因而,对于需要更多样化的线条宽度的芯片而言,图1的方案无法满足要求。为 此,需要提出一种新的技术来解决上述问题。 发明内容 0005 本发明的一个目的是提供一种形成硬掩模的方法,以期能够形成更加多样化的线 条宽度。 0006 根据本发明的一个方面,提供了一种在半导体制造工艺中形成硬掩模的方法,包 括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖 第一材料层的预定区域的顶部;以第二材料层作为掩模,改变第一材料层的暴露的顶部和 侧部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并。

14、且在第一材料层的暴 露的侧部形成预定宽度的性质改变的侧壁;去除第二材料层;和去除第一材料层中位于性 说 明 书CN 102789968 A 2/6页 5 质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模。 0007 可选地,所述图案化的第一材料层和第二材料层的图案为线条状图案。 0008 可选地,第一材料层的所述预定区域中至少一部分图案的线条宽度大于所述预定 宽度的2倍。 0009 可选地,在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二 材料层仅覆盖第一材料层的预定区域的顶部的步骤包括:在待蚀刻材料层上沉积第一材料 层;在第一材料层上沉积第二材料层;对第。

15、二材料层进行光刻和刻蚀,以使得第二材料层 仅覆盖第一材料层的预定区域的顶部;和对第一材料层进行光刻和刻蚀以得到图案化的第 一材料层,其中,所述预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。 0010 可选地,在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二 材料层仅覆盖第一材料层的预定区域的顶部的步骤包括:在待蚀刻材料层上沉积第一材料 层;在第一材料层上沉积第二材料层;进行光刻和刻蚀以得到具有相同图案的第一材料层 和第二材料层;和去除第一材料层的所述预定区域以外的区域上的第二材料层,其中,所述 预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。 0011 可选地,第一材料层的。

16、材料是硅或金属。 0012 可选地,第二材料层的材料是氮化硅、二氧化硅或氮氧化硅。 0013 可选地,改变第一材料层的暴露的顶部和侧部的性质包括:对第一材料层的暴露 的顶部和侧部进行掺杂。 0014 可选地,利用注入来进行掺杂。 0015 可选地,第一材料层的材料是硅,并且,改变第一材料层的暴露的顶部和侧部的性 质包括:通过自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质。 0016 可选地,所述自对准硅化物工艺包括步骤:沉积金属层、退火、以及去除不反应的 金属层。 0017 可选地,所述金属是镍、钴或钛。 0018 可选地,改变第一材料层的暴露的顶部和侧部的性质包括:通过在反应气体气。

17、氛 下进行处理来改变第一材料层的暴露的顶部和侧部的性质。 0019 可选地,所述反应气体是包含氧气的气体或包含氨气的气体。 0020 可选地,所述处理是热处理。 0021 可选地,所述处理是等离子处理。 0022 根据本发明的另一个方面,提供了一种制造半导体器件的方法,包括:在待蚀刻材 料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预 定区域的顶部;以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以 在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预 定宽度的性质改变的侧壁;去除第二材料层;去除第一材料层中位于性质改变的侧。

18、壁之间 的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模;利用所述硬掩模,图案化 所述待蚀刻材料层;和去除所述硬掩模。 0023 可选地,所述待蚀刻材料层的材料是多晶硅,第一材料层的材料是硅或金属,第二 材料层的材料是氮化硅、二氧化硅或氮氧化硅。 0024 可选地,在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二 说 明 书CN 102789968 A 3/6页 6 材料层仅覆盖第一材料层的预定区域的顶部的步骤包括:在待蚀刻材料层上沉积第一材料 层;在第一材料层上沉积第二材料层;进行光刻和刻蚀以得到具有相同图案的第一材料层 和第二材料层;和去除第一材料层的所述预定区域以外。

19、的区域上的第二材料层,其中,所述 预定宽度小于所述光刻步骤能够得到的线条的最小尺寸。 0025 可选地,改变第一材料层的暴露的顶部和侧部的性质包括以下至少一项:对第一 材料层的暴露的顶部和侧部进行掺杂来改变第一材料层的暴露的顶部和侧部的性质;通过 自对准硅化物工艺来改变第一材料层的暴露的顶部和侧部的性质;和通过在反应气体气氛 下进行处理来改变第一材料层的暴露的顶部和侧部的性质。 0026 本发明的一个优点在于,可以在同一芯片上获得大于或等于最小线条宽度的任意 宽度的硬掩模图案,从而能够满足对不同图案密度的要求。 附图说明 0027 通过以下参照附图对本发明的示例性实施例的详细描述,本发明的特征。

20、及其优点 将会变得更加清楚。在附图中: 0028 图1是现有技术中的一种形成硬掩模的方法的示意图。 0029 图2A-2F示出根据本发明的一个实施例的形成硬掩模的方法的各步骤相应结构 的截面示意图。 0030 图3A-3B示出根据本发明的一个实施例,利用图2中得到的硬掩模来图案化待蚀 刻材料层的方法的步骤的相应结构的截面示意图。 0031 图4A-4C示出形成图2C中的结构的一个可替换的示例性方法。 具体实施方式 0032 下面将描述本发明的一个或多个具体实施例。需要注意的是,为了提供对实施例 的简洁描述,并没有在本说明书中描述实际实现的所有特征。并且,以下对示例性实施例的 描述实际上仅仅是说。

21、明性的,而不作为对本发明及其应用或使用的任何限制。实施例和附 图中涉及的步骤或部件并非都是本发明的必要技术特征,而是可以根据需要进行修改、删 除和/或替换。此外,应注意,相同的标号和字母在附图中表示相同的部件或者结构要素, 因此,一旦某一部件或者结构要素在一个附图中被定义,则在随后的附图中不需要对其进 行进一步讨论。 0033 图2A-2F示出根据本发明的一个实施例的形成硬掩模的方法的各步骤相应结构 的截面示意图。 0034 如图2A所示,在待蚀刻材料层204上依次形成第一材料层220和第二材料层240。 待蚀刻材料层204是将利用根据本发明的实施例得到的硬掩模而被图案化的下层结构,其 例如可。

22、以是用于形成栅极的多晶硅材料层。在待蚀刻材料层204下面可以是衬底202,衬底 202可以是硅片,也可以是其它任何适当的材料。需要注意的是,第一材料层220之下的结 构不限于图2A中所示出的结构。例如,可选地,在衬底202和待蚀刻材料层204之间可以 有氧化物层(未示出)。又例如,可选地,在待蚀刻材料层204之上可以具有衬垫层(未示 出),其可以是氮化物、氧化物或任何其它适当的材料,以在后续工艺中保护其下的材料层 免受不必要的损伤。本领域技术人员公知形成衬底和待蚀刻材料层的工艺和材料,这里不 说 明 书CN 102789968 A 4/6页 7 对其进行进一步的详细讨论,以避免使本发明的主旨模。

23、糊。 0035 可以通过沉积来在待蚀刻材料层204上依次形成第一材料层220和第二材料层 240。可选地,可以在形成每一层之后进行抛光(例如,化学机械抛光(CMP),以获得平坦的 表面。第一材料层220可以由硅(例如,单晶硅或多晶硅)、金属或任何其它适当的材料形 成。 0036 所述金属可以诸如是钨、钴、镍等。在后续的步骤中,将对第一材料层220进行处 理以改变其一部分区域的性质。第二材料层240也可以称为帽层(cap layer),其在对第一 材料层进行处理时用作掩模。第二材料层的材料可以是氮化硅、氧化硅或氮氧化硅,也可以 是别的氮化物或任何其它适当的材料。 0037 如图2B所示,通过对第。

24、一材料层220和第二材料层240进行光刻和刻蚀而得到图 案化的第一材料层和第二材料层。其中,第一和第二材料层被形成为具有相同的图案。第 一材料层的图案在图2B中示出为222和224,第二材料层的图案在图2B中示出为242和 244。该光刻和刻蚀步骤可以采用本领域技术人员公知的方法来实现。优选地,可以采用各 向异性干法刻蚀来得到图2B所示的结构,例如反应离子刻蚀、等离子体刻蚀等等。根据第 一和第二材料层的材料(以下称为第一材料和第二材料),可以适当地选择刻蚀的材料和 参数。可选地,如有必要,可以应用刻蚀阻挡层来提高选择比。 0038 第一和第二材料层的图案优选为线条状,或者是可以看成由线条状图案。

25、进一步构 成的图案。第一材料层的各个图案可以具有相同的或不同的尺寸。在图2B中,图案222和 224被示出为具有不同的尺寸,分别为W1和W2。同样,第二材料层的各个图案可以具有相同 的或不同的尺寸。在图2B中,图案242和244被示出为具有不同的尺寸,分别为W1和W2。 W1和W2可以是光刻工艺能够实现的任何尺寸。第一和第二材料层的各个图案的尺寸可以 根据最终要形成的硬掩模图案而预先确定,这将在下面的描述中进一步介绍。 0039 接下来,选择性地去除一部分第二材料层图案,使得第二材料层仅覆盖第一材料 层的预定区域的顶部。如图2C所示,覆盖第一材料层图案222的第二材料层图案242被去 除,而覆。

26、盖第一材料层图案224的第二材料层图案244被保留。可以通过光刻和刻蚀对第 二材料层进行该选择性的去除。本领域技术人员熟知这样的工艺,在此不再进行详细描述。 被去除和被保留的第二材料层图案可以根据需要预先确定。 0040 在图2C中,第一材料层图案224将在后续步骤中用于形成具有最小线条宽度CD min 的硬掩模图案,而第一材料层图案222将在后续步骤中用于形成线条宽度等于图案222的 宽度W1的硬掩模图案。因此,图案224的宽度W2根据所期望的将由该图案224形成的两 个具有最小线条宽度CD min 的硬掩模图案之间的距离而确定,而图案222的宽度W1根据所 期望的将由该图案222形成的硬掩。

27、模图案的线条宽度而确定。 0041 可替换地,可以通过图4A-4C所示出的步骤来得到图2C中示出的结构。图4A与 图2A相同,在待蚀刻材料层204上依次形成了第一材料层220和第二材料层240。接下来, 通过例如光刻和刻蚀,对第二材料层240进行图案化,使得第二材料层仅覆盖第一材料层 的预定区域的顶部,得到如图4B所示的结构。接下来,对图4B中示出的结构进行光刻和刻 蚀,以对第一材料层220进行图案化。由此,得到图案化的第一材料层和第二材料层,其中 第二材料层仅覆盖第一材料层的预定区域(图4C中为224)的顶部,如图4C所示。图4C 示出的结构与图2C示出的结构完全相同。 说 明 书CN 10。

28、2789968 A 5/6页 8 0042 本领域技术人员将理解,可以采用任何适当的方式得到图2C或图4C示出的图案 化的第一材料层和第二材料层,以使得第二材料层仅覆盖第一材料层的预定区域的顶部, 而不限于上述实施例所描述的方式。例如,可以首先在待蚀刻材料层204上沉积第一材料 层220并将其图案化,然后在图案化的第一材料层220上沉积第二材料层240并将其图案 化,也可以得到图2C示出的结构。 0043 在得到图2C或图4C的结构之后,根据本发明的实施例的方法继续进行。以第二 材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料层的暴露的 顶部形成性质改变的顶壁,并且在第一材。

29、料层的暴露的侧部形成预定宽度的性质改变的侧 壁。本领域技术人员将理解,顶壁的厚度被形成为足以保护其下方的待蚀刻材料层204区 域不被蚀刻。如图2D所示,在该步骤中,以第二材料层图案244作为掩模,对第一材料层图 案222和224的暴露的顶部和侧部进行处理以改变其性质。对于第一材料层图案222,其 顶部和侧部都被暴露,因此,形成了性质改变的顶壁232和性质改变的侧壁234。对于第一 材料层图案224,其顶部被第二材料层图案244所覆盖,仅有侧部暴露,因此,形成了性质改 变的侧壁236,而留有性质未改变的部分228。性质改变的侧壁234和236的宽度为预定的 最小线条宽度CD min 。在双重图案。

30、化工艺中,CD min 通常小于光刻所能够实现的最小尺寸,以 实现图案密度的增加。从图2D可以看出,如果W12CD min ,则在两个侧壁234之间有一 部分材料的性质未被改变,如图2D中的226所示。而如果W12CD min ,则两个侧壁234 将相接,整个图案222都被改变性质,类似于图1中的130。 0044 在该步骤中,改变第一材料层的暴露的侧部和顶部的性质可以具有多种实现方 式。例如,可以对第一材料层的暴露部分进行掺杂。该掺杂可以通过注入(例如离子注 入)来实现。掺杂的材料可以例如是砷、磷、硼、铟,等等。可替换地,在第一材料是硅的情 况下,可以采用自对准硅化物(salicide)工艺。

31、对第一材料层的暴露部分进行处理以改变 其性质。自对准硅化物工艺对于本领域技术人员而言是熟知的,其通常包括以下步骤:沉积 金属层、退火和去除不反应的金属层。所沉积的金属可以是镍、钴、钛,或任何其它适合的金 属。利用自对准硅化物工艺,金属与硅发生反应以形成金属硅化物,作为硬掩模的材料。作 为另一个替换例,可以通过在反应气体气氛下对图示的结构进行处理来改变第一材料层的 暴露部分的性质。所述反应气体可以包含氧气或氨气,而所述处理可以是热处理或等离子 处理。应当理解,各种改变第一材料层的暴露的侧部和顶部的性质的方法可以单独实施,也 可以组合实施。 0045 在得到图2D所示的结构后,接下来,去除第二材料。

32、层244,得到如图2E所示的结 构。可以采用本领域技术人员公知的各种技术来去除第二材料层,例如通常的干法或湿法 刻蚀。然后,执行选择性材料去除工艺来去除性质未改变的暴露的第一材料部分228,从而 得到如图2F所示的结构,其中在待蚀刻材料层204上保留了第一材料部分222和236,以 形成最终的硬掩模。在该步骤中,可以根据第一材料和硬掩模部分的材料性质,采取适当的 工艺来选择性地去除第一材料部分228。例如,如果第一材料为硅,硬掩模部分为金属硅化 物,则可以利用包含氨的水溶液进行刻蚀。又例如,如果第一材料为镍,硬掩模部分为硅化 镍,则可以利用SPM(硫酸+过氧化氢溶液)来去除硬掩模部分。 004。

33、6 图3A-3B示出根据本发明的一个实施例,利用图2中得到的硬掩模来图案化待蚀 刻材料层204的方法的步骤的相应结构的截面示意图。 说 明 书CN 102789968 A 6/6页 9 0047 如图3A所示,利用图2中形成的硬掩模,对待蚀刻材料层204进行图案化。然后, 去除硬掩模层,得到如图3B所示的图案。其中,图案206的线条宽度为W1,图案208的线条 宽度为CD min 。 0048 根据前面的讨论可知,图案206的线条宽度W1可以被实现为大于CD min 的任何大 小。因此,根据本发明的方法得到的图案的线条宽度不受CD min 的限制,从而可以实现更加 多样化的图案宽度。进一步地,。

34、根据本发明的实施例的方法可以更好地控制图案密度。 0049 上面已经描述了本发明的示例性实施例,但是本发明不限于这些示例性实施例。 对于本领域技术人员公知的一些步骤,在上述实施例中可能没有进行描述,但这并不意味 着本发明不包含这些步骤。例如,为了有利于刻蚀的控制,可以根据需要在图中示出的各层 之间具有刻蚀阻挡层。又例如,在各个步骤之后,可以根据需要进行化学机械抛光,以便于 后续的加工。 0050 虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技 术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技 术人员应该理解,可在不脱离本发明的范围和精神的。

35、情况下,对以上实施例进行修改。本发 明的范围由所附权利要求来限定。 说 明 书CN 102789968 A 1/7页 10 图1 说 明 书 附 图CN 102789968 A 10 2/7页 11 图2A 图2B 说 明 书 附 图CN 102789968 A 11 3/7页 12 图2C 图2D 说 明 书 附 图CN 102789968 A 12 4/7页 13 图2E 图2F 说 明 书 附 图CN 102789968 A 13 5/7页 14 图3A 图3B 说 明 书 附 图CN 102789968 A 14 6/7页 15 图4A 图4B 说 明 书 附 图CN 102789968 A 15 7/7页 16 图4C 说 明 书 附 图CN 102789968 A 16 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1