《具有埋岛结构的绝缘栅双极型晶体管.pdf》由会员分享，可在线阅读，更多相关《具有埋岛结构的绝缘栅双极型晶体管.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102842612 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 6 1 2 A *CN102842612A* (21)申请号 201210333215.6 (22)申请日 2012.09.11 H01L 29/739(2006.01) H01L 29/06(2006.01) (71)申请人电子科技大学 地址 611731 四川省成都市高新区（西区）西 源大道2006号 (72)发明人张金平 杨文韬 李巍 夏小军 张灵霞 李泽宏 任敏 张波 (74)专利代理机构成都行之专利代理事务所 (普通合伙) 51220 代理人温利平 (54) 发。
2、明名称 具有埋岛结构的绝缘栅双极型晶体管 (57) 摘要 具有埋岛结构的绝缘栅双极型晶体管，属于 功率半导体器件技术领域。本发明是在传统IGBT 器件结构的基础上，在器件MOS结构表面下分别 引入P型埋岛和N型载流子存储层结构。在正向 阻断时，P型埋岛所引入的电荷及附加电场可以 削弱MOS结构下的尖峰电场，从而提高器件的耐 压。在正向导通时，高的N型载流子存储层的掺杂 浓度或厚度，抬高了空穴的势垒，增强了发射极附 近载流子的浓度，从而获得更好的载流子分布，降 低器件的正向饱和压降并获得更好的正向导通压 降和关断损耗的折中。所引入的P型埋岛和N型 载流子存储层在P型基区形成之前通过离子注入 和外。
3、延等工艺形成。本发明适用于从小功率到大 功率的半导体功率器件和功率集成电路领域。 (51)Int.Cl. 权利要求书1页 说明书4页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 6 页 1/1页 2 1.具有埋岛结构的绝缘栅双极型晶体管，包括P+集电区（12），位于P+集电区（12）背 面的金属集电极（13），位于P+集电区（12）正面的N+电场阻止层（11），位于N+电场阻止 层（11）上面的N-漂移区10），位于N-漂移区（10）顶部中间的P型基区（5），位于P型基区 （5）内部的两个N+源区（4），位于P型基区（5）内部。
4、且位于两个N+源区（4）之间的P+接触 区（3），位于器件表面且与两个N+源区（4）和P+接触区（3）接触的金属发射极（1），位于P 型基区（5）和N-漂移区（10）之间的N型电荷存储层（8）；位于器件两侧的两个栅电极（6） 通过各自的栅介质层（7）与N+源区（4）、P型基区（5）和N型电荷存储层（8）相连，栅电极 （6）与金属发射极（1）之间填充绝缘介质（2）； 其特征在于，所述具有埋岛结构的绝缘栅双极型晶体管还具有若干P型埋岛（9），所述 P型埋岛（9）均匀分布于N-漂移区（10）顶层中，且与N型电荷存储层（8）相连。 2.根据权利要求1所述的具有埋岛结构的绝缘栅双极性晶体管，其特征在于，。
5、所述均 匀分布述N-漂移区（10）顶层中的P型埋岛（9）的间隔区间分布有N型埋岛（14）；彼此相 间的P型埋岛（9）与N型埋岛（14）构成部分超结结构。 3.根据权利要求1或2所述的具有埋岛结构的绝缘栅双极性晶体管，其特征在于，所述 P+集电区（12）为电场终止结构、透明阳极结构或阳极短路结构。 4.根据权利要求1或2所述的具有埋岛结构的绝缘栅双极性晶体管，其特征在于，所述 P型埋岛（9）的掺杂浓度和形状应根据设计要求而相应变化。 5.根据权利要求1或2所述的具有埋岛结构的绝缘栅双极性晶体管，其特征在于，所述 栅电极（6）为平面型栅电极。 6.根据权利要求1或2所述的具有埋岛结构的绝缘栅双极性。
6、晶体管，其特征在于，所述 栅电极（6）为沟槽型栅电极。 权 利 要 求 书CN 102842612 A 1/4页 3 具有埋岛结构的绝缘栅双极型晶体管 技术领域 0001 本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管（IGBT）。 背景技术 0002 功率半导体技术是电力电子技术的核心，随着微电子技术的发展，以栅控功率器 件为代表的现代功率半导体技术从20世纪80年代得到了迅速发展，进而极大地推动了电 力电子技术的进步。 0003 功率MOS管是电压控制型器件，可以通过控制栅压来控制器件的开关，驱动电路 结构简单，单一载流子导电特性使其开关特性优异。然而多子导电无法在漂移区内产生电。
7、 导调制效应，不适合应用于中高压领域。目前中高压大功率的电力电子器件已经形成GTO、 IGCT、IGBT相互竞争不断创新的技术市场。IGBT与GTO和IGCT相比，可通过栅端电压控 制器件的开关，使驱动电路简单，IGBT与功率MOS相比，电导调制效应可以降低正向导通压 降，使得静态功率损耗较小。因而，IGBT在中高压应用中占据了很大的市场份额，成为主流 的器件之一。 0004 自上世纪90年代以来，经过不断的发展，IGBT制作已经步入成熟，目前商业量产 的IGBT电压范围涵盖从370V至6500V，电流从2A到4000A不等，形式包括单管及模块。从 衬底结构上面来讲，IGBT经历了PT（穿通型。
8、）、NPT（非穿通型）及FS（场截止型）的发展， 在栅结构上主要有Planar（平面型）和Trench（沟槽型）两种。传统的场截止型IGBT如图 1（沟槽型）和图2（平面型）所示。 0005 以图1结构为蓝本，三菱公司提出了CSTBT（载流子存储层沟槽栅双极型晶体管）， 如图3所示。其主要结构特征为，在Trench结构基础上，在P型基区下面引入了一层N型 层作为空穴的势垒，达到阻挡空穴以提高漂移区载流子整体浓度的目的。N型载流子存储层 的引入可以增强器件内部电导调制效应，从而降低器件的正向导通压降。以图2结构为蓝 本，ABB公司在Planar型结构的基础上发展了Enhanced planar（。
9、增强平面型）结构，如图 4所示。该结构也是在P型基区下方引入了一层N型载流子存储层，提高漂移区整体载流子 浓度，增强电导调制效应，降低器件的正向导通压降。但是，上述结构所引入的N型载流子 存储层会增大P型基区下方N型漂移区的浓度，如果引入的N型载流子存储层浓度偏低，空 穴势垒较小，空穴积累不明显，正向饱和压降改善幅度小。若引入的N型载流子存储层浓度 偏高，虽然会明显改善正向导通时的载流子分布，但会造成器件的正向耐压急剧下降，严重 影响器件的工作性能。 发明内容 0006 本发明提供一种具有埋岛结构的绝缘栅双极型晶体管，该器件结构是在传统IGBT 器件结构的基础上，在器件MOS结构表面下分别引入。
10、P型埋岛和N型载流子存储层结构。在 正向阻断时，通过P型埋岛结构所引入的电荷及附加电场的作用可以削弱MOS结构下的尖 峰电场，从而提高器件的耐压。在正向导通时，高的N型载流子存储层的掺杂浓度或厚度， 说 明 书CN 102842612 A 2/4页 4 抬高了空穴的势垒，增强了发射极附近载流子的浓度，从而获得更好的载流子分布，以降低 器件的正向饱和压降并获得更好的正向导通压降和关断损耗的折中。所引入的P型埋岛和 N型载流子存储层结构可在传统IGBT器件结构工艺的基础上，在P型基区形成之前通过离 子注入或外延等工艺形成。 0007 本发明的技术方案如下： 0008 具有埋岛结构的绝缘栅双极型晶体。
11、管，结构如图5所示，包括P+集电区12，位于 P+集电区12背面的金属集电极13，位于P+集电区12正面的N+电场阻止层11，位于N+电 场阻止层11上面的N-漂移区10，位于N-漂移区10顶部中间的P型基区5，位于P型基区5 内部的两个N+源区4，位于P型基区5内部且位于两个N+源区4之间的P+接触区3，位于 器件表面且与两个N+源区4和P+接触区3接触的金属发射极1，位于P型基区5和N-漂 移区10之间的N型电荷存储层8；位于器件两侧的两个栅电极6通过各自的栅介质层7与 N+源区4、P型基区5和N型电荷存储层8相连，栅电极6与金属发射极1之间填充绝缘介 质2。所述具有埋岛结构的绝缘栅双极型。
12、晶体管还具有若干P型埋岛9，所述P型埋岛9均 匀分布于N-漂移区10顶层中，且与N型电荷存储层8相连。 0009 进一步地，如图6所示，本发明提供的具有埋岛结构的绝缘栅双极型晶体管，所述 均匀分布述N-漂移区10顶层中的P型埋岛9的间隔区间分布有N型埋岛14；彼此相间的 P型埋岛9与N型埋岛14构成部分超结结构。 0010 上述技术方案中，所述P型埋岛区9的浓度、厚度、形状等可根据设计要求而相 应变化；所述绝缘栅双极型晶体管的集电区12可以是电场终止结构、透明阳极结构或阳 极短路结构；所述绝缘栅双极性晶体管的半导体材料可采用硅（Si）、碳化硅（SiC）、砷化镓 （GaAs）或者氮化镓（GaN）。
13、等，其电极和金属连线可以是铝、铜或者其它合适的金属或合金。 0011 此外，本发明提供的具有埋岛结构的绝缘栅双极型晶体管除使用沟槽栅以外，还 可以使用平面栅，如图58所示。 0012 本发明结构P型埋岛所引入的电荷及电场可以有效削弱主结处的电场强度，提高 器件的耐压水平，因此本发明结构可以大幅提高N型载流子存储层的掺杂浓度或厚度，抬 高空穴势垒，获得更好的载流子分布，以降低器件的正向导通饱和压降，以此来优化正向导 通饱和压降与正向阻断耐压的矛盾关系。此外，由于载流子分布的改善，本发明结构还可以 降低关断损耗，获得更好的正向导通压降与关断损耗之间的折中关系。 附图说明 0013 图1是传统的沟槽。
14、栅IGBT结构图。 0014 图2是传统的平面栅IGBT结构图。 0015 图3是载流子存储层沟槽栅双极型晶体管（CSTBT）结构图。 0016 图4是增强平面型(Enhanced planar)IGBT结构图。 0017 图5至图8是本发明提供的具有埋岛结构的绝缘栅双极型晶体管的结构图。 0018 图1至图8中，1为发射极金属，2为栅电极与金属发射极之间的绝缘介质，3为P+ 接触区，4为N+源区，5为P型基区，6为栅电极，7为栅介质层，8为N型电荷存储层，9为P 型埋岛，10为N-漂移区，11为N+电场阻止层，12为P+集电区，13为金属集电极，14为N型 埋岛。 说 明 书CN 10284。
15、2612 A 3/4页 5 0019 图9是仿真获得的四种晶体管结构的正向阻断I-V特性图。 0020 图10是仿真获得的四种晶体管结构的正向导通I-V特性图。 0021 图11是仿真获得的四种晶体管结构的正向导通压降与关断损耗的关系图。 具体实施方式 0022 具有埋岛结构的绝缘栅双极型晶体管，结构如图5所示，包括P+集电区12，位于 P+集电区12背面的金属集电极13，位于P+集电区12正面的N+电场阻止层11，位于N+电 场阻止层11上面的N-漂移区10，位于N-漂移区10顶部中间的P型基区5，位于P型基区5 内部的两个N+源区4，位于P型基区5内部且位于两个N+源区4之间的P+接触区3。
16、，位于 器件表面且与两个N+源区4和P+接触区3接触的金属发射极1，位于P型基区5和N-漂 移区10之间的N型电荷存储层8；位于器件两侧的两个栅电极6通过各自的栅介质层7与 N+源区4、P型基区5和N型电荷存储层8相连，栅电极6与金属发射极1之间填充绝缘介 质2。所述具有埋岛结构的绝缘栅双极型晶体管还具有若干P型埋岛9，所述P型埋岛9均 匀分布于N-漂移区10顶层中，且与N型电荷存储层8相连。 0023 进一步地，如图6所示，本发明提供的具有埋岛结构的绝缘栅双极型晶体管，所述 均匀分布述N-漂移区10顶层中的P型埋岛9的间隔区间分布有N型埋岛14；彼此相间的 P型埋岛9与N型埋岛14构成部分超。
17、结结构。 0024 下面结合附图对本发明进行进一步说明。 0025 本发明的工作原理： 0026 IGBT的正向导通压降V F =V channel +V drift +V pn ，其中V channel 为沟道压降，V drift 为漂移区 压降，V PN 为背部PN结导通压降。V drift 为影响正向导通压降的主要因素，可以用pin二极 管模型近似为式中w B 近似为IGBT的漂移区宽度， n 代表电子迁移率， p 代表空穴迁移率， eff 表示有效载流子寿命。其中 HL 为漂 移区载流子等效寿命，h P 发射极参数，p L 为靠近P型基区处的空穴密度，p R 为靠近IGBT底 部P型集。
18、电区的空穴密度，为漂移区平均空穴密度。上式表明正向导通时，漂移区的载流 子分布会对器件的有效载流子寿命有影响。NPT型和FS型IGBT工艺省去了PT型工艺中 的载流子寿命控制工艺， HL 会比较大，此时 eff 主要由载流子分布所决定。在P型基区 下方引入N型载流子存储层（CS-layer），可以引入空穴势垒，在N型电荷存储层与N型漂 移区间有内建势通过该式可以看到随着N CS 的提高，内建势增大，空穴势垒 抬高，CS层对空穴的阻挡能力越强，这可以提高平均空穴密度从而增大有效载流子寿命 eff ，降低漂移区压降V drift 。 0027 然而，P + N - 结所能承受的反向雪崩击穿电压BV。
19、与低掺杂区杂质浓度N drift 的关系 为：BV=5.3410 13 Ndrift -3/4 ，加入电荷存储层等效于增大靠近P型基区附近的漂移区掺杂 浓度，导致BV下降。因而，电荷存储层对正向导通压降和耐压的影响是一对矛盾的关系。 0028 为了改善这一矛盾问题，本发明提出具有埋岛结构的绝缘栅双极型晶体管，在CS 说 明 书CN 102842612 A 4/4页 6 （载流子存储）层下面，引入了P型埋岛区，在正向阻断的时候，该P型埋岛区引入的电荷及 电场可以削弱主结处的电场强度，有利于提高器件的耐压水平，从而就可以在该结构中提 高N型载流子存储区的掺杂浓度或厚度，进一步抬高空穴势垒，获得更好。
20、的载流子分布，以 降低器件的正向饱和压降。同时，由于载流子分布的改善，还可以降低关断损耗，获得更好 的正向导通压降与关断损耗之间的折中关系。 0029 为了验证本发明结构的好处，通过半导体器件仿真软件Medici对结构进行了对 比仿真，如图911所示。在图9、图10和图11中，D代表传统Trench（槽栅型）IGBT结构，其漂 移区厚度为150m；C代表CSTBT结构，其电荷存储层厚度为2m，掺杂浓度为510 15 cm -3 ， 漂移区厚度为150m；B和A代表本发明提出的具有埋岛结构的绝缘栅双极型晶体管，其P 型埋岛结构的厚度为2m，掺杂浓度为2.510 16 cm -3 ，电荷存储层厚度。
21、为2m，掺杂浓度为 1.510 16 cm -3 ，漂移区厚度分别为150m和117m。图9为上述器件的正向阻断I-V特性， 代表器件耐压能力的大小。从图中可以看出由于N型电荷存储层8的加入，在相同漂移区 厚度下，C耐压仅为1573V明显低于D的1686V，为了改善器件的耐压，本发明提出的具有相 同漂移区厚度的B的耐压为1805V，不仅高于C而且还超过了D，即使将本发明结构的漂移 区厚度减为117um，即A，其耐压仍为与C接近的1576V。这是因为P型埋岛所引入的电荷 和电场削弱了主结处的电场强度，提高了器件的耐压能力。图10为上述四种结构的正向导 通I-V特性。从图中可以看出在与C具有相同耐。
22、压的情况下，A的正向导通特性远远优于 C。在具有较高耐压的情况下，B的正向导通特性远远优于D，并与C基本相同。图11为上 述四种结构的正向导通压降与关断损耗的关系图。从图中可以看出A和B具有远远优于C 和D的特性。 0030 综上所述，本发明结构P型埋岛所引入的电荷及电场可以有效削弱主结处的电场 强度，提高器件的耐压水平，因此本发明结构可以在一定耐压下大幅提高N型载流子存储 层的掺杂浓度或厚度，抬高空穴势垒，获得更好的载流子分布，以降低器件的正向导通饱和 压降，以此来优化正向导通饱和压降与正向阻断耐压的矛盾关系。此外，由于载流子分布的 改善，本发明结构还可以降低关断损耗，获得更好的正向导通压降与关断损耗之间的折中 关系。 说 明 书CN 102842612 A 1/6页 7 图1 图2 说 明 书 附 图CN 102842612 A 2/6页 8 图3 图4 说 明 书 附 图CN 102842612 A 3/6页 9 图5 图6 说 明 书 附 图CN 102842612 A 4/6页 10 图7 图8 说 明 书 附 图CN 102842612 A 10 5/6页 11 图9 图10 说 明 书 附 图CN 102842612 A 11 6/6页 12 图11 说 明 书 附 图CN 102842612 A 12 。