《包括过应力保护的转换器.pdf》由会员分享，可在线阅读，更多相关《包括过应力保护的转换器.pdf（20页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103457597 A (43)申请公布日 2013.12.18 C N 1 0 3 4 5 7 5 9 7 A *CN103457597A* (21)申请号 201310214387.6 (22)申请日 2013.05.31 61/653,953 2012.05.31 US H03K 19/0175(2006.01) (71)申请人快捷半导体（苏州）有限公司 地址 215021 江苏省苏州市苏州工业园区苏 桐路1号 申请人快捷半导体公司 (72)发明人 N加涅 科奈斯P斯诺登 (74)专利代理机构北京派特恩知识产权代理事 务所(普通合伙) 11270 代理人武晨燕 。
2、张颖玲 (54) 发明名称 包括过应力保护的转换器 (57) 摘要 本申请涉及包括过应力保护的转换器。除其 他情况之外，本发明讨论了控制电路，例如转换电 路，所述控制电路被配置为当第一晶体管接收的 第一电压超过所述第一晶体管或第二晶体管中的 至少一个的额定电压时，减小所述第一晶体管和 所述第二晶体管的电压应力。 (30)优先权数据 (51)Int.Cl. 权利要求书3页 说明书11页 附图5页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书11页 附图5页 (10)申请公布号 CN 103457597 A CN 103457597 A 1/3页 2 1.一种。
3、控制电路，所述控制电路被配置为连接到模拟通路门的控制节点处，所述模拟 通路门被配置为响应于控制信号的第一状态将第一节点隔离于第二节点且响应于所述控 制信号的第二状态将所述第一节点连接到所述第二节点处，所述控制电路包括： 第一晶体管，所述第一晶体管被配置为接收第一电压且在所述第二状态下将所述第一 电压连接到所述模拟通路门的所述控制节点处，其中，所述第一电压参考所述第一节点处 的电压； 第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门的所述控制节点之 间，且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作，以当所述第一 电压超过所述第一晶体管或所述第二晶体管中的至少一个的额定电。
4、压时减小所述第一晶 体管和所述第二晶体管的电压应力； 第三晶体管，所述第三晶体管连接到所述第二晶体管和参考电压之间； 其中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电 压； 其中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及 其中，所述第二晶体管和所述第三晶体管被配置为在所述第一状态下将所述模拟通路 门的所述控制节点连接到所述参考电压上。 2.根据权利要求1所述的控制电路，其中，所述第一电压被配置为在所述第二状态期 间跟随所述第一节点上的电压且以一预定电压值偏移于所述第一节点上的电压。 3.根据权利要求2所述的控制电路，包括被配置为提供所述预定电压的电。
5、荷泵。 4.根据权利要求3所述的控制电路，其中，所述电荷泵被配置为提供所述第二电压的 至少一部分。 5.根据权利要求4所述的控制电路，其中，所述第二电压以所述预定电压的大约一半 偏移于所述第一电压。 6.根据权利要求1-5中任一项所述的控制电路，包括连接到所述第一节点处并被配置 为提供所述第一电压的至少一部分的电荷泵。 7.根据权利要求6所述的控制电路，包括被配置为提供所述第二电压的电压源。 8.根据权利要求7所述的控制电路，包括分压器和晶体管，所述分压器和所述晶体管 被配置为提供与所述第一节点或所述第二节点处的电压无关的所述第二电压。 9.根据权利要求6所述的控制电路，其中，所述电荷泵包括：。
6、 第一级，被配置为提供所述第二电压；以及 第二级，被配置为提供所述第一电压的至少一部分。 10.根据权利要求9所述的控制电路，其中，所述电荷泵包括： 第一晶体管，连接到所述第二级的输出端处； 第二晶体管，连接到所述第一晶体管和地之间； 其中，所述电荷泵的所述第一晶体管和所述第二晶体管被配置在所述第一状态期间将 所述第二级的所述输出拉到地电平。 11.根据权利要求9所述的控制电路，其中，所述电荷泵包括： 第三晶体管和第四晶体管，被配置为在所述第一状态期间将所述第一级的输出端隔离 于所述第二级。 权 利 要 求 书CN 103457597 A 2/3页 3 12.根据权利要求10所述的控制电路，其。
7、中，所述电荷泵包括第五晶体管，所述第五晶 体管具有连接到所述第二级的所述输出端处的控制节点，其中，所述第五晶体管被配置为 将所述第一级的所述输出端连接到所述控制电路的电源导轨上。 13.一种用于控制模拟通路门的方法，所述模拟通路门被配置为响应于控制信号的第 一状态将第一节点隔离于第二节点，且响应于所述控制信号的第二状态将所述第一节点连 接到所述第二节点处，所述方法包括： 响应于所述控制信号的所述第二状态，使用第一晶体管将第一电压连接到所述模拟通 路门的控制节点处，所述第一电压以一预定电压值偏移于所述第一节点的电压； 当所述控制信号处于所述第二状态时，使第二晶体管作为源极跟随器工作，以当所述 第。
8、一电压超出所述第一晶体管和所述第二晶体管中的至少一个的额定电压时减小所述第 一晶体管和所述第二晶体管的电压应力； 当所述控制信号处于所述第二状态时，在所述第一晶体管的控制节点和所述第二晶体 管的控制节点处接收第二电压； 在第三晶体管上接收所述控制信号的表示；以及 当所述控制信号处于所述第一状态时，通过使用所述第二晶体管和所述第三晶体管， 将所述模拟通路门的所述控制节点连接到参考电压上。 14.根据权利要求13所述的方法，其中，接收第一电压包括：计算第一预定电压和所述 第一节点的电压之和以提供所述第一电压。 15.根据权利要求14所述的方法，其中，接收第二电压包括：计算第二预定电压和所述 第一节。
9、点的电压之和以提供所述第二电压。 16.根据权利要求15所述的方法，其中，所述第二预定电压为所述第一预定电压的大 约一半。 17.根据权利要求15所述的方法，包括： 使用电荷泵的第一级提供所述第二预定电压；以及 使用所述电荷泵的第二级提供所述第一预定电压。 18.根据权利要求17所述的方法，其中，将所述模拟通路门的所述控制节点连接到参 考电压上包括： 使用第三晶体管和第四晶体管将所述电荷泵的所述第一级隔离于所述电荷泵的所述 第二级； 在第五晶体管的控制节点处接收所述第一电压； 使用第五晶体管和第六晶体管将所述电荷泵的第二级的输出端连接到所述参考电压 上，所述电荷泵的所述第二级的所述输出端被配置。
10、为提供所述第一电压；以及 在所述控制信号处于第一状态期间，使用第七晶体管将所述电荷泵的所述第一级的输 出端连接到所述控制电路的电源导轨上，所述第七晶体管的控制栅极连接到所述电荷泵的 所述第一级的所述输出端处。 19.根据权利要求13-18中的任一项所述的方法，其中，接收所述第二电压包括：接收 与所述第一节点的电压无关的第二电压。 20.根据权利要求13-18中任一项所述的方法，其中，接收所述第二电压包括：由连接 到第三晶体管上的分压器提供所述第二电压，其中，所述第三晶体管被配置为当所述控制 权 利 要 求 书CN 103457597 A 3/3页 4 信号处于所述第二状态时，将所述分压器连接到。
11、电源电压与地之间。 21.一种系统，包括： 通路门晶体管，用于响应于控制信号的第一状态将第一节点隔离于第二节点且响应于 所述控制信号的第二状态将所述第一节点连接到所述第二节点处；以及 控制电路，被配置为接收所述控制信号，所述控制电路包括： 第一晶体管，被配置为接收第一电压且在第二状态下将所述第一电压连接到所述通路 门晶体管的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压； 第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门晶体管的所述控制 节点之间，且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作以当所述 第一电压超过所述第一晶体管或所述第二晶体管中的至少一个的。
12、额定电压时减小所述第 一晶体管和所述第二晶体管的电压应力； 第三晶体管，连接到所述第二晶体管和参考电压之间， 其中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电 压； 其中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及 其中，所述第二晶体管和所述第三晶体管被配置为在第一状态下将所述通路门晶体管 的所述控制节点连接到所述参考电压上。 权 利 要 求 书CN 103457597 A 1/11页 5 包括过应力保护的转换器 技术领域 0001 本申请讨论了电子电路，且更特别地讨论了用于对电子电路进行过应力保护的装 置和方法。 背景技术 0002 在特定应用中，。
13、通路门用于在电子设备的两个节点之间传递信号。例如，通路门可 用于从电子设备(例如，便携电子设备)向连接到该电子设备上的附属设备传递信号。通 路门可用于在两个设备间传递模拟信号(例如，模拟音频信号)。通路门控制电路的设计标 准影响通路门在不引入失真的情况下传递特定模拟信号的表现，以及当该通路门被禁用时 将两个节点彼此隔离开的表现。某些模拟通路门和相应的通路门控制单元使用高电压工艺 制作使得该通路门和控制电路能够承受高电压信号的接收。这样的高压器件和制作这样的 器件的工艺会增加使用这些器件的产品的成本。 发明内容 0003 除其他情况之外，本发明讨论了电压过应力保护，使得低电压元件能够用于易受 能。
14、使低电压元件产生应力的电压的影响的电路中(例如，通路门电路的电压转换器)。 0004 根据一个方面，提供了一种控制电路，所述控制电路被配置为连接到模拟通路门 的控制节点处，所述模拟通路门被配置为响应于控制信号的第一状态将第一节点隔离于第 二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处，所述控 制电路可包括：第一晶体管，所述第一晶体管被配置为接收第一电压且在所述第二状态下 将所述第一电压连接到所述模拟通路门的所述控制节点处，其中，所述第一电压参考所述 第一节点处的电压；第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门的 所述控制节点之间，且被配置为当所述控制信号。
15、处于所述第二状态时作为源极跟随器工 作，以当所述第一电压超过所述第一晶体管或所述第二晶体管中的至少一个的额定电压时 减小所述第一晶体管和所述第二晶体管的电压应力；第三晶体管，所述第三晶体管连接到 所述第二晶体管和参考电压之间；其中，所述第一晶体管的控制节点和所述第二晶体管的 控制节点被配置为接收第二电压；其中，所述第三晶体管的控制节点被配置为接收所述控 制信号的表示；以及其中，所述第二晶体管和所述第三晶体管被配置为在所述第一状态下 将所述模拟通路门的所述控制节点连接到所述参考电压上。 0005 根据另一方面，提供了一种用于控制模拟通路门的方法，所述模拟通路门被配置 为响应于控制信号的第一状态将。
16、第一节点隔离于第二节点，且响应于所述控制信号的第二 状态将所述第一节点连接到所述第二节点处，所述方法可包括：响应于所述控制信号的所 述第二状态，使用第一晶体管将第一电压连接到所述模拟通路门的控制节点处，所述第一 电压以一预定电压值偏移于所述第一节点的电压；当所述控制信号处于所述第二状态时， 使第二晶体管作为源极跟随器工作，以当所述第一电压超出所述第一晶体管和所述第二晶 体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力；当所 说 明 书CN 103457597 A 2/11页 6 述控制信号处于所述第二状态时，在所述第一晶体管的控制节点和所述第二晶体管的控制 节点处接收第。
17、二电压；在第三晶体管上接收所述控制信号的表示；以及当所述控制信号处 于所述第一状态时，通过使用所述第二晶体管和所述第三晶体管，将所述模拟通路门的所 述控制节点连接到参考电压上。 0006 根据另一方面，提供了一种系统。所述系统可包括：通路门晶体管，用于响应于控 制信号的第一状态将第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述 第一节点连接到所述第二节点处；以及控制电路，被配置为接收所述控制信号，所述控制电 路包括：第一晶体管，被配置为接收第一电压且在第二状态下将所述第一电压连接到所述 通路门晶体管的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压；第二晶 体管，所述第二晶。
18、体管连接到所述第一晶体管和所述通路门晶体管的所述控制节点之间， 且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作以当所述第一电压 超过所述第一晶体管或所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管 和所述第二晶体管的电压应力；第三晶体管，连接到所述第二晶体管和参考电压之间，其 中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电压；其 中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及其中，所述第二晶 体管和所述第三晶体管被配置为在第一状态下将所述通路门晶体管的所述控制节点连接 到所述参考电压上。 0007 在某些示例中，控制电路可以包括。
19、第一晶体管，所述第一晶体管被配置为接收第 一电压且将所述第一电压连接到处于第二状态的模拟通路门的控制节点处，其中，所述第 一电压参考所述模拟通路门的第一节点处的电压。所述控制电路进一步可以包括第二晶体 管，所述第二晶体管连接到所述第一晶体管和所述模拟通路门的所述控制节点处且被配置 为当控制信号处于第二状态时作为源极跟随器工作，以当所述第一电压超过所述第一或第 二晶体管中的至少一个的额定电压时减小所述第一和第二晶体管的电压应力。 0008 在特定示例中，所述控制电路包括第三晶体管，所述第三晶体管连接到所述第二 晶体管和参考电压上。所述第一晶体管的控制节点和所述第二晶体管的控制节点可被配置 为接收。
20、第二电压。所述第三晶体管的控制节点可被配置为接收所述控制信号的表示。所述 第二晶体管和所述第三晶体管可被配置为处于第一状态时将所述模拟通路门的所述控制 节点连接到所述参考电压上。 0009 此概述意在提供本专利申请主题的概述。并不旨在提供本发明专用的或全面的说 明。具体实施方式的包含用于提供有关本专利申请的更多信息。 附图说明 0010 在附图(其不一定按比例绘制)中，相同的附图标记可在不同的视图中描述相似 的部件。具有不同字母后缀的相似附图标记可表示同类部件的不同例子。附图以示例而非 限制的方式大体示出了本文中所论述的各个示例。 0011 图1大体示出了包含一个示例转换器的通路门系统； 00。
21、12 图2A和2B大体示出了包含一个控制NMOS通路门的示例转换器的通路门系统的 简化的电路图； 0013 图3大体示出了一个示例转换器； 说 明 书CN 103457597 A 3/11页 7 0014 图4大体示出了一个示例两级电荷泵，该两级电荷泵包括用以避免示例转换器输 出组件的过电压应力的电路系统。 具体实施方式 0015 本发明者认识到高电压转换器的装置和方法，该高电压转换器使用低电压控制元 件来控制通路门(如，模拟通路门)，使得施加到所述通路门上的信号能够超过所述低电压 控制元件的额定电压，且该控制电路的结构能够避免对所述低电压控制元件造成过电压应 力。在特定示例中，这样的高压转换。
22、器能够用于音频选择开关(包括恒定栅源电压(V GS )的 音频选择开关)，且能够得到比使用高电压元件的选择开关具有更小的电容量和更高的带 宽的更小的开关。 0016 图1大体示出了通路门系统100，所述通路门系统100包括通路门101和示例转换 的102。在特定示例中，所述通路门101可包括金属氧化物半导体场效型晶体管(MOSFET)。 通路门101的工作能够响应于在所述通路门101的控制节点(例如，MOSFET的栅极节点) 处接收到的信号。 0017 在第一工作状态，所述通路门101能够将第一节点(A)隔离于第二节点(B)。在第 二状态，所述通路门101能够提供低阻抗通路以将所述第一节点(A。
23、)与所述第二节点(B) 进行连接。在某些包括晶体管通路门的示例中，所述通路门101的工作可取决于所述节点 (A，B)中的一个与所述通路门101的所述控制节点之间的电压。 0018 在特定示例中，所述转换器102能够控制所述通路门101的所述控制节点处的电 压，以当所述第一或第二节点(A，B)中的至少一个的信号明显变化时仍保持所述通路门 101的状态。在特定示例中，所述转换器102能够接收第一电源电压(V RAIL )、第二电源导轨 (或参考电位)(N RAIL )，以及命令输入端(例如，通路门使能输入端(ENABLE)。所述转换器 102能够向所述通路门101的所述控制节点提供所述通路门使能输。
24、入端(ENABLE)的信号表 示，以使所述通路门101能够响应于所述信号的状态。 0019 在特定示例中，所述第一电源电压(V RAIL )表示可提供给所述转换器102的最高电 压，且所述第二电源导轨(N RAIL )表示可提供给所述转换器102的最低电压。在某些示例中， 所述第一电源导轨(V RAIL )可连接到一电源电压上，且所述第二电源导轨(N RAIL )可接地。 0020 在特定示例中，所述转换器102可包括电源104和输出电路106，所述电源104能 够将所述通路门101的所述控制节点保持在合适的电压电平上，所述输出电路106用于驱 动所述通路门101的所述控制节点。在特定示例中，。
25、所述转换器102的所述电源104可包 括能够提供第一电压(V CP )的第一电源和能够提供第二电压(V CP/2 )的第二电源。在特定示 例中，所述电源104可包括能够提供所述第一电压(V CP )的电荷泵和能够提供所述第二电压 (V CP/2 )的另一电源。在某些示例中，所述电源104可包括能够提供所述第一电压(V CP )和所 述第二电压(V CP/2 )的两级电荷泵。在特定示例中，所述电源104或其一部分，能够从所述转 换器102中分离出来。 0021 在特定示例中，所述转换器102可包括输出电路106，所述输出电路106被配置为 接收第一电压(V CP )和第二电压(V CP/2 )。。
26、所述输出电路106能够响应于所述通路门使能输 入端(ENABLE)的状态且在使能输入端(ENABLE)的信号状态所选择的状态下，在足够的电 压下驱动所述通路门101的所述控制节点以使所述通路门101工作。 说 明 书CN 103457597 A 4/11页 8 0022 在特定示例中，所述输出电路106可包括具有给定额定电压(如，5伏的额定电 压)的电路元件，意味着超过所述给定额定电压的电压能够引起所述元件的电压应力。在 特定的额定系统中，在超过元件的给定额定电压下使用该元件能够减少所述元件的工作寿 命。将元件的工作扩展到高于该元件的额定电压的电压下，在特定示例中，能够严重妨碍所 述元件的预想。
27、工作。 0023 在特定示例中，所述转换器102能够引入偏移于所述通路门101的第一或第二节 点(A，B)处接收到的电压的电压。在特定示例中，这样的电压可出现在所述通路门101的 所述控制节点处且能够连接到所述电源104和所述输出电路106的元件上。这些电压能 够高于许多普通的低成本电路元件的额定电压，所述普通的低成本电路元件包括所述电源 104和所述输出电路106的低成本电路元件。 0024 图2A和图2B大体示出了通路门系统200的简化的电路图，所述通路门系统200包 括示例转换器202，所述转换器202响应于通路门使能输入端(ENABLE)的状态以控制NMOS 通路门晶体管201处于低阻。
28、抗状态(或者说“导通”状态，如图2A)和高阻抗状态(或者说 “断开”状态，如图2B)。所述通路门系统200可包括通路门晶体管201和转换器202。在特 定示例中，所述转换器202可包括输出电路206，所述输出电路206包括具有低于期望施加 到所述转换器102上的电压的额定电压的元件。 0025 图2A大体示出了包括示例转换器202的通路门系统200的简化的电路。所述转 换器202能够在所述通路门使能输入端(ENABLE)处接受高电平状态的信号。所述通路门 使能输入端(ENABLE)可以连接到电源204(如，电荷泵)上以便当所述信号的状态为高电 平时，启动所述电源204。在特定示例中，与所述通路。
29、门使能输入端(ENABLE)接收到的信号 不同的信号，能够用于启动和禁用所述电源204。所述通路门使能输入端(ENABLE)的高电 平信号能够通过使用第一和第二开关208、209将所述电源204的公共节点连接到所述通路 门系统200的所述第一和第二节点(A、B)中的至少一个处。在特定示例中，所述通路门晶 体管201的主体能够通过第一和第二开关208、209连接到所述电源204的公共节点和所述 通路门系统200的第一和第二节点(A、B)处。所述通路门系统200在低阻抗状态下的如此 配置能够允许所述电源204的输出端提供第一电压(V CP )，所述第一电压(V CP )跟随且偏移 于所述第一节点或。
30、第二节点(A、B)处的电压。在一个示例中，第三开关210能够将所述电 源204的所述主体隔离于地或第二电源导轨(未示出)。 0026 在特定示例中，所述输出电路206可包括反相器212和第一分流电路214。所述反 相器响应于所述通路门使能输入端(ENABLE)处的信号状态对第一分流电路进行控制。所 述第一分流电路214可包括第一晶体管218、第二晶体管219和第三晶体管220，且所述第 一分流电路214被配置为控制所述通路门晶体管201的所述控制节点处的电压电平。 0027 在特定示例中，所述输出电路206可包括第二分流电路216。所述第二分流电路可 包括第四晶体管221和第五晶体管222。在。
31、特定示例中，当所述通路门系统200处于高阻抗 状态时，所述第二分流电路216能够将所述电源204的输出接地。另外，所述第二和第四晶 体管219、221的配置可允许所述通路门系统200传递信号，所述信号能够在输出电路元件 上不产生过电压应力的情况下引起超过输出电路元件的额定电压的电压。 0028 例如，参照图2A，随着所述通路门使能输入端(ENABLE)接收高电平状态的信号， 电源204能够被启动且提供第一电压(V CP )和第二电压(V CP/2 )。在某些示例中，所述电源 说 明 书CN 103457597 A 5/11页 9 204可包括两级电荷泵以使得所述第二电压(V CP/2 )由所述。
32、两级电荷泵的第一级提供且为所 述第一电压(V CP )的大约一半。在特定示例中，所述第一电压(V CP/2 )能够由所述两级电荷泵 的所述第二级提供。作为给定电压(V CP 、V CP/2 )的结果，所述第一晶体管218(PMOS晶体管) 能够接收所述第二电压(V CP/2 )且能够处于低阻抗状态。因此，所述第一晶体管218能够将 所述通路门晶体管201的所述控制节点连接到所述第一电压(V CP )上。由于所述第一电压 (V CP )能够以一预定的偏移量跟随所述通路门系统200的所述第一或第二节点(A、B)处的 信号，所述通路门晶体管201的栅源电压(V GS )能够大致恒定，这就使得所述通路。
33、门晶体管 201能够引入稍许失真甚至不引入失真。在特定示例中，所述电源204的相同连接能够导致 所述电源204的输出端处的所述第一电压(V CP )超过所述输出电路206的所述晶体管218、 219、220、221、222的额定电压。如上简述，所述第二和第四晶体管219、221能够作用以消 除或减少所述输出电路206的所述晶体管220、222的过电压应力。通过限制所述第一晶体 管218的所述栅源电压，用所述第一电压(V CP/2 )对所述第一晶体管218进行偏置提供所述 第一晶体管218的自应力保护。 0029 为说明所述通路门系统200的应力保护，考虑以下非限制示例。所述输出电路元 件的额定。
34、电压为5伏。在所述第一节点(A)处的信号包括具有3伏的峰峰电压和1.5伏的 偏移的正弦信号。所述电源204被配置为提供比所述公共电源(COM PS )高4伏的第一电压 (V CP )和比所述公共电荷泵(COM PS )高2伏左右的第二电压(V CP/2 )。当所述第一节点(A)处 的所述信号达到最大值时，所述电源204的输出相对于地约为7伏。随着所述通路门晶体管 201处于低阻抗状态，所述通路门晶体管201的所述控制节点经由所述第一晶体管218后 大约为7伏。由于所述通路门使能输入端(ENABLE)处于高逻辑电平，所述第三和第五晶体 管220、222的所述控制节点为低电平且因此所述第三和第五晶。
35、体管220、222处于高阻抗状 态。所述第二和第四晶体管219、221能够接收所述第二电压(V CP/2 )且处于源极跟随器状态 以使得通过所述第三晶体管和所述第五晶体管220、222的电压约为所述第二电压(V CP/2 )， 或者更具体地，约为所述第二电压(V CP/2 )减去晶体管阈值电压。因此，在本例中，通过所述 第二和第四晶体管219、221的电压可被限制在2伏左右且通过所述第三和第五晶体管220、 222的电压被限制在5伏左右。在某些示例中，所述第二和第四晶体管219、221能够限制 所述第三和第五晶体管220，、222的漏源电压(V DS )以使得所述输出电路206的所述晶体管 2。
36、18、219、220、221、222能够提供期望的功能且在高电压下工作，避免过电压应力。另外，所 述输出电路206的所述晶体管218、219、220、221、222可为低压晶体管，与高压装置相比，所 述低压晶体管价格更低且使用的制造资源较少。 0030 图2B大体示出了所述通路门系统200的简化的电路图，当所述通路门晶体管201 转换至或处于低阻抗状态，所述通路门系统200包括一个示例转换器202。所述转换器202 能够接收所述通路门使能输入端(ENABLE)的低电平状态的信号。所述通路门的使能输入 端(ENABLE)可连接到所述电源204上以使得当所述通路门使能输入端(ENABLE)的状态为。
37、 低电平时，禁用电源204。所述通路门使能输入端(ENABLE)的低电平信号能够通过所述第 一和第二开关208、209将所述电源204的公共节点(COM PS )隔离于所述通路门系统200的 第一和第二节点(A、B)。 0031 在特定示例中，所述输出电路206包括第一分流电路214。所述第一分流电路包括 第一晶体管218、第二晶体管219和第三晶体管220且能够控制所述通路门晶体管201的所 说 明 书CN 103457597 A 6/11页 10 述控制节点处的电压电平。在特定示例中，所述输出电路206包括第二分流电路216。所述 第二分流电路216包括第四晶体管221和第五晶体管222。。
38、当所述通路门系统200处于高 阻抗状态时，所述第二分流电路216能够将所述电压204的所述输出接地。另外，所述第二 和第四晶体管219、221被配置为为允许所述通路门系统200传递信号，所述信号能够在输 出电路元件上不产生过电压应力的情况下引起超过输出电路元件的额定电压的电压。 0032 例如，随着所述通路门使能输入端(ENABLE)接收高电平状态的信号，所述电源 204能够被启动且提供第一电压(V CP )和第二电压(V CP/2 )。在某些示例中，所述电源204包 括两级电荷泵使得所述第二电压(V CP/2 )由所述两级电荷泵的第一级提供且为所述第一电 压(V CP )的大约一半。所述第一。
39、电压(V CP )能够由所述两级电荷泵的所述第二级提供。当接 收所述通路门使能输入端(ENABLE)的低电平状态信号时，所述电源204能够被禁用。在特 定示例中，当所述电源被禁用时，所述电源204的所述第一级可隔离于所述第二级。由于所 述第一电压(V CP )以一预定的偏移值跟随所述通路门晶体管201的所述第一和第二节点(A、 B)处的信号，所述电源204的输出端的电压能够超过所述输出电路206的所述晶体管218、 219、220、221、222的额定电压。 0033 如上所述，所述转换器202的所述输出电路206的所述第二和第四晶体管219、221 作用以消除或减少所述输出电路206的所述晶。
40、体管218、219、220、221、222的过电压应力。 当所述通路门晶体管201被禁用时，所述通路门晶体管201的所述控制节点可通过所述输 出电路206的所述第二和第三晶体管219、220被下拉到地。提供所述第一电压(V CP )的电 源输出端可使用所述输出电路206的所述第四和第五晶体管221、222被下拉到地。由于所 述第一电压(V CP )被拉低，第六晶体管223能够将所述第二电压(V CP/2 )连接到所述通路门 系统200的第一电源导轨(V RAIL )上。在特定示例中，当所述通路门晶体管201被禁用时，所 述第三开关210能够将所述通路门晶体管201的主体部分接地。在特定示例中，。
41、地电位可 为低电压鉴别器的输出。所述低电压鉴别器能够接收接地电位和所述第一和第二节点(A， B)处的一个或多个电压且能够将最低电位连接到所述低电压鉴别器的输出端。在特定示例 中，所述第六晶体管223可为两级电荷泵的一部分。在某些示例中，包括所述两级电荷泵的 所述电源204可隔离于所述转换器202。在某些示例中，所述第二分流电路216可为所述电 源204的一部分。 0034 图3大体示出了一个示例转换器302的一部分，所述转换器302包括第一、第二和 第三反相器325、326、312，转换器网络328，以及输出电路306。在特定示例中，所述反相器 302可接收第一电源导轨(V RAIL )、第二。
42、电源导轨(N RAIL )、第一电压(V CP )、第二电压(V CP/2 )和 地(GND)。所述反相器302能够提供两个输出端(OUT、GATE DRV)。第一输出端(OUT)具有 接近所述第一电源导轨(V RAIL )上的电压的高电平逻辑状态和接近所述第二电源导轨(N RAIL ) 的低电平逻辑状态。第二输出端(GATE DRV)具有接近第一电压(V CP )的高电平逻辑状态和 接近所述第二电源导轨(N RAIL )处的电压的低电平逻辑状态。 0035 在特定示例中，所述输出电路306包括第一晶体管318、第二晶体管319和第三晶 体管320。当所述使能输入端(ENABLE、ENABLE。
43、)处于第一状态时，所述晶体管319、320允 许所述第二输出(GATE DRV)跟随所述第一电压(V CP )的电压。在一个示例中，所述第一晶 体管318和所述第二晶体管319的所述控制节点能够接收所述第二电压(V CP/2 )。在某些示 例中，通过一电压源提供所述第二电压(V CP/2 )，所述电压源独立于能够提供所述第一电压 说 明 书CN 103457597 A 10 7/11页 11 (V CP )的电压源。在特定示例中，使用能够提供所述第一电压(V CP )的电源提供所述第二电 压(V CP/2 )。在特定示例中，在第一状态，所述第二电压(V CP/2 )相比于所述第一电压(V CP。
44、 )低 了一预定值。因此，所述第二输出(GATE DRV)能够通过所述第一晶体管318被拉至所述第 一电压(V CP )。 0036 所述第二晶体管319在所述第一状态下可作为源极跟随器工作且所述第三晶体 管320可处于高阻抗状态。在特定示例中，所述第一电压(V CP )能够超过在所述第一状态的 所述输出电路306的晶体管318、319、320中的每一个的额定电压。然而，由于所述第二晶 体管319可作为源极跟随器工作，所述第一电压(V CP )能够超过所述输出电路306的所述 晶体管318、319、320的额定电压且不引起过电压应力。通过将所述第二晶体管319和所述 第三晶体管320之间的节点。
45、保持在低于所述第二电压(V CP/2 )的电压水平，所述第二晶体管 319能够避免所述输出电路306的所述晶体管318、319、320受到过电压应力。在特定示例 中，低于所述第二电压(V CP/2 )的电压值可接近于所述第二晶体管319的阈值电压。可以在 第一状态下选择第二电压(V CP/2 )以保持所述第一晶体管318处于低阻抗状态，且当所述第 一电压高于每个晶体管额定电压时，将通过所述输出电路306的所述晶体管318、319、320 中的每一个的电压保持在它们各自的额定电压内。 0037 当所述互补使能输入端(ENABLE、ENABLE)的信号转变为与禁用所述通路门晶体 管相关联的第二状态。
46、时，所述第二和第三晶体管319、320能够将所述第二输出(GATE DRV) 拉至所述第二电源导轨(N RAIL )。在特定环境下，当所述互补使能输入端(ENABLE、ENABLE)转 变为第二状态时，所述第二输出(GATE DRV)可处于高于所述第二和所述第三晶体管319、 320的额定电压的电压电平。然而，当所述第三晶体管320从高阻抗状态转变为低阻抗状态 时，所述第二输出端(GATE DRV)的电压可被所述第二和第三晶体管319，320分压以避免所 述第二或第三晶体管319、320上的过电压应力。正如以下关于图4讨论的，在第二状态下 通过禁用所述电源提供所述第一电压(V CP )，能够避。
47、免所述第一晶体管318的过电压应力。 0038 在所述第二状态(禁用状态)，所述第一电压(V CP )可为0伏且所述第二电压 (V CP/2 )可为所述第一电源导轨(V RAIL )处的电压。在所述第二状态，所述晶体管318具有能 够使所述第一晶体管318“截止”的正的栅源电压。由于所述第一电源导轨(V RAIL )被施加 到所述第二晶体管319的栅极上，所述第二晶体管319可处于“导通”状态且由于所述第三 晶体管320被偏置，所述第二晶体管319的漏极能够接地。因此，在所述第二状态下，所述 第一、二和第三晶体管318、319、320可具有正的栅源电压以使得所述第一晶体管318处于 “截止”状。
48、态且所述第二和第三晶体管319、320处于“导通”状态。当所述第一电压为0伏 时，所述电路中没有过度应力且所述第二输出(GATE_DRV)可为低电平。 0039 包括所述第一，第二，和第三晶体管318、319、320的所述转换器输出部分306在涉 及通路门控制的环境中说明，然而，显而易见的是在其他的转换器环境下能够实现所述输 出部分306提供的应力保护且所述输出部分306提供的应力保护并不意在限制通路门控制 的应用。 0040 图4大体示出了两级电荷泵404的一个示例，所述两级电荷泵404包括用以避免 示例转换器输出元件和示例电荷泵输出元件的过电压应力的电路系统。在特定示例中，所 述电荷泵40。
49、4包括由互补时钟输入(CLOCK、CLOCK)驱动的第一级431和第二级432。在一 示例中，所述第一级431能够提供所述第二电压(V CP/2 )且级联到所述第一级431的所述第 说 明 书CN 103457597 A 11 8/11页 12 二级432能够提供所述第一电压(V CP )。在特定示例中，当参考所述电荷泵的公共节点(COM) 时，所述第二电压(V CP/2 )为所述第一电压(V CP )的大约一半。 0041 当用于通路门系统(如图2A和2B所述的系统)并且所述通路门被启动并处于低 阻抗状态下时，所述电荷泵404的所述第一和第二级431、432可通过第一和第二电荷泵开 关434、435的低阻抗状态连接到一起。在特定示例中，所述第一和第二电荷泵开关434、435 包括所示的晶体管(例如，PMOS晶体管)。然而，在不背离本发明主题的范围的条件下，其 他的开关也是合理的。 0042 当所述电荷泵404被禁用时(例如，当所述通路门被禁用时)，使用电荷泵输出元 件(例如，电荷泵输出晶体管421、422)可将配置为提供所述第一电压(V CP )的所述电荷泵 输出端拉至地电平。正如以上参照图2A所述，当所述。