《数字无线信号传输系统的CMMB字节交织和RS编码实现方法.pdf》由会员分享，可在线阅读，更多相关《数字无线信号传输系统的CMMB字节交织和RS编码实现方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102882633 A (43)申请公布日 2013.01.16 C N 1 0 2 8 8 2 6 3 3 A *CN102882633A* (21)申请号 201110196700.9 (22)申请日 2011.07.14 H04L 1/00(2006.01) (71)申请人北京同方吉兆科技有限公司 地址 100083 北京市海淀区清华同方科技广 场A座29层 (72)发明人覃祝君 唐柳 卢莹莹 (54) 发明名称 数字无线信号传输系统的CMMB字节交织和 RS编码实现方法 (57) 摘要 数字无线信号传输系统的CMMB字节交织和 RS编码实现方法，涉及数字无线信。
2、号传输技术领 域。本发明使用外部SRAM存储器，其步骤为：将 SRAM存储器按地址分为存储空间相同的三段存 储区SRAM0、SRAM1和SRAM2。通过乒乓操作对三 个存储区循环进行如下处理：写入字节交织输入 数据的“输入”；读出RS信息码和写入RS校验码 的“RS编码”；读出字节交织输出数据的“输出”； 每三轮处理重复“输入”、“RS编码”和“输出”过 程。本发明能使CMMB系统支持多达40个不同节 目按照独立的编码调制参数进行高效传输，它减 少了存储器芯片个数，降低了CMMB字节交织和RS 编码的复杂度。 (51)Int.Cl. 权利要求书1页 说明书5页 附图4页 (19)中华人民共和国。
3、国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 4 页 1/1页 2 1.数字无线信号传输系统的CMMB字节交织和RS编码实现方法，它使用外部SRAM存储 器（201），其步骤为： 将SRAM存储器（201）按地址分为存储空间相同的三段存储区SRAM0、SRAM1和SRAM2， 通过乒乓操作对三个存储区循环进行如下处理：写入字节交织输入数据的“输入”；读出RS 信息码和写入RS校验码的“RS编码”；读出字节交织输出数据的“输出”；每三轮处理重复 “输入”、“RS编码”和“输出”过程； 在第一轮处理中，向SRAM0存储区写入数据，对SRAM1和SRAM2不做处理；。
4、第二轮处理 中，读取SRAM0存储区的数据进行RS编码并向该存储区回写RS校验码，向SRAM1存储区写 入数据，对SRAM2不做处理；第三轮处理中，从SRAM0存储区输出数据，读取SRAM1存储区数 据进行RS编码向该存储区回写RS校验码，向SRAM2存储区写入数据。 2.根据权利要求2所述的CMMB字节交织和RS编码实现方法，其特征在于，所述“输入” 过程中按线性地址向SRAM存储器（201）写入数据；“RS编码”过程中按照每隔M个地址读 取一个数据，重复K RS 次，读出满足RS信息块进行编码，然后把RS校验码按照每隔M个地址 写入一个数据，重复240-K RS 次，直到把所有校验码写入S。
5、RAM存储器（201）中；“输出”过程 中按线性地址从SRAM存储器（201）读出数据。 3.根据权利要求2或3所述的CMMB字节交织和RS编码实现方法，其特征在于，所述M 取值为72、144、288、108、216或432；K RS 取值为240、224、192或176。 4.根据权利要求4所述的CMMB字节交织和RS编码实现方法，其特征在于，所述在“输 出”过程中，每轮所处理的字节数固定为LDPC编码块，LDPC码率等于1/2时LDPC编码块为 576个字节，LDPC码率等于3/4时LDPC编码块为864个字节；在“输入”和“RS编码”过程 中，每轮所处理的字节数与字节交织模式和LDPC码。
6、率有关，要求在小于等于Q轮内完成与 当前轮“输入”和“RS编码”过程的字节交织模式所有数据读取和写入。 权 利 要 求 书CN 102882633 A 1/5页 3 数字无线信号传输系统的 CMMB 字节交织和 RS 编码实现方 法 技术领域 0001 本发明涉及数字无线信号传输技术领域，特别是用于数字无线信号传输系统的 无线广播传输系统CMMB字节交织和Reed-Solomon即RS编码技术。 背景技术 0002 在数字无线信号传输系统中，数字信号源经过编码调制得到高频信号，经信道传 输到接收终端恢复出数字信号，这过程不可避免地出现干扰引起信号畸变，致使接收系统 不能恢复出一致的数字信号。如。
7、果不控制误码率，会引起系统功能失常。无线信号传输系 统通常采用交织技术和前向纠错码技术来保证接收端误码率控制在合理水平。 0003 CMMB是无线广播传输系统，是手机电视和移动多媒体广播重要传输标准。CMMB中 广播帧时间长度为一秒，广播帧可分为40个时隙，一个节目可以使用一个或多个时隙来广 播，不同节目可以采用不同编码调制参数，提高系统灵活性。如图1所示，CMMB标准规定， QAM104之前需进行字节交织与RS编码101、LDPC编码102以及比特交织103，这样的交织 技术和纠错码组合能有效地提高系统可靠性。图1中的P1, , Pn表示若干复用帧或节 目，节目经过独立编码调制后形成广播帧1。
8、05，总时间长度为一秒。 0004 在CMMB 8M系统中，字节交织有三种模式，RS纠错编码有四种模式，LDPC纠错编 码有两种模式。字节交织原理可以看做二维矩阵MxL，M称为字节交织深度。输入时，数据 按列填充二维矩阵；RS编码时，按行提取信息块编码；输出时，数据按列输出，即先全部输 出信息字节再输出校验字节。RS纠错编码采用码长为240字节的RS（240, K RS ）截短码， K RS =240, 224, 192, 176，该码由原始的RS（255, K RSori ）系统码通过截短产生，其中K RSori =K RS +15。LDPC（9216, K LDPC ）是基于比特的纠错编码。
9、，LDPC码率为1/2和3/4两种，K LDPC 为4068或6912比特。用于字节交织的二维矩阵列数L等于240，输入时数据填充到第K RS 列即可，经过RS（240, K RS ）编码后列数扩充到240。用于字节交织的二维矩阵行数M取值 与字节交织模式和LDPC码率有关。在字节交织模式一时，在1/2 LDPC码率下M=72；在3/4 LDPC码率下M=144。在字节交织模式二时，在1/2 LDPC码率下M=144；在3/4 LDPC码率下 M=216。在字节交织模式三时，在1/2 LDPC码率下M=288；在3/4 LDPC码率下M=432。对 于CMMB 2M系统，与8M系统不同之处在于。
10、，在相同字节交织模式下交织深度M是8M系统的 1/2。现有专利和文献中均未见有对CMMB字节交织和RS编码实现方法的具体记载。 发明内容 0005 为了弥补现有技术的不足，本发明的目的是提供一种数字无线信号传输系统的 CMMB字节交织和RS编码实现方法。它能使CMMB系统支持多达40个不同节目按照独立的 编码调制参数进行高效传输，它减少了存储器芯片个数，降低了CMMB字节交织和RS编码的 复杂度。 0006 为了达到上述发明目的，本发明的技术方案以如下方式实现： 说 明 书CN 102882633 A 2/5页 4 数字无线信号传输系统的CMMB字节交织和RS编码实现方法，它使用外部SRAM存。
11、储 器，其步骤为： 将SRAM存储器按地址分为存储空间相同的三段存储区SRAM0、SRAM1和SRAM2。通过乒 乓操作对三个存储区循环进行如下处理：写入字节交织输入数据的“输入”；读出RS信息码 和写入RS校验码的“RS编码”；读出字节交织输出数据的“输出”；每三轮处理重复“输入”、 “RS编码”和“输出”过程； 在第一轮处理中，向SRAM0存储区写入数据，对SRAM1和SRAM2不处理；第二轮处理中， 读取SRAM0存储区数据进行RS编码并向该存储区回写RS校验码，向SRAM1存储区写入数 据，对SRAM2不处理；第三轮处理中，从SRAM0存储区输出数据，读取SRAM1存储区数据进行 RS。
12、编码并向该存储区回写RS校验码，向SRAM2存储区写入数据。 0007 在上述CMMB字节交织和RS编码实现方法中，所述“输入”过程中按线性地址向 SRAM存储器写入数据；“RS编码”过程中按照每隔M个地址读取一个数据，重复K RS 次，读出 满足RS信息块进行编码，然后把RS校验码按照每隔M个地址写入一个数据，重复240-K RS 次，直到把所有校验码写入SRAM存储器中；“输出”过程中按线性地址从SRAM读出数据。 0008 在上述CMMB字节交织和RS编码实现方法中，所述M取值为72、144、288、108、216 或432；K RS 取值为240、224、192或176。 0009 在。
13、上述CMMB字节交织和RS编码实现方法中，所述在“输出”过程中，每轮所处理的 字节数固定为LDPC编码块，LDPC码率等于1/2时LDPC编码块为576个字节，LDPC码率等 于3/4时LDPC编码块为864个字节；在“输入”和“RS编码”过程中，每轮所处理的字节数 与字节交织模式和LDPC码率有关，要求在小于等于Q轮内完成与当前轮“输入”和“RS编 码”过程的字节交织模式所有数据读取和写入。 0010 本发明由于采用了上述实现方法，软硬件结构清晰，能使CMMB系统支持多达40个 不同节目按照独立的编码调制参数进行高效传输，减少了存储器芯片个数，降低了CMMB字 节交织和RS编码的复杂度。本发。
14、明根据CMMB标准要求，是一种新的CMMB字节交织和RS 编码实现方法，它能满足所有模式组合，完全符合 GY/T 220.1 2006广播行业标准。 0011 下面结合附图和具体实施方式对本发明作进一步说明。 附图说明 0012 图1为CMMB系统中字节交织和纠错码组合的示意图； 图2为本发明中对外部SRAM存储器使用乒乓操作方法的示意图； 图3为本发明中SRAM的线性地址存储方法示意图； 图4为本发明实施例中CMMB字节交织和RS编码的示意图； 图5为本发明实施例中SRAM的读写控制方法示意图。 具体实施方式 0013 参看图2和图3，本发明使用外部SRAM存储器201，SRAM存储器201。
15、按地址分为 存储空间相同的三段存储区SRAM0、SRAM1和SRAM2，其步骤为： 通过乒乓操作对三个存储区循环进行如下处理：写入字节交织输入数据的“输入”；读 出RS信息码和写入RS校验码的“RS编码”；读出字节交织输出数据的“输出”。每三轮处理 说 明 书CN 102882633 A 3/5页 5 重复“输入”、“RS编码”和“输出”过程。“输入”过程中按线性地址向SRAM存储器201写 入数据。“RS编码”过程中按照每隔M个地址读取一个数据，重复K RS 次，读出满足RS信息 块进行编码，然后把RS校验码按照每隔M个地址写入一个数据，重复240-K RS 次，直到把所 有校验码写入SRA。
16、M存储器201中。其中M取值为72、144、288、108、216或432；K RS 取值为 240、224、192或176。在“输入”和“RS编码”过程中，每轮所处理的字节数与字节交织模式 和LDPC码率有关，要求在小于等于Q轮内完成与当前轮“输入”和“RS编码”过程的字节交 织模式所有数据读取和写入。“输出”过程中按线性地址从SRAM读出数据。在“输出”过程 中，每轮所处理的字节数固定为LDPC编码块，LDPC码率等于1/2时LDPC编码块为576个 字节，LDPC码率等于3/4时LDPC编码块为864个字节。 0014 在第一轮处理中，向SRAM0存储区写入数据，对SRAM1和SRAM2。
17、不处理；第二轮处 理中，读取SRAM0存储区数据进行RS编码并向该存储区回写RS校验码，向SRAM1存储区写 入数据，对SRAM2不处理；第三轮处理中，从SRAM0存储区输出数据，读取SRAM1存储区数据 进行RS编码并向该存储区回写RS校验码，向SRAM2存储区写入数据。 0015 本发明使用中，当LDPC码率为3/4时，字节交织模式三需要存储空间最大： M x L = 432 x 240 = 103680 字节 = 0x19500 字节 外部SRAM存储器201每个区域为103680字节，三个存储区总共需要103680 x 3 = 311040 字节，实际可用19位地址线容量为2M比特的外。
18、部SRAM存储器。参看图4，外部SRAM 存储器201划分情况为，0x00000-0x194FF为SRAM0地址范围，0x19500-0x329FF为SRAM1 地址范围，0x32A00-0x4BEFF为SRAM2地址范围，其他地址不使用。 0016 参看图4，SRAM存储器201一般是单端口，三个独立区域都要通过一组地址/数 据总线进行操作，SRAM读/写控制器202控制三个区域读写操作。SRAM读/写控制器202 采用分时处理，在一轮处理中分时读写SRAM0、SRAM1和SRAM2。FIFO_in模块203和FIFO_ out模块204用于速率适配，提高字节交织灵活性。RS_enc模块20。
19、5是RS编码，可满足四 种可变码率编码。 0017 参看图5，本发明利用片外SRAM存储器201和片内块RAM来实现字节交织和RS编 码，CMMB发射系统中的字节交织和RS编码硬件架构包括： 一、读取模式模块402：根据时隙号从模式寄存器中获得字节交织模式、RS编码模式和 LDPC模式，把新模式传递给FIFO_in模块203，FIFO_in模块203把模式传递给RS_enc模 块205，RS_enc模块205把模式传递给FIFO_out模块204。 0018 二、输入缓存模块409：输入数据时钟转换，为FIFO_in模块203提供足够多、足够 快的数据，即保证输入缓存模块409不被读空。 00。
20、19 三、FIFO_in模块203：根据启动标志开始工作，根据有效数据生成SRAM线性地址， 计算每轮操作写入字节数和处理所有数据需要的轮数，向状态机401传递每轮完成标志和 总轮数完成标志。 0020 四、RS_enc模块205：根据启动标志开始工作，根据字节交织模式、RS编码模式和 LDPC模式生成SRAM跳跃地址读出信息块，进行RS编码，生成跳跃地址写入校验码，计算每 轮操作写入字节数和处理所有数据需要的轮数，向状态机401传递每轮完成标志和总轮数 完成标志。 0021 五、FIFO_out模块204：根据启动标志开始工作，生成SRAM线性地址，计算每轮操 说 明 书CN 1028826。
21、33 A 4/5页 6 作写入字节数和处理所有数据需要的轮数，向状态机401传递每轮完成标志和总轮数完成 标志。 0022 六、输出缓存模块409：输出数据时钟转换，完成字节到比特转换。 0023 七、SRAM读/写控制器202：控制SRAM存储器201的读写。 0024 八、状态机401：生成启动标志，检查各个模块完成标志，同步各个模块。 0025 “输入”、“RS编码”、“输出”是对SRAM储器201的三种操作过程，由状态机401决 定操作流程。状态机401的控制逻辑如下： 第一步，从FIFO_in模块203中字节交织数据写到SRAM存储器201指定区域中； 第二步，从SRAM存储器201。
22、指定区域中读取数据到RS_enc模块205进行RS编码，把 纠错码写回SRAM存储器201指定区域； 第三步，从SRAM存储器201指定区域中读取数据写到FIFO_out模块204输出缓存。 0026 字节交织相当于二维矩阵，在SRAM存储器201中不能直接存储二维矩阵，需要通 过读写地址变换来实现。如果“输入”过程按照线性地址存储SRAM数据，那么“输出”过程 也可以按照线性地址读取SRAM数据，但是“RS编码”过程不能按照线性地址读写SRAM数 据。字节交织按列输入，每一列数据为交织深度M，然后按行进行RS编码。对于线性地址， 如果在第0到（M-1）个数据先取第r个数据，然后每隔M取一个数。
23、据，重复取K RS 次，得到K RS 字节，这是二维矩阵中第r行数据，rM，作为RS编码的信息块，RS编码产生的校验码每隔 M个地址写入SRAM，重复写入240-K RS 次。这种操作方式与二维矩阵是等效的。 0027 在CMMB系统中，一个复用帧或节目可以包括一个或多个字节交织块，但是一个字 节交织块不能跨越复用帧。字节交织需要满足LDPC速率要求，LDPC编码按块处理，每次处 理4068或6912比特，即576或864字节，因此字节交织输出数据按照LDPC处理能力输出。 相同字节交织模式数据块包含固定的LDPC块，与RS编码模式和LDPC码率无关。字节交织 模式一包含30个LDPC块；字节。
24、交织模式二包含60个LDPC块；字节交织模式三包含120个 LDPC块，不同字节交织模式包含LDPC块数量以Q表示。以“输出”过程为参考标准，可以计 算出“输入”和“RS编码”每轮需要处理多少字节，完成所有字节共需要多少轮。“RS编码” 每轮处理的字节数必须是K RS 整数倍，为了简化计算过程“输入”过程每轮处理的字节数也 是K RS 整数倍，可以把字节数转化为RS块。在“输入” 和“RS编码”过程中，Delta表示每 轮处理的RS块数量，Num表示处理轮数，应该有： M = Delta x Num, Num = Q 当“输出”过程的字节交织为模式一时，即Q=30，Num=30，“输入”和“R。
25、S编码”在字节 交织模式一：1/2 LDCP码率下，Delta=4，Num=18；3/4 LDPC码率下，Delta=4，Num=27。“输 入”和“RS编码”在字节交织模式二：1/2 LDCP码率下，Delta=8，Num=18；3/4 LDPC码率下， Delta=8，Num=27。“输入”和“RS编码”在字节交织模式三：1/2 LDCP码率下，Delta=16， Num=18；3/4 LDPC码率下，Delta=16，Num=27。 0028 当“输出”过程的字节交织为模式二时，即Q=60，Num=60，“输入”和“RS编码”在 字节交织模式一：1/2 LDCP码率下，Delta=2，N。
26、um=36；3/4 LDPC码率下，Delta=2，Num=54。 “输入”和“RS编码”在字节交织模式二：1/2 LDCP码率下，Delta=4，Num=36；3/4 LDPC码率 下，Delta=4，Num=54。“输入”和“RS编码”在字节交织模式三：1/2 LDCP码率下，Delta=8， Num=36；3/4 LDPC码率下，Delta=8，Num=54。 说 明 书CN 102882633 A 5/5页 7 0029 当“输出”过程的字节交织为模式三时，即Q=120，Num=120，“输入”和“RS编码”在 字节交织模式一：1/2 LDCP码率下，Delta=1，Num=72；3/。
27、4 LDPC码率下，Delta=1，Num=108。 “输入”和“RS编码”在字节交织模式二：1/2 LDCP码率下，Delta=2，Num=72；3/4 LDPC码率 下，Delta=2，Num=108。“输入”和“RS编码”在字节交织模式三：1/2 LDCP码率下，Delta=4， Num=72；3/4 LDPC码率下，Delta=4，Num=108。 说 明 书CN 102882633 A 1/4页 8 图1 图2 说 明 书 附 图CN 102882633 A 2/4页 9 图3 说 明 书 附 图CN 102882633 A 3/4页 10 图4 说 明 书 附 图CN 102882633 A 10 4/4页 11 图5 说 明 书 附 图CN 102882633 A 11 。