基于FPGA芯片的多路IP视频编码卡.pdf

摘要
申请专利号：	CN201110305540.7	申请日：	2011.10.10
公开号：	CN102427523A	公开日：	2012.04.25
当前法律状态：	驳回	有效性：	无权
法律详情：	发明专利申请公布后的驳回IPC(主分类):H04N 7/24申请公布日:20120425\|\|\|实质审查的生效IPC(主分类):H04N 7/24申请日:20111010\|\|\|公开
IPC分类号：	H04N7/24; H04N7/26	主分类号：	H04N7/24
申请人：	广东威创视讯科技股份有限公司
发明人：	杨灯; 吴焕新
地址：	510663 广东省广州市广州高新技术产业开发区彩频路6号
优先权：
专利代理机构：	广州华进联合专利商标代理有限公司 44224	代理人：	王茹;曾旻辉
PDF下载：	PDF下载

内容摘要

本发明公开了一种基于FPGA芯片的多路IP视频编码卡，包括FPGA芯片和视频编解码芯片，其中，FPGA芯片完成于计算机之间的数据交互，并对多路视频数据进行解包和分包，视频编解码芯片对各路视频数据进行编码。本发明用上述硬件电路实现对视频数据的编码压缩，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现，由于只采用了FPGA芯片和视频编解码芯片，结构简单，数据流清晰，缩小了板卡空间，降低了物料成本，增加了灵活性。

权利要求书

1：一种基于 FPGA 芯片的多路 IP 视频编码卡，其特征在于，包括： FPGA 芯片，用于接收计算机通过 PCIe 发来的数据包，从所述数据包中解析出视频数据和控制信息，将解析出的所述视频数据和控制信息转发至视频编解码芯片，将视频编解码芯片编码后的视频数据通过 PCIe 返回给计算机；视频编解码芯片，用于按照所述控制信息对所述视频数据进行编码。2：根据权利要求 1 所述的基于 FPGA 芯片的多路 IP 视频编码卡，其特征在于，所述 FPGA 芯片还用于从所述数据包中解析出音频数据，将解析出的音频数据转发至所述视频编解码芯片，所述视频编解码芯片还用于按照所述控制信息对所述音频数据进行编码，并将编码后的音频数据和视频数据打包在一起，所述 FPGA 芯片将打包在一起的音频数据和视频数据通过 PCIe 返回给计算机。3：根据权利要求 1 或 2 所述的基于 FPGA 芯片的多路 IP 视频编码卡，其特征在于，所述视频数据有 n 路，所述视频编解码芯片的个数是 n 个，所述 FPGA 芯片还用于将解析出的各路视频数据分发给各所述视频编解码芯片，各所述视频编解码芯片按照所述控制信息对接收到的视频数据进行编码，所述 FPGA 芯片将各所述视频编解码芯片编码后的各路视频数据打包后通过 PCIe 返回给计算机。4：根据权利要求 1 或 2 所述的基于 FPGA 芯片的多路 IP 视频编码卡，其特征在于，所述 FPGA 芯片还用于对解析出的所述视频数据进行色彩空间转换后再转发至所述视频编解码芯片。5：根据权利要求 1 或 2 所述的基于 FPGA 芯片的多路 IP 视频编码卡，其特征在于，所述视频编解码芯片为 H.264 视频编解码芯片。

说明书

基于 FPGA 芯片的多路 IP 视频编码卡
    【技术领域】
     本发明涉及视频数据处理技术领域，特别涉及一种基于 FPGA 芯片的多路 IP 视频编码卡。背景技术
     目前，基于网络交换的多路图像处理器具有网络视频信号处理能力，几乎可以接入不限量的网络视频信号，其采用软件对网络视频信号进行处理，具体流程为：
     步骤 1、软解：具有相应功能的软件将网络编码压缩视频数据解码为通用格式的网络视频信号，使得网络视频信号的接入种类不受限制，通过对客户提供的 SDK 进行二次开发，网络视频信号的接入更加灵活。
     步骤 2、软编：对于软解后的通用格式的网络视频信号，具有相应功能的软件再将其编码为网络编码压缩视频数据，使编码后的视频数据在公司级产品内部传输处理并显示。
     上述软解和软编技术的优点是代码资源丰富，使用灵活，在出现问题的情况下也容易控制。
     软编的缺点是对于通用的 CPU 编码，由于没有专有硬核编码器支持，画质和码流都难以控制，速度上也有延时，不得不牺牲某一方面而换取另一方面的提高，且受限于处理器的处理速度，难以同时处理多路网络视频信号。发明内容
     本发明提出了一种基于 FPGA 芯片的多路 IP 视频编码卡，用硬件实现对网络视频信号的压缩编码。
     本发明基于 FPGA 芯片的多路 IP 视频编码卡，包括：
     FPGA 芯片，用于接收计算机通过 PCIe 发来的数据包，从所述数据包中解析出视频数据和控制信息，将解析出的所述视频数据和控制信息转发至视频编解码芯片，将视频编解码芯片编码后的视频数据通过 PCIe 返回给计算机；
     视频编解码芯片，用于按照所述控制信息对所述视频数据进行编码。
     优选地，所述 FPGA 芯片还用于从所述数据包中解析出音频数据，将解析出的音频数据转发至所述视频编解码芯片，所述视频编解码芯片还用于按照所述控制信息对所述音频数据进行编码，并将编码后的音频数据和视频数据打包在一起，所述 FPGA 芯片将打包在一起的音频数据和视频数据通过 PCIe 返回给计算机。
     优选地，所述视频数据有 n 路，所述视频编解码芯片的个数是 n 个，所述 FPGA 芯片还用于将解析出的各路视频数据分发给各所述视频编解码芯片，各所述视频编解码芯片按照所述控制信息对接收到的视频数据进行编码，所述 FPGA 芯片将各所述视频编解码芯片编码后的各路视频数据打包后通过 PCIe 返回给计算机。
     优选地，所述 FPGA 芯片还用于对解析出的所述视频数据进行色彩空间转换后再转发至所述视频编解码芯片。
     优选地，所述视频编解码芯片为 H.264 视频编解码芯片。
     本发明基于 FPGA 芯片的多路 IP 视频编码卡，包括 FPGA 芯片和视频编解码芯片，其中， FPGA 芯片完成于计算机之间的数据交互，并对多路视频数据进行解包和分包，视频编解码芯片对各路视频数据进行编码。本发明用上述硬件电路实现对视频数据的编码压缩，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现，由于只采用了 FPGA 芯片和视频编解码芯片，结构简单，数据流清晰，缩小了板卡空间，降低了物料成本，增加了灵活性。附图说明
     图 1 是本发明基于 FPGA 芯片的多路 IP 视频编码卡的结构示意图；
     图 2 是本发明基于 FPGA 芯片的多路 IP 视频编码卡与计算机之间数据处理的关系图。具体实施方式为了描述方便，将本发明基于 FPGA 芯片的多路 IP 视频编码卡简称为 IP 卡，此处的 IP 是网络的意思。本 IP 卡通过金手指插在计算机或服务器的 PCIe 插槽上，作用是代替计算机软件实现视频数据的编码压缩。下面结合附图和实施例详细解释本发明。
     本发明基于 FPGA 芯片的多路 IP 视频编码卡，如图 1 所示，包括：
     FPGA 芯片，用于接收计算机通过 PCIe 发来的数据包，从所述数据包中解析出视频数据和控制信息，将解析出的所述视频数据和控制信息转发至视频编解码芯片，将视频编解码芯片编码后的视频数据通过 PCIe 返回给计算机；
     视频编解码芯片，用于按照所述控制信息对所述视频数据进行编码。
     由图 1 及上述描述可知， FPGA 芯片与视频编解码芯片相连构成了本 IP 卡，本 IP 卡结构简单，数据流清晰。
     如图 2 所示，计算机或服务器把接收到的采用非标视频编码技术编码的多路视频数据解压缩为 YUV 或者 RGB 数据格式后，再连同解码后的音频数据 ( 可有可无，根据系统定 ) 和控制信息，一起按照 PCIe 传输协议打包。其中，每路视频数据需要打上该路的标示 (如：视频 1、视频 2、视频 n-1、和视频 n)，以区别其他路视频数据，对应视频数据的音频数据也要打上同该路视频数据相同的标示。音视频数据有 n 路，相应地，视频编解码芯片有 n 个。
     FPGA 芯片的 EMAC 接口直接从 PCIe 接收计算机发来的数据包， FPGA 芯片解析数据包，数据包中包含计算机的控制信息和 n 路音视频数据。FPGA 芯片负责把每路音视频数据拆成 PCIe 数据包规定的大小，然后发送到 PCIe 的内存中，等被拆的数据包达到一个网络数据包的大小后，再通过 PCIe 传送出去。对于多路网络数据，只需在 PCIe 的内存中预先划分多个区域，每个区域存放指定的一路网络数据，这样就能在 PCIe 中传输多路的网络数据。通过 PCIe 再传回给 PC 机，进行后续处理输出。
     PCIe 根据视频数据路数的不同采用不同的规格，如 X1、 X4、 X8。
     作为一个优选的实施例，所述视频编解码芯片为 H.264 视频编解码芯片，即采用
     H.264 编码技术的视频编解码芯片。若视频编解码芯片的功能有欠缺，所述 FPGA 芯片可以通过增加相应功能予以补充，如对解析出的音视频数据进行色彩空间转换等等处理。
     采用本 IP 卡对音视频数据进行编码，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现。
     以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

资源描述

《基于FPGA芯片的多路IP视频编码卡.pdf》由会员分享，可在线阅读，更多相关《基于FPGA芯片的多路IP视频编码卡.pdf（6页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102427523 A (43)申请公布日 2012.04.25 C N 1 0 2 4 2 7 5 2 3 A *CN102427523A* (21)申请号 201110305540.7 (22)申请日 2011.10.10 H04N 7/24(2006.01) H04N 7/26(2006.01) (71)申请人广东威创视讯科技股份有限公司地址 510663 广东省广州市广州高新技术产业开发区彩频路6号 (72)发明人杨灯吴焕新 (74)专利代理机构广州华进联合专利商标代理有限公司 44224 代理人王茹曾旻辉 (54) 发明名称基于FPGA芯片的多路。

2、IP视频编码卡 (57) 摘要本发明公开了一种基于FPGA芯片的多路IP 视频编码卡，包括FPGA芯片和视频编解码芯片，其中，FPGA芯片完成于计算机之间的数据交互，并对多路视频数据进行解包和分包，视频编解码芯片对各路视频数据进行编码。本发明用上述硬件电路实现对视频数据的编码压缩，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现，由于只采用了FPGA芯片和视频编解码芯片，结构简单，数据流清晰，缩小了板卡空间，降低了物料成本，增加了灵活性。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专。

3、利申请权利要求书 1 页说明书 3 页附图 1 页 CN 102427531 A 1/1页 2 1.一种基于FPGA芯片的多路IP视频编码卡，其特征在于，包括： FPGA芯片，用于接收计算机通过PCIe发来的数据包，从所述数据包中解析出视频数据和控制信息，将解析出的所述视频数据和控制信息转发至视频编解码芯片，将视频编解码芯片编码后的视频数据通过PCIe返回给计算机；视频编解码芯片，用于按照所述控制信息对所述视频数据进行编码。 2.根据权利要求1所述的基于FPGA芯片的多路IP视频编码卡，其特征在于，所述FPGA 芯片还用于从所述数据包中解析出音频数据，将解析出的音频数据转发至所述视。

4、频编解码芯片，所述视频编解码芯片还用于按照所述控制信息对所述音频数据进行编码，并将编码后的音频数据和视频数据打包在一起，所述FPGA芯片将打包在一起的音频数据和视频数据通过PCIe返回给计算机。 3.根据权利要求1或2所述的基于FPGA芯片的多路IP视频编码卡，其特征在于，所述视频数据有n路，所述视频编解码芯片的个数是n个，所述FPGA芯片还用于将解析出的各路视频数据分发给各所述视频编解码芯片，各所述视频编解码芯片按照所述控制信息对接收到的视频数据进行编码，所述FPGA芯片将各所述视频编解码芯片编码后的各路视频数据打包后通过PCIe返回给计算机。 4.根据权利要求1或2所述的基于。

5、FPGA芯片的多路IP视频编码卡，其特征在于，所述FPGA芯片还用于对解析出的所述视频数据进行色彩空间转换后再转发至所述视频编解码芯片。 5.根据权利要求1或2所述的基于FPGA芯片的多路IP视频编码卡，其特征在于，所述视频编解码芯片为H.264视频编解码芯片。权利要求书CN 102427523 A CN 102427531 A 1/3页 3 基于 FPGA 芯片的多路 IP 视频编码卡技术领域 0001 本发明涉及视频数据处理技术领域，特别涉及一种基于FPGA芯片的多路IP视频编码卡。背景技术 0002 目前，基于网络交换的多路图像处理器具有网络视频信号处理能力，几乎可。

6、以接入不限量的网络视频信号，其采用软件对网络视频信号进行处理，具体流程为： 0003 步骤1、软解：具有相应功能的软件将网络编码压缩视频数据解码为通用格式的网络视频信号，使得网络视频信号的接入种类不受限制，通过对客户提供的SDK进行二次开发，网络视频信号的接入更加灵活。 0004 步骤2、软编：对于软解后的通用格式的网络视频信号，具有相应功能的软件再将其编码为网络编码压缩视频数据，使编码后的视频数据在公司级产品内部传输处理并显示。 0005 上述软解和软编技术的优点是代码资源丰富，使用灵活，在出现问题的情况下也容易控制。 0006 软编的缺点是对于通用的CPU编码，由于没有专有硬核。

7、编码器支持，画质和码流都难以控制，速度上也有延时，不得不牺牲某一方面而换取另一方面的提高，且受限于处理器的处理速度，难以同时处理多路网络视频信号。发明内容 0007 本发明提出了一种基于FPGA芯片的多路IP视频编码卡，用硬件实现对网络视频信号的压缩编码。 0008 本发明基于FPGA芯片的多路IP视频编码卡，包括： 0009 FPGA芯片，用于接收计算机通过PCIe发来的数据包，从所述数据包中解析出视频数据和控制信息，将解析出的所述视频数据和控制信息转发至视频编解码芯片，将视频编解码芯片编码后的视频数据通过PCIe返回给计算机； 0010 视频编解码芯片，用于按照所述控制信息对所。

8、述视频数据进行编码。 0011 优选地，所述FPGA芯片还用于从所述数据包中解析出音频数据，将解析出的音频数据转发至所述视频编解码芯片，所述视频编解码芯片还用于按照所述控制信息对所述音频数据进行编码，并将编码后的音频数据和视频数据打包在一起，所述FPGA芯片将打包在一起的音频数据和视频数据通过PCIe返回给计算机。 0012 优选地，所述视频数据有n路，所述视频编解码芯片的个数是n个，所述FPGA芯片还用于将解析出的各路视频数据分发给各所述视频编解码芯片，各所述视频编解码芯片按照所述控制信息对接收到的视频数据进行编码，所述FPGA芯片将各所述视频编解码芯片编码后的各路视频数据打包后。

9、通过PCIe返回给计算机。 0013 优选地，所述FPGA芯片还用于对解析出的所述视频数据进行色彩空间转换后再说明书CN 102427523 A CN 102427531 A 2/3页 4 转发至所述视频编解码芯片。 0014 优选地，所述视频编解码芯片为H.264视频编解码芯片。 0015 本发明基于FPGA芯片的多路IP视频编码卡，包括FPGA芯片和视频编解码芯片，其中，FPGA芯片完成于计算机之间的数据交互，并对多路视频数据进行解包和分包，视频编解码芯片对各路视频数据进行编码。本发明用上述硬件电路实现对视频数据的编码压缩，相比软件编码，速度延时小，画质和码流容易控制，如果需要。

10、对多路视频数据同时处理，通过增加视频编解码芯片即可实现，由于只采用了FPGA芯片和视频编解码芯片，结构简单，数据流清晰，缩小了板卡空间，降低了物料成本，增加了灵活性。附图说明 0016 图1是本发明基于FPGA芯片的多路IP视频编码卡的结构示意图； 0017 图2是本发明基于FPGA芯片的多路IP视频编码卡与计算机之间数据处理的关系图。具体实施方式 0018 为了描述方便，将本发明基于FPGA芯片的多路IP视频编码卡简称为IP卡，此处的IP是网络的意思。本IP卡通过金手指插在计算机或服务器的PCIe插槽上，作用是代替计算机软件实现视频数据的编码压缩。下面结合附图和实施例详细解释本。

11、发明。 0019 本发明基于FPGA芯片的多路IP视频编码卡，如图1所示，包括： 0020 FPGA芯片，用于接收计算机通过PCIe发来的数据包，从所述数据包中解析出视频数据和控制信息，将解析出的所述视频数据和控制信息转发至视频编解码芯片，将视频编解码芯片编码后的视频数据通过PCIe返回给计算机； 0021 视频编解码芯片，用于按照所述控制信息对所述视频数据进行编码。 0022 由图1及上述描述可知，FPGA芯片与视频编解码芯片相连构成了本IP卡，本IP卡结构简单，数据流清晰。 0023 如图2所示，计算机或服务器把接收到的采用非标视频编码技术编码的多路视频数据解压缩为YUV或者RGB。

12、数据格式后，再连同解码后的音频数据(可有可无，根据系统定)和控制信息，一起按照PCIe传输协议打包。其中，每路视频数据需要打上该路的标示 (如：视频1、视频2、视频n-1、和视频n)，以区别其他路视频数据，对应视频数据的音频数据也要打上同该路视频数据相同的标示。音视频数据有n路，相应地，视频编解码芯片有n 个。 0024 FPGA芯片的EMAC接口直接从PCIe接收计算机发来的数据包，FPGA芯片解析数据包，数据包中包含计算机的控制信息和n路音视频数据。FPGA芯片负责把每路音视频数据拆成PCIe数据包规定的大小，然后发送到PCIe的内存中，等被拆的数据包达到一个网络数据包的大小后，。

13、再通过PCIe传送出去。对于多路网络数据，只需在PCIe的内存中预先划分多个区域，每个区域存放指定的一路网络数据，这样就能在PCIe中传输多路的网络数据。通过PCIe再传回给PC机，进行后续处理输出。 0025 PCIe根据视频数据路数的不同采用不同的规格，如X1、X4、X8。 0026 作为一个优选的实施例，所述视频编解码芯片为H.264视频编解码芯片，即采用说明书CN 102427523 A CN 102427531 A 3/3页 5 H.264编码技术的视频编解码芯片。若视频编解码芯片的功能有欠缺，所述FPGA芯片可以通过增加相应功能予以补充，如对解析出的音视频数据进行色彩空间转换等等处理。 0027 采用本IP卡对音视频数据进行编码，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现。 0028 以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。说明书CN 102427523 A CN 102427531 A 1/1页 6 图1 图2 说明书附图CN 102427523 A 。

展开阅读全文