一种利用P型离子注入形成双深度隔离沟道的方法.pdf

摘要
申请专利号：	CN201110222125.5	申请日：	2011.08.04
公开号：	CN102437030A	公开日：	2012.05.02
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|实质审查的生效IPC(主分类):H01L 21/266申请日:20110804\|\|\|公开
IPC分类号：	H01L21/266; H01L27/146	主分类号：	H01L21/266
申请人：	上海华力微电子有限公司
发明人：	罗飞
地址：	201210 上海市浦东新区张江高科技园区高斯路568号
优先权：
专利代理机构：	上海新天专利代理有限公司 31213	代理人：	王敏杰
PDF下载：	PDF下载

内容摘要

本发明公开了一种利用P型离子注入形成双深度隔离沟道的方法，具体是通过对图像传感器像素单元区进行P型离子注入，利用在浅沟道隔离蚀刻过程中掺杂后的衬底硅比不掺杂衬底硅蚀刻速率低的特点，降低像素单元区的沟道深度，从而在器件的不同区域形成不同深度的隔离浅沟道。在保证后续沟道填充工艺不受影响的条件，沟道深度降低后的像素单元区允许像素单元之间的间隔缩小，从而增加像素单元中感光有源区的面积，进而增加了感光有源区所占芯片总面积的比例（即像素填充率），从而提高传感器的成像质量。

权利要求书

1：一种利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，包括下列步骤：提供包含像素单元区和外围电路区的半导体衬底，所述半导体衬底上形成有衬底氧化物层；在所述衬底氧化物层上沉积硬掩膜层；在所述硬掩膜层上形成光刻胶层，进行光刻，从而在所述光刻胶层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在所述光刻胶层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；利用所述第一开口和所述第二开口对所述硬掩膜层进行刻蚀并且刻蚀停止于所述衬底氧化物层，以在所述硬掩膜层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在所述硬掩膜层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖，并同时覆盖所述第三开口和所述第四开口，进行光刻，移除所述像素单元区上方的所述硬掩膜层上的光阻，并将所述第三开口予以暴露；通过所述第三开口将 P 型离子注入至所述像素单元区；去除光阻，通过热处理方式活化注入 P 型离子；通过所述第三开口和所述第四开口分别对所述像素单元区和所述外围电路区进行刻蚀，所述第三开口和所述第四开口下方的所述衬底氧化物层同时也被刻蚀掉，以在所述像素单元区和所述外围电路区内分别形成隔离沟道，位于所述像素单元区内的隔离沟道的深度浅于位于所述外围电路区内的隔离沟道的深度。2：根据权利要求 1 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述衬底氧化物层为氧化硅层。3：根据权利要求 1 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述硬掩膜层为氮化硅层。4：根据权利要求 1 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述活化注入离子采用的热处理方式为快速加热退火方式。5：根据权利要求 4 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述快速加热退火方式为在 1000 摄氏度的温度条件下退火 20 秒钟。6：根据权利要求 1 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，对所述像素单元区和所述外围电路区进行刻蚀以形成隔离沟道是采用以卤族气体为刻蚀剂的干法刻蚀。7：根据权利要求 6 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述干法刻蚀的刻蚀条件为：气压 20 毫托，射频电源频率为 13.56 兆赫兹，上电极射频电源功率为 400 瓦，下电极射频电源功率为 80 瓦，氯气气体流量为每分钟 100 标准立方厘米，氧气气体流量为每分钟 10 标准立方厘米，氦气气体流量为每分钟 100 标准立方厘米，刻蚀时间为 60 秒。8：根据权利要求 7 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述外围电路区内的隔离沟道深度为 3500 埃，而进行了离子注入的所述像素单元区的隔离沟道深度为 3200 埃。 29：根据权利要求 1 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在于，所述 P 型离子为硼原子。10：根据权利要求 9 所述的利用 P 型离子注入形成双深度隔离沟道的方法，其特征在 15 于，用 1000 电子伏特的能量将 1×10 个每平方厘米浓度的硼原子注入所述像素单元区中。

说明书

一种利用 P 型离子注入形成双深度隔离沟道的方法
    技术领域本发明涉及 CMOS 半导体器件工艺领域，尤其涉及一种利用 P 型离子注入形成双深度隔离沟道的方法。
     背景技术自上世纪 60 年代末期美国贝尔实验室开发出固态成像器件和一维 CCD （电荷耦合元件， Charge-Coupled Device）模型器件以来， CCD 在图像传感、信号处理、数字存储等方面发展迅速。随着 CCD 器件的广泛应用，其缺点逐渐显露出来，为此人们又开发了另外几种固态图像传感器，其中最有发展潜力的是采用标准 CMOS 制造工艺制造的 CMOS 图像传感器。到了 90 年代初期，超大规模集成技术的飞速发展，而 CMOS 图像传感器可在单芯片内集成 A/D 转换、信号处理、自动增益控制、精密放大和存储等功能，大大减小了系统复杂性，降低了成本，此外，它还具有低功耗、单电源、低工作电压、成品率高等优点，因而显示出强劲的发展势头。
     成像质量是衡量 CMOS 图像传感器性能的最重要指标之一，要得到好的成像质量，提高器件的信噪比是一个有效的方法。为了提高信噪比，在版图设计上可以加大器件中用来收集光信号的有源区面积所占全部芯片面积的比例（即像素填充率）。图 1 显示了图像传感器像素单元区的有源区形貌，其中，感光器件有源区 100 和控制器件有源区 200 被隔离沟道 300 隔离开。随着填充率的提高，有源区 100、 200 尺寸的加大会造成隔离沟道 300 的尺寸减小，当隔离沟道 300 减小到一定程度时就会因为深宽比过大而产生沟道填充不充分的问题，比如空洞或者缝隙等；图 2 显示了一个典型的因为隔离沟道深宽比过大而产生的空洞 000。
     为了解决这个问题，目前比较成熟的解决方法是用两次有源区形成工艺来分别对图像传感器的像素单元区和之外的逻辑电路区进行图形化，通过刻蚀时间的不同来分别控制两个不同区域的隔离沟道的深度，使像素单元区的深度适当降低来减小这一区域沟道的深宽比，从而解决沟道填充不充分的难题。但是这种工艺需要重复进行有源区的图形化，且需要额外的光罩，工艺流程复杂，制造成本高昂。
     Kirt R. Williams 和 Richard S. Muller 两人合著并于 1996 年公开发表于 IEEE 微机电系统杂志上的一篇文章《微机械加工的刻蚀率》（Etch Rates for Micromachining Processing）中指出，单晶硅中因为掺杂了 P 型离子所以费米能级下降，从而使得干法刻蚀的过程中硅原子难以与刻蚀气体中的卤族原子如氯，溴等结合而形成易挥发的物质，因此其刻蚀速率比没有掺杂的外围电路区慢。
     发明内容
     针对上述存在的问题，本发明的目的是提供一种利用 P 型离子注入形成双深度隔离沟道的方法，在保证后续沟道填充工艺不受影响的条件下，隔离沟道深度降低后的像素单元区允许像素单元之间的间隔缩小，从而增加像素单元中感光有源区的面积，进而增加了感光有源区所占芯片总面积的比例，即像素填充率，从而提高传感器的成像质量，简化了工艺流程步骤，降低了制造成本。
     本发明的目的是通过下述技术方案实现的：一种利用 P 型离子注入形成双深度隔离沟道的方法，其中，包括下列步骤：提供包含像素单元区和外围电路区的半导体衬底，所述半导体衬底上形成有衬底氧化物层；在所述衬底氧化物层上沉积硬掩膜层；在所述硬掩膜层上形成光刻胶层，进行光刻，从而在所述光刻胶层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在所述光刻胶层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；利用所述第一开口和所述第二开口对所述硬掩膜层进行刻蚀并且刻蚀停止于所述衬底氧化物层，以在所述硬掩膜层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在所述硬掩膜层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖，并同时覆盖所述第三开口和所述第四开口，进行光刻，移除所述像素单元区上方的所述硬掩膜层上的光阻，并将所述第三开口予以暴露；通过所述第三开口将 P 型离子注入至所述像素单元区；去除光阻，通过热处理方式活化注入 P 型离子；通过所述第三开口和所述第四开口分别对所述像素单元区和所述外围电路区进行刻蚀，所述第三开口和所述第四开口下方的所述衬底氧化物层同时也被刻蚀掉，以在所述像素单元区和所述外围电路区内分别形成隔离沟道，位于所述像素单元区内的隔离沟道的深度浅于位于所述外围电路区内的隔离沟道的深度。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述衬底氧化物层为氧化硅层。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述硬掩膜层为氮化硅层。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述活化注入离子采用的热处理方式为快速加热退火方式。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述快速加热退火方式为在 1000 摄氏度的温度条件下退火 20 秒钟。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，对所述像素单元区和所述外围电路区进行刻蚀以形成隔离沟道是采用以卤族气体为刻蚀剂的干法刻蚀。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述干法刻蚀的刻蚀条件为：气压 20 毫托，射频电源频率为 13.56 兆赫兹，上电极射频电源功率为 400 瓦，下电极射频电源功率为 80 瓦，氯气气体流量为每分钟 100 标准立方厘米，氧气气体流量为每分钟 10 标准立方厘米，氦气气体流量为每分钟 100 标准立方厘米，刻蚀时间为 60 秒。
     上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述外围电路区内的隔离沟道深度为 3500 埃，而进行了离子注入的所述像素单元区的隔离沟道深度为 3200 埃。上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，所述 P 型离子为硼原子。上述利用 P 型离子注入形成双深度隔离沟道的方法，其中，用 1000 电子伏特的能 15 量将 1×10 个每平方厘米浓度的硼原子注入所述像素单元区中。
     与已有技术相比，本发明的有益效果在于：双深度隔离沟道的形成允许电路设计者在不增加芯片面积的条件下增加感光有源区的面积，即增加像素的填充率，从而提高图像传感器芯片的图像质量。本发明方法不仅适用于图像传感器产品工艺，还适合其他需要双深度隔离沟道的工艺流程。
     附图说明
     参考所附附图，以更加充分地描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
     图 1 是现成技术中 CMOS 图像传感器像素单元区的俯视示意图；图 2 是现成技术形成的 CMOS 图像传感器中浅隔离沟道中产生缺陷的示意图；图 3 是本发明利用 P 型离子注入形成双深度隔离沟道的方法的最佳实施例的流程示意框图；图 4a~ 图 4f 是本发明利用 P 型离子注入形成双深度隔离沟道的方法的最佳实施例的工艺流程中每个步骤的结构示意图。具体实施方式下面结合原理图和具体操作实施例对本发明作进一步说明，具体而言，本发明主要是利用正光阻把像素单元区打开，注入 P 型离子比如硼，然后利用 P 型离子注入后衬底蚀刻速率慢的特点达到我们的目的。
     本发明公开了一种利用 P 型离子注入形成双深度隔离沟道的方法，如图 3 所示，最佳实施方式具体包括下列步骤： S1. 提供包含像素单元区和外围电路区的半导体衬底，半导体衬底上形成有衬底氧化物层； S2. 在衬底氧化物层上沉积硬掩膜层； S3. 在硬掩膜层上形成光刻胶层，进行光刻，从而在光刻胶层的与像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在光刻胶层的与外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口； S4. 利用第一开口和第二开口对硬掩膜层进行刻蚀并且刻蚀停止于衬底氧化物层，以在硬掩膜层的与像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在硬掩膜层的与外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶； S5. 通过光阻将像素单元区上方的和外围电路区上方的硬掩膜层覆盖，并同时覆盖第三开口和第四开口，进行光刻，移除像素单元区上方的硬掩膜层上的光阻，并将第三开口予以暴露； S6. 通过第三开口将 P 型离子注入至像素单元区；
     S7. 去除光阻，通过热处理方式活化注入 P 型离子； S8. 通过第三开口和第四开口分别对像素单元区和外围电路区进行刻蚀，第三开口和第四开口下方的衬底氧化物层同时也被刻蚀掉，以在像素单元区和外围电路区内分别形成隔离沟道，位于像素单元区内的隔离沟道的深度浅于位于外围电路区内的隔离沟道的深度。
     具体地，执行步骤 S1、 S2 和 S3，包含像素单元区 01 和外围电路区 02 的半导体衬底 0 上形成有衬底氧化物层 1，在衬底氧化物层 1 上沉积硬掩膜层 2 ；在硬掩膜层 2 上形成光刻胶层 3，进行光刻，从而在光刻胶层 3 的与像素单元区 01 在垂直方向上的延伸区域交叠的区域中形成第一开口 11，在光刻胶层 3 的与外围电路区 02 在垂直方向上的延伸区域交叠的区域中形成第二开口 22，从而形成有源区的光阻图形，执行完后的效果图如图 4a 所示。
     进一步地，衬底氧化物层 1 为氧化硅层，硬掩膜层 2 为氮化硅层，衬底氧化物层 1 的作用为在后续刻蚀过程中保护其下面的半导体衬底 0 不被损坏。
     执行步骤 S4，利用第一开口 11 和第二开口 22 对硬掩膜层 2 进行刻蚀并且刻蚀停止于衬底氧化物层 1，以在硬掩膜层 2 的与像素单元区 01 在垂直方向上的延伸区域交叠的区域中形成第三开口 33，同时在硬掩膜层 2 的与外围电路区 02 在垂直方向上的延伸区域交叠的区域中形成第四开口 44，之后去除剩余的光刻胶 3，执行完毕后的效果图如图 4b 所示。执行步骤 S5，接下来的工艺是进行像素单元区 01 覆盖的光刻。通过光阻 4 将像素单元区 01 上方的和外围电路区 02 上方的硬掩膜层 2 覆盖，并同时覆盖第三开口 33 和第四开口 44，进行光刻，移除像素单元区 01 上方的硬掩膜层 2 上的光阻，并将第三开口 33 予以暴露，光刻后形成的效果图如图 4c 所示。
     执行步骤 S6，光刻工艺后通过第三开口 33 将 P 型离子 5 注入至像素单元区 01，因为硬掩模层 2 的存在而且像素单元区域 01 被光阻 4 覆盖，所以 P 型离子 5 只能注入到像素单元区 01 中硬掩模层 2 被打开的区域，也就是第三开口 33 内，也就是需要形成隔离沟道的地方，离子注入过程中的结构示意图如图 4d 所示。
     进一步地， P 型离子 5 为硼原子。
     更进一步地，具体是采用 1000 电子伏特的能量将 1×1015 个每平方厘米浓度的硼原子 5 注入像素单元区 01 中。
     执行步骤 S7，在完成上面的 P 型离子注入以后，晶圆表面的光阻 4 被去除，然后通过热处理来活化注入的 P 型离子 5，这时候注入的离子 5 将沿深度方向以一定的浓度分布在将要被刻蚀掉的单晶硅衬底 0 中，完成后的效果图如图 4e 所示。
     进一步地，活化注入离子采用的热处理方式为快速加热退火方式。
     更进一步地，快速加热退火方式为在 1000 摄氏度的温度条件下退火 20 秒钟。
     执行步骤 S8，通过第三开口 33 和第四开口 44 分别对像素单元区 01 和外围电路区 02 进行刻蚀，第三开口 33 和第四开口 44 下方的衬底氧化物层 1 同时也被刻蚀掉，由于像素单元区 01 的单晶硅中掺杂了 P 型离子所以费米能级下降，从而使得干法刻蚀的过程中硅原子难以与刻蚀气体中的卤族原子如氯，溴等结合而形成易挥发的物质，因此其刻蚀速率比没有掺杂的外围电路区 02 慢，这样便在在外围电路区 02 和像素单元区 01 内分别形成一条浅隔离沟道 021、 011，位于像素单元区 01 内的隔离沟道的深度浅于位于外围电路区 02 内的隔离沟道的深度，完成后的效果图如图 4f 所示。
     进一步地，对像素单元区 01 和外围电路区 02 进行刻蚀以形成隔离沟道 011、 021 是采用以卤族气体为刻蚀剂的干法刻蚀，干法刻蚀的刻蚀条件为：气压 20 毫托，射频电源频率为 13.56 兆赫兹，上电极射频电源功率为 400 瓦，下电极射频电源功率为 80 瓦，氯气气体流量为每分钟 100 标准立方厘米，氧气气体流量为每分钟 10 标准立方厘米，氦气气体流量为每分钟 100 标准立方厘米，刻蚀时间为 60 秒。按上述干法刻蚀进行后的外围电路区 02 内的隔离沟道 021 深度为 3500 埃，而进行了离子注入的像素单元区 01 的隔离沟道 011 深度为 3200 埃。
     在应用了本发明的上述方法后，像素单元区隔离沟道的深度与原来比较降低了 8%，因此像素单元中有源区之间的间隔尺寸也可以等比例地缩小 8% 而不会发生沟道填充不充分的问题，避免了沟道空洞等缺陷的出现，像素单元间隔的缩小就实现了感光有源区面积增加的目的。
     以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该利用 P 型离子注入形成双深度隔离沟道的方法进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。

资源描述

《一种利用P型离子注入形成双深度隔离沟道的方法.pdf》由会员分享，可在线阅读，更多相关《一种利用P型离子注入形成双深度隔离沟道的方法.pdf（13页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102437030 A (43)申请公布日 2012.05.02 C N 1 0 2 4 3 7 0 3 0 A *CN102437030A* (21)申请号 201110222125.5 (22)申请日 2011.08.04 H01L 21/266(2006.01) H01L 27/146(2006.01) (71)申请人上海华力微电子有限公司地址 201210 上海市浦东新区张江高科技园区高斯路568号 (72)发明人罗飞 (74)专利代理机构上海新天专利代理有限公司 31213 代理人王敏杰 (54) 发明名称一种利用P型离子注入形成双深度隔离沟道的方法。

2、 (57) 摘要本发明公开了一种利用P型离子注入形成双深度隔离沟道的方法，具体是通过对图像传感器像素单元区进行P型离子注入，利用在浅沟道隔离蚀刻过程中掺杂后的衬底硅比不掺杂衬底硅蚀刻速率低的特点，降低像素单元区的沟道深度，从而在器件的不同区域形成不同深度的隔离浅沟道。在保证后续沟道填充工艺不受影响的条件，沟道深度降低后的像素单元区允许像素单元之间的间隔缩小，从而增加像素单元中感光有源区的面积，进而增加了感光有源区所占芯片总面积的比例（即像素填充率），从而提高传感器的成像质量。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书。

3、2 页说明书 5 页附图 5 页 CN 102437037 A 1/2页 2 1.一种利用P型离子注入形成双深度隔离沟道的方法，其特征在于，包括下列步骤：提供包含像素单元区和外围电路区的半导体衬底，所述半导体衬底上形成有衬底氧化物层；在所述衬底氧化物层上沉积硬掩膜层；在所述硬掩膜层上形成光刻胶层，进行光刻，从而在所述光刻胶层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在所述光刻胶层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；利用所述第一开口和所述第二开口对所述硬掩膜层进行刻蚀并且刻蚀停止于所述衬底氧化物层，以在所述硬掩膜层的与所述。

4、像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在所述硬掩膜层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖，并同时覆盖所述第三开口和所述第四开口，进行光刻，移除所述像素单元区上方的所述硬掩膜层上的光阻，并将所述第三开口予以暴露；通过所述第三开口将P型离子注入至所述像素单元区；去除光阻，通过热处理方式活化注入P型离子；通过所述第三开口和所述第四开口分别对所述像素单元区和所述外围电路区进行刻蚀，所述第三开口和所述第四开口下方的所述衬底氧化物层同时也被刻蚀掉。

5、，以在所述像素单元区和所述外围电路区内分别形成隔离沟道，位于所述像素单元区内的隔离沟道的深度浅于位于所述外围电路区内的隔离沟道的深度。 2.根据权利要求1所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，所述衬底氧化物层为氧化硅层。 3.根据权利要求1所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，所述硬掩膜层为氮化硅层。 4.根据权利要求1所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，所述活化注入离子采用的热处理方式为快速加热退火方式。 5.根据权利要求4所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，所述快速加热退火方式为在100。

6、0摄氏度的温度条件下退火20秒钟。 6.根据权利要求1所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，对所述像素单元区和所述外围电路区进行刻蚀以形成隔离沟道是采用以卤族气体为刻蚀剂的干法刻蚀。 7.根据权利要求6所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，所述干法刻蚀的刻蚀条件为：气压20毫托，射频电源频率为13.56兆赫兹，上电极射频电源功率为400瓦，下电极射频电源功率为80瓦，氯气气体流量为每分钟100标准立方厘米，氧气气体流量为每分钟10标准立方厘米，氦气气体流量为每分钟100标准立方厘米，刻蚀时间为60秒。 8.根据权利要求7所述的利用P型离子。

7、注入形成双深度隔离沟道的方法，其特征在于，所述外围电路区内的隔离沟道深度为3500埃，而进行了离子注入的所述像素单元区的隔离沟道深度为3200埃。权利要求书CN 102437030 A CN 102437037 A 2/2页 3 9.根据权利要求1所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，所述P型离子为硼原子。 10.根据权利要求9所述的利用P型离子注入形成双深度隔离沟道的方法，其特征在于，用1000电子伏特的能量将110 15 个每平方厘米浓度的硼原子注入所述像素单元区中。权利要求书CN 102437030 A CN 102437037 A 1/。

8、5页 4 一种利用 P 型离子注入形成双深度隔离沟道的方法技术领域 0001 本发明涉及CMOS半导体器件工艺领域，尤其涉及一种利用P型离子注入形成双深度隔离沟道的方法。背景技术 0002 自上世纪60年代末期美国贝尔实验室开发出固态成像器件和一维CCD（电荷耦合元件，Charge-Coupled Device）模型器件以来，CCD在图像传感、信号处理、数字存储等方面发展迅速。随着CCD器件的广泛应用，其缺点逐渐显露出来，为此人们又开发了另外几种固态图像传感器，其中最有发展潜力的是采用标准CMOS制造工艺制造的CMOS图像传感器。到了90年代初期，超大规模集成技术的飞速发展，而C。

9、MOS图像传感器可在单芯片内集成A/D 转换、信号处理、自动增益控制、精密放大和存储等功能，大大减小了系统复杂性，降低了成本，此外，它还具有低功耗、单电源、低工作电压、成品率高等优点，因而显示出强劲的发展势头。 0003 成像质量是衡量CMOS图像传感器性能的最重要指标之一，要得到好的成像质量，提高器件的信噪比是一个有效的方法。为了提高信噪比，在版图设计上可以加大器件中用来收集光信号的有源区面积所占全部芯片面积的比例（即像素填充率）。图1显示了图像传感器像素单元区的有源区形貌，其中，感光器件有源区100和控制器件有源区200被隔离沟道300隔离开。随着填充率的提高，有源区100、2。

10、00尺寸的加大会造成隔离沟道300的尺寸减小，当隔离沟道300减小到一定程度时就会因为深宽比过大而产生沟道填充不充分的问题，比如空洞或者缝隙等；图2显示了一个典型的因为隔离沟道深宽比过大而产生的空洞000。 0004 为了解决这个问题，目前比较成熟的解决方法是用两次有源区形成工艺来分别对图像传感器的像素单元区和之外的逻辑电路区进行图形化，通过刻蚀时间的不同来分别控制两个不同区域的隔离沟道的深度，使像素单元区的深度适当降低来减小这一区域沟道的深宽比，从而解决沟道填充不充分的难题。但是这种工艺需要重复进行有源区的图形化，且需要额外的光罩，工艺流程复杂，制造成本高昂。 0005 Kir。

11、t R. Williams和Richard S. Muller两人合著并于1996年公开发表于IEEE 微机电系统杂志上的一篇文章微机械加工的刻蚀率（Etch Rates for Micromachining Processing）中指出，单晶硅中因为掺杂了P型离子所以费米能级下降，从而使得干法刻蚀的过程中硅原子难以与刻蚀气体中的卤族原子如氯，溴等结合而形成易挥发的物质，因此其刻蚀速率比没有掺杂的外围电路区慢。发明内容 0006 针对上述存在的问题，本发明的目的是提供一种利用P型离子注入形成双深度隔离沟道的方法，在保证后续沟道填充工艺不受影响的条件下，隔离沟道深度降低后的像素单元区允。

12、许像素单元之间的间隔缩小，从而增加像素单元中感光有源区的面积，进而增加说明书CN 102437030 A CN 102437037 A 2/5页 5 了感光有源区所占芯片总面积的比例，即像素填充率，从而提高传感器的成像质量，简化了工艺流程步骤，降低了制造成本。 0007 本发明的目的是通过下述技术方案实现的：一种利用P型离子注入形成双深度隔离沟道的方法，其中，包括下列步骤：提供包含像素单元区和外围电路区的半导体衬底，所述半导体衬底上形成有衬底氧化物层；在所述衬底氧化物层上沉积硬掩膜层；在所述硬掩膜层上形成光刻胶层，进行光刻，从而在所述光刻胶层的与所述像素单元区在垂直方向上的。

13、延伸区域交叠的区域中形成第一开口，在所述光刻胶层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；利用所述第一开口和所述第二开口对所述硬掩膜层进行刻蚀并且刻蚀停止于所述衬底氧化物层，以在所述硬掩膜层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在所述硬掩膜层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖，并同时覆盖所述第三开口和所述第四开口，进行光刻，移除所述像素单元区上方的所述硬掩膜层上的光阻，并将所述第三开口予以暴露；通过所。

14、述第三开口将P型离子注入至所述像素单元区；去除光阻，通过热处理方式活化注入P型离子；通过所述第三开口和所述第四开口分别对所述像素单元区和所述外围电路区进行刻蚀，所述第三开口和所述第四开口下方的所述衬底氧化物层同时也被刻蚀掉，以在所述像素单元区和所述外围电路区内分别形成隔离沟道，位于所述像素单元区内的隔离沟道的深度浅于位于所述外围电路区内的隔离沟道的深度。 0008 上述利用P型离子注入形成双深度隔离沟道的方法，其中，所述衬底氧化物层为氧化硅层。 0009 上述利用P型离子注入形成双深度隔离沟道的方法，其中，所述硬掩膜层为氮化硅层。 0010 上述利用P型离子注入形成双深度隔离沟道。

15、的方法，其中，所述活化注入离子采用的热处理方式为快速加热退火方式。 0011 上述利用P型离子注入形成双深度隔离沟道的方法，其中，所述快速加热退火方式为在1000摄氏度的温度条件下退火20秒钟。 0012 上述利用P型离子注入形成双深度隔离沟道的方法，其中，对所述像素单元区和所述外围电路区进行刻蚀以形成隔离沟道是采用以卤族气体为刻蚀剂的干法刻蚀。 0013 上述利用P型离子注入形成双深度隔离沟道的方法，其中，所述干法刻蚀的刻蚀条件为：气压20毫托，射频电源频率为13.56兆赫兹，上电极射频电源功率为400瓦，下电极射频电源功率为80瓦，氯气气体流量为每分钟100标准立方厘米，氧气气体。

16、流量为每分钟10标准立方厘米，氦气气体流量为每分钟100标准立方厘米，刻蚀时间为60秒。 0014 上述利用P型离子注入形成双深度隔离沟道的方法，其中，所述外围电路区内的隔离沟道深度为3500埃，而进行了离子注入的所述像素单元区的隔离沟道深度为3200埃。说明书CN 102437030 A CN 102437037 A 3/5页 6 0015 上述利用P型离子注入形成双深度隔离沟道的方法，其中，所述P型离子为硼原子。 0016 上述利用P型离子注入形成双深度隔离沟道的方法，其中，用1000电子伏特的能量将110 15 个每平方厘米浓度的硼原子注入所述像素单元区中。 0017 与已。

17、有技术相比，本发明的有益效果在于：双深度隔离沟道的形成允许电路设计者在不增加芯片面积的条件下增加感光有源区的面积，即增加像素的填充率，从而提高图像传感器芯片的图像质量。本发明方法不仅适用于图像传感器产品工艺，还适合其他需要双深度隔离沟道的工艺流程。附图说明 0018 参考所附附图，以更加充分地描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。 0019 图1是现成技术中CMOS图像传感器像素单元区的俯视示意图；图2是现成技术形成的CMOS图像传感器中浅隔离沟道中产生缺陷的示意图；图3是本发明利用P型离子注入形成双深度隔离沟道的方法的最佳实施例的流程示。

18、意框图；图4a图4f是本发明利用P型离子注入形成双深度隔离沟道的方法的最佳实施例的工艺流程中每个步骤的结构示意图。具体实施方式 0020 下面结合原理图和具体操作实施例对本发明作进一步说明，具体而言，本发明主要是利用正光阻把像素单元区打开，注入P型离子比如硼，然后利用P型离子注入后衬底蚀刻速率慢的特点达到我们的目的。 0021 本发明公开了一种利用P型离子注入形成双深度隔离沟道的方法，如图3所示，最佳实施方式具体包括下列步骤： S1. 提供包含像素单元区和外围电路区的半导体衬底，半导体衬底上形成有衬底氧化物层； S2. 在衬底氧化物层上沉积硬掩膜层； S3. 在硬掩膜层上形成光。

19、刻胶层，进行光刻，从而在光刻胶层的与像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在光刻胶层的与外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口； S4. 利用第一开口和第二开口对硬掩膜层进行刻蚀并且刻蚀停止于衬底氧化物层，以在硬掩膜层的与像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在硬掩膜层的与外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶； S5. 通过光阻将像素单元区上方的和外围电路区上方的硬掩膜层覆盖，并同时覆盖第三开口和第四开口，进行光刻，移除像素单元区上方的硬掩膜层上的光阻，并将第三开口予以暴露；。

20、S6. 通过第三开口将P型离子注入至像素单元区；说明书CN 102437030 A CN 102437037 A 4/5页 7 S7. 去除光阻，通过热处理方式活化注入P型离子； S8. 通过第三开口和第四开口分别对像素单元区和外围电路区进行刻蚀，第三开口和第四开口下方的衬底氧化物层同时也被刻蚀掉，以在像素单元区和外围电路区内分别形成隔离沟道，位于像素单元区内的隔离沟道的深度浅于位于外围电路区内的隔离沟道的深度。 0022 具体地，执行步骤S1、S2和S3，包含像素单元区01和外围电路区02的半导体衬底0上形成有衬底氧化物层1，在衬底氧化物层1上沉积硬掩膜层2；在硬掩膜层2上形成。

21、光刻胶层3，进行光刻，从而在光刻胶层3的与像素单元区01在垂直方向上的延伸区域交叠的区域中形成第一开口11，在光刻胶层3的与外围电路区02在垂直方向上的延伸区域交叠的区域中形成第二开口22，从而形成有源区的光阻图形，执行完后的效果图如图4a所示。 0023 进一步地，衬底氧化物层1为氧化硅层，硬掩膜层2为氮化硅层，衬底氧化物层1 的作用为在后续刻蚀过程中保护其下面的半导体衬底0不被损坏。 0024 执行步骤S4，利用第一开口11和第二开口22对硬掩膜层2进行刻蚀并且刻蚀停止于衬底氧化物层1，以在硬掩膜层2的与像素单元区01在垂直方向上的延伸区域交叠的区域中形成第三开口33，同时在硬掩。

22、膜层2的与外围电路区02在垂直方向上的延伸区域交叠的区域中形成第四开口44，之后去除剩余的光刻胶3，执行完毕后的效果图如图4b所示。 0025 执行步骤S5，接下来的工艺是进行像素单元区01覆盖的光刻。通过光阻4将像素单元区01上方的和外围电路区02上方的硬掩膜层2覆盖，并同时覆盖第三开口33和第四开口44，进行光刻，移除像素单元区01上方的硬掩膜层2上的光阻，并将第三开口33予以暴露，光刻后形成的效果图如图4c所示。 0026 执行步骤S6，光刻工艺后通过第三开口33将P型离子5注入至像素单元区01，因为硬掩模层2的存在而且像素单元区域01被光阻4覆盖，所以P型离子5只能注入到像素。

23、单元区01中硬掩模层2被打开的区域，也就是第三开口33内，也就是需要形成隔离沟道的地方，离子注入过程中的结构示意图如图4d所示。 0027 进一步地，P型离子5为硼原子。 0028 更进一步地，具体是采用1000电子伏特的能量将110 15 个每平方厘米浓度的硼原子5注入像素单元区01中。 0029 执行步骤S7，在完成上面的P型离子注入以后，晶圆表面的光阻4被去除，然后通过热处理来活化注入的P型离子5，这时候注入的离子5将沿深度方向以一定的浓度分布在将要被刻蚀掉的单晶硅衬底0中，完成后的效果图如图4e所示。 0030 进一步地，活化注入离子采用的热处理方式为快速加热退火方式。 00。

24、31 更进一步地，快速加热退火方式为在1000摄氏度的温度条件下退火20秒钟。 0032 执行步骤S8，通过第三开口33和第四开口44分别对像素单元区01和外围电路区02进行刻蚀，第三开口33和第四开口44下方的衬底氧化物层1同时也被刻蚀掉，由于像素单元区01的单晶硅中掺杂了P型离子所以费米能级下降，从而使得干法刻蚀的过程中硅原子难以与刻蚀气体中的卤族原子如氯，溴等结合而形成易挥发的物质，因此其刻蚀速率比没有掺杂的外围电路区02慢，这样便在在外围电路区02和像素单元区01内分别形成一条浅隔离沟道021、011，位于像素单元区01内的隔离沟道的深度浅于位于外围电路区02 内的隔离沟道的。

25、深度，完成后的效果图如图4f所示。说明书CN 102437030 A CN 102437037 A 5/5页 8 0033 进一步地，对像素单元区01和外围电路区02进行刻蚀以形成隔离沟道011、021 是采用以卤族气体为刻蚀剂的干法刻蚀，干法刻蚀的刻蚀条件为：气压20毫托，射频电源频率为13.56兆赫兹，上电极射频电源功率为400瓦，下电极射频电源功率为80瓦，氯气气体流量为每分钟100标准立方厘米，氧气气体流量为每分钟10标准立方厘米，氦气气体流量为每分钟100标准立方厘米，刻蚀时间为60秒。按上述干法刻蚀进行后的外围电路区02 内的隔离沟道021深度为3500埃，而进行了离子。

26、注入的像素单元区01的隔离沟道011深度为3200埃。 0034 在应用了本发明的上述方法后，像素单元区隔离沟道的深度与原来比较降低了 8%，因此像素单元中有源区之间的间隔尺寸也可以等比例地缩小8%而不会发生沟道填充不充分的问题，避免了沟道空洞等缺陷的出现，像素单元间隔的缩小就实现了感光有源区面积增加的目的。 0035 以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该利用P型离子注入形成双深度隔离沟道的方法进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修。

27、改，都应涵盖在本发明的范围内。说明书CN 102437030 A CN 102437037 A 1/5页 9 图1 图2 说明书附图CN 102437030 A CN 102437037 A 2/5页 10 图3 图4a 说明书附图CN 102437030 A CN 102437037 A 3/5页 11 图4b 图4c 说明书附图CN 102437030 A CN 102437037 A 4/5页 12 图4d 图4e 说明书附图CN 102437030 A CN 102437037 A 5/5页 13 图4f 说明书附图CN 102437030 A 。

展开阅读全文