BCD 工艺中的双向高压 MOS 管及其制造方法 【技术领域】
本发明涉及半导体器件以及半导体工艺技术领域， 尤其涉及一种 BCD 工艺中的双 向高压 MOS 管及其制造方法。背景技术
在 BCD 工艺中， 提高 MOS 管的耐压、 降低芯片所占用的面积是该领域一直努力的方 向。
图 1 是现有技术的一种高压 MOS 管的结构示意图， 如图 1 所示， 半导体衬底 10 上 有埋层 11， 所述埋层 11 上的外延层 12 内具有相邻排列的第一掺杂类型的阱区 13 和第二 掺杂类型的阱区 14， 其中第一掺杂类型与第二掺杂类型相反， 例如一个是 P 型掺杂， 另一个 是 N 型掺杂。所述第一掺杂类型的阱区 13 和第二掺杂类型的阱区 14 内具有第一掺杂类型 的源区 19 和漏区 20， 所述第一掺杂类型的阱区 13 和第二掺杂类型的阱区 14 上形成有场 氧化层 16 和栅介质层 17， 所述场氧化层 16 和栅介质层 17 上形成有多晶硅栅 18。该高压 MOS 管的击穿电压为 30V， 图 2 是使用模拟器仿真的该高压 MOS 管的击穿曲线。
公开号为 CN101916778A 的中文专利文献中还公开了一种改进型的高压 MOS 管及 其形成方法， 图 3 示出了该高压 MOS 管的剖面结构图， 该高压 MOS 管结构是在漏区 26 两侧 均形成源区 27， 其公开的改进型高压 MOS 管击穿电压得到了提高， 可达到 56V 以上。具体 的， 在制造过程中， 用掩膜版挡住 P 阱区 23 的表面， 使得 PMOS 的漏端没有离子注入， 这样一 来， 只有 P 阱区 23 作为漂移区， 而在场氧化层 25 下并没有形成场注入区， 其中 P 阱区 23 与 N 阱区 22 的结深相近， 掺杂浓度也基本相当， 当施加电压时， P 阱区 23 无法完全耗尽， 因此 击穿仍然发生在漏端鸟嘴附近， 为横向击穿， 其击穿电压仍然低于 P 阱区 23 与 N 型埋层 21 之间的击穿电压 (72V)， 图 4 示出了该高压 MOS 管的击穿曲线。
但是图 1 所述的现代工艺中的高压 MOS 管耐压只能达到 30V 左右， 不能满足 BCD 工艺在某些方面的使用 ； 图 2 所述的现代工艺中的高压 MOS 管耐压虽然可以达到 50V 以上， 但源区和漏区不能互换使用， 这就限制了 BCD 工艺在设计上的灵活性。 发明内容
本发明要解决的技术问题是提供一种 BCD 工艺中的双向高压 MOS 管及其制造方 法， 其源区和漏区可以互换使用， 同时可以应用在 BCD 工艺中， 将 MOS 管的耐压提高到 60V 以上。
为解决上述技术问题， 本发明提供了一种 BCD 工艺中的双向高压 MOS 管结构， 包 括：
半导体衬底 ；
形成于所述半导体衬底中的埋层， 所述埋层具有第一掺杂类型 ；
形成于所述埋层上的外延层 ；
形成于所述外延层中的第一阱区， 所述第一阱区具有第一掺杂类型 ；分别形成于所述第一阱区两侧的外延层中的第二阱区和第三阱区， 所述第二阱区 和第三阱区具有第二掺杂类型， 所述第二掺杂类型与所述第一掺杂类型相反 ；
形成于所述第二阱区和第三阱区中的场氧化层 ；
分别形成于所述第二阱区和第三阱区中的具有第二掺杂类型的源区和漏区， 所述 源区位于所述第二阱区中场氧化层远离第一阱区的一侧， 所述漏区位于所述第三阱区中场 氧化层远离第一阱区的一侧 ；
覆盖于所述外延层表面的栅介质层 ；
位于所述源区和漏区之间的场氧化层和栅介质层上的栅电极。
可 选 地， 所述栅电极下方的场氧化层与所述第二阱区或第三阱区的距离为 1-3μm。
可选地， 所述第一掺杂类型的导电类型为 P 型， 所述第二掺杂类型的导电类型为 N 型， 或者所述第一掺杂类型的导电类型为 N 型， 所述第二掺杂类型的导电类型为 P 型。
可选地， 所述 MOS 管结构还包括 ：
覆盖所述源区、 漏区、 栅电极和外延层的介质层 ；
位于所述源区、 漏区和栅电极上方的介质层中的引线孔， 所述引线孔中填充有电 极引线。
可选地， 所述双向高压管的耐压值在 60V 以上。
可选地， 所述第一阱区、 第二阱区和第三阱区的掺杂浓度可调。
本发明还提供了一种 BCD 工艺中的双向高压 MOS 管的制造方法， 包括 ：
提供半导体衬底 ；
在所述半导体衬底中形成具有第一掺杂类型的埋层 ；
在所述埋层上生长外延层 ；
在所述外延层中形成具有第一掺杂类型的第一阱区， 在所述第一阱区两侧的外延 层中分别形成具有第二掺杂类型的第二阱区和第三阱区， 所述第二掺杂类型与第一掺杂类 型相反 ；
在所述第二阱区和第三阱区中定义出选择氧化区， 并在所述选择氧化区上形成场 氧化层 ；
在所述外延层表面形成栅介质层 ；
在所述场氧化层和栅介质层上形成栅电极 ；
分别在所述栅电极两侧的第二阱区和第三阱区中形成第二掺杂类型的源区和漏 区， 所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧， 所述漏区位于所述第三 阱区中场氧化层远离第一阱区的一侧。
可选地， 采用硅的选择氧化工艺形成所述场氧化层。
可选地， 所述第一掺杂类型的导电类型为 P 型， 所述第二掺杂类型的导电类型为 N 型， 或者所述第一掺杂类型的导电类型为 N 型， 所述第二掺杂类型的导电类型为 P 型。
可选地， 所述制造方法还包括 ：
沉积介质层， 覆盖所述源区、 漏区、 栅电极和外延层 ；
对所述介质层进行刻蚀， 以在所述源区、 漏区和栅电极上方形成引线孔 ；
沉积金属层并刻蚀， 以在所述引线孔中形成电极引线。可 选 地， 所述栅电极下方的场氧化层与所述第二阱区或第三阱区的距离为 1-3μm。
可选地， 所述第一阱区、 第二阱区和第三阱区的掺杂浓度可调。
可选地， 所述第一阱区、 第二阱区和第三阱区的形成方法包括 ：
在所述外延层上生长氧化层， 厚度为 之间可选 ；
用光刻版定位所述第一阱区的注入区域并注入磷离子， 注入能量为 80KeV， 剂量在 2 1E12 ～ 1E13/cm 之间可选 ；
用光刻版定位所述第二阱区和第三阱区的注入区域并注入硼离子， 注入能量为 2 100KeV， 剂量在 5E12 ～ 5E13/cm 之间可选 ；
对所述半导体衬底进行退火， 退火的温度在 1100 ～ 1150℃之间可选， 时间在 1 ～ 4H 之间可选。
与现有技术相比， 本发明具有以下优点 ：
本发明实施例 BCD 工艺中的双向高压 MOS 管是对称结构， 源区和漏区分别形成在 具有相同掺杂类型的第二阱区和第三阱区， 并且源区和漏区可以是同时形成的， 掺杂的杂 质类型、 掺杂能量、 剂量均可以相同， 因而源区和漏区可以相互交换使用， 有利于提高设计 上灵活性， 同时进一步提升了 BCD 工艺的应用空间。
此外， 本发明实施例的 BCD 工艺中的双向高压 MOS 管经过实测其耐压可以提高到 60V 以上， 而且可以通过调节具有第一掺杂类型的第一阱区以及具有第二掺杂类型的第二 阱区和第三阱区的掺杂浓度来得到不同的耐压值， 有效地提升了 BCD 工艺的应用空间。附图说明
图 1 是现有技术中的一种高压 MOS 晶体管的剖面结构示意图 ；
图 2 是图 1 所示高压 MOS 晶体管的仿真击穿曲线 ；
图 3 是现有技术中的另一种高压 MOS 晶体管的剖面结构示意图 ；
图 4 是图 3 所示高压 MOS 晶体管击穿特性的实验曲线图 ；
图 5 是本实施例的高压 MOS 晶体管的耐压值分布示意图 ；
图 6 是本实施例的高压 MOS 晶体管的制造方法的流程示意图 ；
图 7 至图 10 是本发明实施例的高压 MOS 晶体管的制造方法中各步骤的剖面结构 示意图。 具体实施方式
现有技术中的高压 MOS 晶体管的耐压值往往比较低， 或者源区和漏区无法交换使 用， 限制了设计的灵活性。
本发明实施例 BCD 工艺中的双向高压 MOS 管是对称结构， 源区和漏区分别形成在 具有相同掺杂类型的第二阱区和第三阱区， 并且源区和漏区可以是同时形成的， 掺杂的杂 质类型、 掺杂能量、 剂量均可以相同， 因而源区和漏区可以相互交换使用， 有利于提高设计 上灵活性， 同时进一步提升了 BCD 工艺的应用空间。
此外， 本发明实施例的 BCD 工艺中的双向高压 MOS 管经过实测其耐压可以提高到 60V 以上， 而且可以通过调节具有第一掺杂类型的第一阱区以及具有第二掺杂类型的第二阱区和第三阱区的掺杂浓度来得到不同的耐压值， 有效地提升了 BCD 工艺的应用空间。
下面结合具体实施例和附图对本发明作进一步说明， 但不应以此限制本发明的保 护范围。
图 10 示出了本实施例提供的 BCD 工艺中的双向高压 MOS 管的剖面结构， 包括 ： 半 导体衬底 10 ； 形成于半导体衬底 10 中的埋层 11， 埋层 11 具有第一掺杂类型 ； 形成于埋层 11 上的外延层 12 ； 形成于外延层 12 中的第一阱区 14， 第一阱区 14 具有第一掺杂类型 ； 分别形 成于第一阱区 14 两侧的外延层 12 中的第二阱区 13a 和第三阱区 13b， 第二阱区 13a 和第三 阱区 13b 具有第二掺杂类型， 其中第二掺杂类型与第一掺杂类型相反 ； 形成于第二阱区 13a 和第三阱区 13b 中的场氧化层 16 ； 分别形成于第二阱区 13a 和第三阱区 13b 中的具有第二 掺杂类型的源区 20 和漏区 19， 源区 20 位于第二阱区 13a 中场氧化层 16 远离第一阱区 14 的一侧， 漏区 19 位于第三阱区 13b 中场氧化层 16 远离第一阱区 14 的一侧 ； 覆盖于外延层 12 表面的栅介质层 17 ； 位于源区 20 和漏区 19 之间的场氧化层 16 和栅介质层 17 上的栅电 极 18。其中， 沟道区位于第一阱区 14 中。
此外， 该双向高压 MOS 管还可以包括 ： 覆盖源区 20、 漏区 19、 栅电极 18 和外延层 12 的介质层 ( 图中未示出 ) ； 位于源区 20、 漏区 19 和栅电极 18 上方的介质层中的引线孔， 该 引线孔中可以填充有电极引线。 在一具体实施例中， 第一掺杂类型的导电类型可以是 P 型， 第二掺杂类型的导电 类型可以是 N 型 ； 或者在其他实施例中， 第一掺杂类型的导电类型可以是 N 型， 第二掺杂类 型的导电类型可以是 P 型。需要说明的是， 不管第一掺杂类型和第二掺杂类型如何配置， 外 延层 12 的掺杂类型都是 N 型掺杂的， 即对于 N 型和 P 型的 MOS 管， 外延层 12 都是 N 型掺杂 的。
优选地， 栅电极 18 下方的场氧化层 16 与第二阱区 13a 或第三阱区 13b 的边界的 距离记为第一长度 d1， 第一长度 d1 应当为 1μm 以上， 优选为 1-3μm。因为氧化层有吸附 硼离子、 排斥磷离子的作用， 在氧化层下面， N 阱会挤压相邻的 P 阱， 按实际生产流水的结果 来看， N 阱挤压 P 阱的距离会达到 1um， 如果第一长度 d1 小于 1um， 鸟嘴下面的区域会出现 反型， 导致 MOS 管的开启电压 Vth 偏大， 甚至出现 MOS 管不能开启的现象。
图 5 示出了某产品中所采用的本实施例的双向高压 MOS 管结构的耐压曲线， 由图 5 可见， 其耐压值可以高于 60V。
本实施例还提供了该 MOS 管的制造方法， 图 6 示出了该制造方法的流程示意图， 包 括：
步骤 S11 ： 提供半导体衬底 ；
步骤 S12 ： 在所述半导体衬底中形成具有第一掺杂类型的埋层 ；
步骤 S13 ： 在所述埋层上生长外延层 ；
步骤 S14 ： 在所述外延层中形成具有第一掺杂类型的第一阱区， 在所述第一阱区 两侧的外延层中分别形成具有第二掺杂类型的第二阱区和第三阱区 ；
步骤 S15 ： 在所述第二阱区和第三阱区中定义出选择氧化区， 并在所述选择氧化 区上形成场氧化层 ；
步骤 S16 ： 在所述外延层表面形成栅介质层 ；
步骤 S17 ： 在所述场氧化层和栅介质层上形成栅电极 ；
步骤 S18 ： 分别在所述栅电极两侧的第二阱区和第三阱区中形成第一掺杂类型的 源区和漏区， 所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧， 所述漏区位于 所述第三阱区中场氧化层远离第一阱区的一侧 ；
步骤 S19 ： 沉积介质层， 覆盖所述源区、 漏区、 栅电极和外延层， 对所述介质层进行 刻蚀， 以在所述源区、 漏区和栅电极上方形成引线孔， 沉积金属层并刻蚀， 以在所述引线孔 中形成电极引线。
图 7 至图 10 示出了本实施例的双向高压 MOS 管的制造方法的流程示意图， 下面结 合图 6 和图 7 至图 10 进行详细说明。
结合图 6 和图 7， 执行步骤 S11， 提供半导体衬底 10。 具体可以选择 <100> 晶向的 P 型硅衬底， 衬底电阻率在 10 ～ 20Ω·cm ； 在衬底上进行第一次氧化的氧化层厚度在 0.2 ～ 0.6um 之间可选。此外， 半导体衬底 10 还可以是锗硅衬底、 III-V 族元素化合物衬底或本领 域技术人员公知的其他半导体材料衬底
之后执行步骤 S12， 在半导体衬底 10 中形成具有第一掺杂类型 ( 此实施例中具体 为 P 型 ) 的埋层 11。具体的， 用光刻版定位出 P 型埋层的注入区域， P 型埋层 11 的注入离 2 子可以为硼， 注入能量可以为 100KeV， 剂量在 2E13 ～ 2E14/cm 之间可选， P 型埋层 11 的退 火温度在 1000 ～ 1100℃之间可选， 时间在 0.5 ～ 2H 之间可选。 之后执行步骤 S13， 在埋层 11 上生长外延层 12， 外延层 12 的掺杂类型为 N 型。具 体的， 外延前用 1 ∶ 10 ～ 1 ∶ 20 的 HF 酸进行清洗， 然后按照外延生长等工艺生长厚度为 3.0 ～ 10.0um、 电阻率为 1.0 ～ 3.0Ω·cm 的 N 型掺杂的外延层 12。
之后执行步骤 S14， 在所述外延层中形成具有第一掺杂类型的第一阱区 14， 在第 一阱区 14 两侧的外延层 12 中分别形成具有第二掺杂类型的第二阱区 13a 和第三阱区 13b。
具体的， 首先生长薄氧化层， 厚度为 之间可选 ； 用光刻版定位第一阱 区 14 的注入区域并注入磷， 注入能量为 80KeV， 剂量在 1E12 ～ 1E13/cm2 之间可选 ； 用光 刻版定位第二阱区 13a 和第三阱区 13b 的注入区域并注入硼， 注入能量为 100KeV， 剂量在 2 5E12 ～ 5E13/cm 之间可选 ； 阱退火的温度在 1100 ～ 1150℃之间可选， 时间在 1 ～ 4H 之间 可选。
结合图 6 和图 8， 执行步骤 S15， 在第二阱区 13a 和第三阱区 13b 中定义出选择氧 化区， 并在选择氧化区上形成场氧化层 16。
具体的， 生长垫氧化层 15( 材料可以是氧化硅 ) 和选择氧化介质层 ( 未示出， 材 料可以是氮化硅 )， 垫氧化层 15 的厚度在 之间可选， 选择氧化介质层的厚度在 1000 ～ 1500A 之间可选 ； 用光刻版定位选择氧化区， 并用干法刻蚀方法刻蚀出选择氧化区 ； 之后在选择氧化区上生长厚的场氧化层 16， 其生长工艺可以是硅的选择氧化 (LOCOS)， 其 厚度在 之间可选 ； 然后用热磷酸去除氮化硅材质的选择氧化介质层。
之后结合图 6 和图 9， 执行步骤 S16 和 S17， 在外延层 12 的表面形成栅介质层 17 ； 在场氧化层 16 和栅介质层 17 上形成栅电极 18。
具体的， 生长栅介质层 17， 厚度在 之间可选 ； 生长栅介质层 17 之后， 进 入多晶硅淀积的炉管 ； 多晶硅淀积的厚度在 之间可选 ； 对多晶硅进行离子注 入的掺杂， 注入离子为磷， 注入能量为 40KeV， 剂量在 2E15 ～ 8E15/cm2 之间可选 ； 用光刻版 定位栅电极 18， 并采用反应离子刻蚀方法刻蚀出多晶硅材质的栅电极 18。
之后结合图 6 和图 10， 执行步骤 S18， 分别在栅电极 18 两侧的第二阱区 13a 和第 三阱区 13b 中形成第二掺杂类型的源区 20 和漏区 19， 源区 20 位于第二阱区 13a 中场氧化 层 16 远离第一阱区 14 的一侧， 漏区 19 位于第三阱区 13b 中场氧化层 16 远离第一阱区 14 的一侧。
具体的， 采用光刻版定位出双向高压 MOS 管的源区 20 和漏区 19 的注入区域， 之后 2 进行砷离子注入， 注入能量为 80KeV， 剂量在 5E15 ～ 8E15/cm 之间可选 ； 然后进行源漏注入 退火， 退火温度在 850 ～ 900℃之间可选， 时间在 10 ～ 60min 之间可选。
之后执行步骤 S19， 沉积介质层， 覆盖源区 20、 漏区 19、 栅电极 18 和外延层 12 ； 对 该介质层进行刻蚀， 以在源区 20、 漏区 19 和栅电极 18 上方形成引线孔 ； 沉积金属层并刻 蚀， 以在引线孔中形成电极引线。电极引线的形成过程可以采用铝互连工艺等。
本实施例形成的双向高压 MOS 管的源区和漏区是对称的， 因此可以互换使用， 从 而提高了设计的灵活型 ； 该双向高压 MOS 管也可以应用于 BCD 工艺中， 使用本实施例的制 造方法， 可以在不改变工艺流程和增加制造成本的前提下， 将 MOS 管的耐压值提高至 60V 以 上。
以上所述， 仅是本发明的较佳实施例而已， 并非对本发明作任何形式上的限制。 因 此， 凡是未脱离本发明技术方案的内容， 只是依据本发明的技术实质对以上实施例所做的 任何简单的修改、 等同的变换， 均仍属于本发明技术方案的保护范围内。