《一种解速率匹配方法及装置.pdf》由会员分享，可在线阅读，更多相关《一种解速率匹配方法及装置.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102447521 A (43)申请公布日 2012.05.09 C N 1 0 2 4 4 7 5 2 1 A *CN102447521A* (21)申请号 201010500202.4 (22)申请日 2010.09.30 H04L 1/00(2006.01) (71)申请人重庆重邮信科通信技术有限公司 地址 400065 重庆市南岸区黄桷垭重庆邮电 大学信科大楼12楼 (72)发明人徐翼 朱志辉 黄良明 王明耀 (54) 发明名称 一种解速率匹配方法及装置 (57) 摘要 本发明提供一种第三代移动通信长期演进系 统解速率匹配方法及装置，所述方法首先判断是 否进行。
2、重传合并，若是则将上一次解交织的数据 写入存储器3再进行解重复解打孔，否则直接对 接收数据进行解重复解打孔，其次分别对解比特 收集分出的三路数据进行解交织，若进行重传合 并操作，则将存储器3中的数据读出与本次解交 织的数据进行合并，并再次写入存储器3，否则将 本次解交织的数据写入存储器3中；并提供了相 应装置；本发明中将单独分配用于存储解重复解 打孔数据的存储器删除，并将重传合并延后进行， 使得存储器3共用，从而节省了一块存储器，减少 了硬件资源；并进而每次能同时计算P_NUM个地 址，处理效率提高了P_NUM倍。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利。
3、申请 权利要求书 3 页 说明书 11 页 附图 4 页 CN 102447544 A 1/3页 2 1.一种解速率匹配方法，其特征在于，包括： 201、判断是否重传合并，若是，则将上一次解交织的数据写入存储器3，若不需要，则直 接进行步骤202； 202、对接收数据进行解重复解打孔； 203、进行解比特收集； 204、对解比特收集后的数据进行解交织； 205、判断是否需要重传合并，若是，则执行206，若否则执行207； 206、将解子块交织后的数据与当前编码块上次接收的解子块交织后的数据进行数据 合并后写入存储器3，操作结束； 207、直接将交织后的数据写入存储器3，操作结束。 2.如权利要。
4、求1所述解速率匹配方法，其特征在于，所述步骤202对接收数据进行解重 复解打孔为并行操作，包括： 202-1：分配P_NUM个交织器单元； 202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织前的 地址； 对于Turbo编码方式，在计算期间需要判断k n 的大小； 如果k n K 则交织前的地址 如果k n K ，则判断k n 的奇偶； 如果k n 为奇数，则交织前的地址 如果k n 为偶数，判断是否小于K ，若是， 则交织前的地址否则，交织前的地址 对于卷积编码方式，则交织前的地址 对于第1个交织器：k n k 0 +nP_NUM 对于第2个交织器：k n k 0。
5、 +1+nP_NUM 对于第3个交织器：k n k 0 +2+nP_NUM 对于第P_NUM个交织器：k n k 0 +P_NUM-1+nP_NUM 其中，P_NUM表示并行交织器的个数，其值为1，K ；K 表示交织子矩阵的大小；n表 示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，k n 表 示交织后的地址，以P_NUM为增量；(k n )表示交织后的地址k n 相对应的交织前的输入数 据的地址；表示交织子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n ) 是k n 的函数，其值分别为：表示在子交织矩阵中k位置前所有的整数行 数，表示向下取整；表示。
6、在子交织矩阵中k位置所在的列数，mod 表示求余运算；P(p 1 (k)表示与交织后的列序号p 1 (k)对应的原始列序号； 权 利 要 求 书CN 102447521 A CN 102447544 A 2/3页 3 202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接 收数据。 3.如权利要求1所述解速率匹配方法，其特征在于，所述步骤204为并行操作，包括： 204-1：三路数据支路分别分配P_NUM个交织器单元； 204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前的地 址； 若Turbo编码方式： 对于系统数据，则交织前的地址： 。
7、对于第一路校验数据，则交织前的地址： 对于第二路校验数据，判断是否小于K ，若是， 则交织前的地址：若否，则交织前的地址： 若卷积编码方式，则三路数据的交织前的地址 对于第1个交织器：k n k 0 +nP_NUM 对于第2个交织器：k n k 0 +1+nP_NUM 对于第3个交织器：k n k 0 +2+nP_NUM 对于第P_NUM个交织器：k n k 0 +P_NUM-1+nP_NUM 其中，P_NUM表示并行交织器的个数，其值为1，K ；K 表示交织子矩阵的大小；n表 示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，k n 表 示交织后的地址，以P_NUM为增量；(。
8、k n )表示交织后的地址k n 相对应的交织前的输入数 据的地址；表示交织子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n ) 是k n 的函数，其值分别为：表示在子交织矩阵中k位置前所有的整数行 数，表示向下取整；表示在子交织矩阵中k位置所在的列数，mod 表示求余运算；P(p 1 (k)表示与交织后的列序号p 1 (k)对应的原始列序号； 204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作。 4.一种解速率匹配装置，包括： 接口模块：该模块完成外部对参数寄存器、数据存储器的访问，并在运算结束时产生中 断送出； 解重复解打孔模块：完成解重复解打孔。
9、操作；将接收数据的地址转化为子块交织前 地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数 据； 解比特收集解交织模块：完成解比特收集和解交织操作，分成三条数据支路，并分别进 行解交织操作； 重传合并模块：判断是否重传合并，若需要重传合并，将上一次解交织后数据写入存储 权 利 要 求 书CN 102447521 A CN 102447544 A 3/3页 4 器3，在本次解交织进行时将其读出，与本次接收的解子块交织后数据进行合并，将合并后 数据写入存储器3； 三个存储器，分别存储用于分别存储上述模块的输入和输出数据，具体为： 存储器1用于存储接口模块接收的数据，并。
10、供解重复解打孔模块使用； 存储器2用于存储解重复解打孔处理过的数据，并供解比特收集解交织模块使用； 存储器3用于存储上一次解交织后的数据，供重传合并模块使用，存储本次重传合并 数据作为输出数据。 5.如权利要求4所述解速率匹配装置，其特征在于，所述解重复解打孔模块：并行实现 解重复解打孔操作，对重复的数据进行采用丢弃或合并操作，对打孔的数据采取填补操作。 6.如权利要求4所述解速率匹配装置，其特征在于，所述解比特收集解交织模块：实现 解比特收集操作，将解重复解打孔后的数据分为三路数据，并行实现解交织操作，将解比特 收集的数据恢复为编码前的顺序。 权 利 要 求 书CN 102447521 A 。
11、CN 102447544 A 1/11页 5 一种解速率匹配方法及装置 技术领域 0001 本发明涉及移动通信领域，特别是涉及一种第三代移动通信长期演进系统(简称 3G LTE)解速率匹配方法及装置。 背景技术 0002 在移动通信系统的上行链路中，传输信道的编码复用处理主要包括CRC附加 (Cyclic Redundancy Code循环冗余校验码)、信道编码、速率匹配、交织和传输信道复用等 步骤。传输信道的数据以一个传输块为单位。由于传输块可大可小，而turbo编码器对编 码码块的长度有一定范围的限制，因此传输块要对大于turbo编码最大长度的传输块进行 码块分割，分割长度见3GPP协议T。
12、S36.212表5.1.3-3，并在分割后的第一个码块的头部添 加适当数量的虚比特来满足码块分割要求，而卷积编码则不用进行码块分割； 0003 传输信道编码复用处理过程一般包括以下步骤： 0004 1、对传输块附加CRC； 0005 2、对传输块进行码块分割，对分割后的每个码块附加CRC； 0006 3、对每个码块进行信道编码，信道编码为卷积编码或者Turbo编码，经过编码后 的数据分为3路数据输出； 0007 4、对信道编码后的数据进行速率匹配。 0008 速率匹配的目的在于使编码后的比特数量满足分配的专用物理信道多能承载的 比特数量。3GPP协议TS36.212规定的速率匹配包括：子块交织。
13、、比特收集和比特选择与修 剪，如图1所示，子块交织是用3个块交织器进行交织，交织器输入分别表示为d k (0) 、d k (1) 和 d k (2) ，输出分别表示为V k (0) 、V k (1) 和V k (2) ；当子块长度不满足块交织器的总长度时还需要在每 个子块的前面添加适当的虚比特后再交织；交织后需要对3个子块进行比特收集并将其合 并成一个数据块w k ；之后对这个数据块进行比特选择和修剪，在选择和修剪中首先要判断 这个比特是否为虚比特，如果是就去掉此虚比特，然后根据分配给这个子块的物理信道比 特数量进行重复(Repeated)或者打孔(Punctured)操作。 0009 根据3。
14、GPP协议TS36.2125.1.4，速率匹配中的交织算法包括： 0010 设定是矩阵的列数，矩阵列序号表示为0，1，2，.， 0011 确定矩阵的行数通过寻找最小的整数满足： 0012 0013 这个矩形的矩阵的行序号表示为0，1，2，.， 0014 假如那么要添加个虚比特，如y k ，k0，1，.，N D -1。那么将输入的比特序列表示为k0，1，.，D-1， 将这些数据从0行0列开始按行写入矩阵： 0015 对Turbo编码与卷积编码不同编码方式，交织中采取不同的操作： 说 明 书CN 102447521 A CN 102447544 A 2/11页 6 0016 1)对于Turbo编码。
15、 0017 和 0018 根据3GPP TS 36.212 5.1.4中表5.1.4-1的模式完成列间交 换。这里P(j)是原始的第j个被交换列的原始的位置。通过列间交换后，列间交换的 矩阵等 0019 块交织器的输出是从列间交换的矩阵一列一列的输出。经过了 子块交织后的比特表示为这里对应yP(0)，对应并且 0020 对于 0021 经过子块交织后的数据表示为这里并且 0022 0023 2)对于卷积编码 0024 根据3GPP TS 36.212 5.1.4中表5.1.4-2的模式完成列间交 换。这里P(j)是原始的第j个被交换列的原始的位置。通过列间交换后，列间交换的 矩阵等 0025 。
16、块交织器的输出是从列间交换的矩阵一列一列的输出。经过了 子块交织后的比特表示为这里对应y P(0) ，对应并且 0026 在移动通信系统的下行链路中，接收端则需要对接收到的数据进行解速率匹配， 解速率匹配过程与速率匹配过程相对应，是其逆过程。 0027 现有技术： 0028 中国专利申请号200810232937.6公开了一种解速率匹配方法，计算出在码块分 割和子块交织时添加的虚比特的位置，然后再将码块分割和子块交织时添加的虚比特添加 到接收的数据中，最后对添加的虚比特数据按照速率匹配的逆过程进行解速率匹配。 0029 由于卷积码与turbo码编码方式的不同，现有的turbo编码的解速率匹配方。
17、法步 骤，如图2所示，具体实现步骤如下： 0030 在进行步骤1之前需要根据传输块的大小，按照码块分割的方式计算出每个码块 的大小和在码块分割时添加的虚比特个数；计算子块交织时添加的虚比特个数；根据上面 前面中计算出的每个子块的大小个数在码块分割和子块交织时添加虚比特的总和按照子 块交织和比特收集的方式计算出虚比特的位置；按照虚比特的位置将在码块分割和子块交 织时添加的虚比特插入到接收数据中去； 0031 根据每个码块物理信道的比特数量和码块的实际长度进行解重复(对重复的数 说 明 书CN 102447521 A CN 102447544 A 3/11页 7 据采用丢弃或合并操作)或者解打孔(。
18、对被打掉的数据采用填补操作)过程； 0032 若为重传合并的情况，将当前编码块的解重复解打孔后的数据需要和上一次接收 的该编码块的解重复解打孔的数据进行合并，否则直接进行第4步操作； 0033 按照比特收集的方式进行解比特收集。由于此过程与比特收集互为逆过程，所以 需要将码块分为3个子块进行； 0034 对3个子块分别进行子块解交织，然后去掉子块交织中添加的虚比特。 0035 现有的卷积码的解速率匹配方法步骤与上述turbo码的解速率匹配方法基本类 似，但是由于卷积码不需要进行码块分割，故不需要对其进行码块分割时的虚比特填充操 作，也不用计算码块分割中虚比特的个数和位置。 0036 以上方法可。
19、以通过以下装置进行实现，如图3所示，包括： 0037 接口模块：对参数寄存器、数据存储器的访问，并在运算结束时产生中断送出； 0038 解重复解打孔模块：完成解重复解打孔操作； 0039 重传合并模块：判断是否进行重传合并，进行重传合并操作； 0040 解比特收集解交织模块：完成解比特收集和解交织操作 0041 四个存储器，分别为： 0042 存储器1：用于存储接口模块接收的数据，并供解重复解打孔模块使用； 0043 存储器2：用于存储解重复解打孔处理过的数据，并供重传合并模块使用； 0044 存储器3：用于存储用于重传合并的上一次数据； 0045 存储器4：用于存储输出数据。 0046 由上。
20、可知，现有的解速率匹配的实现方法或装置存在的问题在于：直接采用交织 公式算法，每次只能计算出一个交织地址，从而每次只能处理一个数据，使得实现方法效率 低下；在解重复解打孔后进行重传数据的合并，需要单独为上一次接收的当前编码块的解 重复解打孔的数据单独分配一个存储器，加大了存储器开销。 发明内容 0047 本发明所解决的技术问题在于提供一种解速率匹配方法，用于解决现有技术中存 储器开销大、处理效率低下的问题。 0048 为解决以上问题，本发明提出一种解速率匹配方法，如图4所示，包括： 0049 201、判断是否重传合并。若是，则将上一次解交织的数据写入存储器3，若不需要， 则直接进行步骤202；。
21、 0050 202、对接收数据进行解重复解打孔； 0051 203、进行解比特收集； 0052 204、对解比特收集后的数据进行解交织。 0053 205、判断是否需要重传合并，若是，则执行206，若否则执行207； 0054 206、将解子块交织后的数据与当前编码块上次接收的解子块交织后的数据进行 数据合并后写入存储器3，操作结束； 0055 207、直接将交织后的数据写入存储器3，操作结束。优选地，所述步骤202对接收 数据进行解重复解打孔为并行操作，具体包括： 0056 202-1：分配P_NUM个交织器单元； 说 明 书CN 102447521 A CN 102447544 A 4/1。
22、1页 8 0057 202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织 前的地址； 0058 1、对于Turbo编码方式，在计算期间需要判断k n 的大小； 0059 如果k n K 则交织前的地址： 0060 如果k n K ，则判断k n 的奇偶； 0061 如果k n 为奇数，则交织前的地址 0062 如果k n 为偶数，判断是否小于K ，若是， 则交织前的地址：若否，则交织前的地址： 0063 2、对于卷积编码方式，则交织前的地址 0064 对于第1个交织器：k n k 0 +nP_NUM 0065 对于第2个交织器：k n k 0 +1+nP_NUM 0。
23、066 对于第3个交织器：k n k 0 +2+nP_NUM 0067 0068 对于第P_NUM个交织器：k n k 0 +P_NUM-1+nP_NUM 0069 其中，P_NUM表示并行交织器的个数，其值为1，K ，优选取值2 u ， 0ulog 2 K ；K 表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器 交织后的地址，取值范围为0，1，k n 表示交织后的地址，以P_NUM为增 量；(k n )表示交织后的地址k n 相对应的交织前的输入数据的地址；表示交织 子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n )是k n 的函数，其值分别 为：表示。
24、在子交织矩阵中k位置前所有的整数行数，表示向下取整； 表示在子交织矩阵中k位置所在的列数，mod表示求余运算； P(p 1 (k)表示与交织后的列序号p 1 (k)对应的原始列序号； 0070 202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补 上接收数据。 0071 优选地，所述步骤204为并行操作，包括： 0072 204-1：三路数据支路分别分配P_NUM个交织器单元； 0073 204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前 的地址； 0074 Turbo编码方式： 0075 对于系统数据，则交织前的地址： 0076 对于第。
25、一路校验数据，则交织前的地址： 0077 对于第二路校验数据，判断是否小于K ，若 是，则交织前的地址：若否，则交织前的地址： 说 明 书CN 102447521 A CN 102447544 A 5/11页 9 0078 卷积编码方式，则三路数据的交织前的地址 0079 其中，P_NUM表示并行交织器的个数，其值为1，K ，优选取值2 u ， 0ulog 2 K ；K 表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器 交织后的地址，取值范围为0，1，k n 表示交织后的地址，以P_NUM为增 量；(k n )表示交织后的地址k n 相对应的交织前的输入数据的地址；表示交织 子矩阵。
26、的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n )是k n 的函数，其值分别 为：表示在子交织矩阵中k位置前所有的整数行数，表示向下取整； 表示在子交织矩阵中k位置所在的列数，mod表示求余运算； P(p 1 (k)表示与交织后的列序号p 1 (k)对应的原始列序号； 0080 204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作； 0081 为解决以上问题，本发明还提供一种解速率匹配装置，包括： 0082 接口模块：该模块完成外部对参数寄存器、数据存储器的访问，并在运算结束时产 生中断送出； 0083 解重复解打孔模块：完成解重复解打孔操作；将接收数据的。
27、地址转化为子块交织 前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收 数据； 0084 解比特收集解交织模块：完成解比特收集和解交织操作，分成三条数据支路，并分 别进行解交织操作； 0085 重传合并模块：判断是否重传合并，若需要重传合并，将上一次解交织后数据写入 存储器3，在本次解交织进行时将其读出，与本次接收的解子块交织后数据进行合并，将合 并后数据写入存储器3； 0086 三个存储器，分别存储用于分别存储上述模块的输入和输出数据，具体为： 0087 存储器1用于存储接口模块接收的数据，并供解重复解打孔模块使用； 0088 存储器2用于存储解重复解打孔处理过。
28、的数据，并供解比特收集解交织模块使 用； 0089 存储器3用于存储上一次解交织后的数据，供重传合并模块使用，存储本次重传 合并数据作为输出数据。 0090 优选地，所述解重复解打孔模块并行实现解重复解打孔操作，对重复的数据进行 采用丢弃或合并操作，对打孔的数据采取填补操作； 0091 优选地，解比特收集解交织模块：实现解比特收集操作，将解重复解打孔后的数据 分为三路数据，并行实现解交织操作，将解比特收集的数据恢复为编码前的顺序； 0092 现有的解速率匹配方法采用在解重复解打孔后进行重传数据的合并，其需要单独 为上一次接收的当前编码块的解重复解打孔的数据单独分配一个存储器，加大该实现方法 的。
29、存储器开销。本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传 合并延后进行，即使用解交织后的数据进行重传合并，使得存储器3共用，从而节省了一块 存储器，减少了硬件资源，减小了硬件面积。 说 明 书CN 102447521 A CN 102447544 A 6/11页 10 附图说明 0093 图1为现有技术速率匹配结构图； 0094 图2为现有技术速率匹配流程图； 0095 图3为现有技术解速率匹配装置结构图； 0096 图4为发明解速率匹配方法流程图； 0097 图5为发明解速率匹配装置结构图。 具体实施方式 0098 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合。
30、附图及实施方式， 对本发明一种解速率匹配方法及装置作进一步详细说明，公知实现方式不再详述，以避免 与本发明的内容存在不必要的混淆。 0099 本发明提供一种解速率匹配方法，如图4所示，包括： 0100 201、判断是否重传合并。若是，则将上一次解交织的数据写入存储器3，若不需要， 则直接进行步骤202； 0101 202、对接收数据进行解重复解打孔； 0102 203、进行解比特收集； 0103 204、对解比特收集后的数据进行解交织。 0104 205、判断是否需要重传合并，若是，则执行206，若否则执行207； 0105 206、将解子块交织后的数据与当前编码块上次接收的解子块交织后的数据。
31、进行 数据合并后写入存储器3，操作结束； 0106 207、直接将交织后的数据写入存储器3，操作结束。 0107 首先判断是否需要进行重传合并，若是则将上一次解交织的数据写入存储器3再 进行解重复解打孔，否则直接对接收数据进行解重复解打孔，即将接收数据的地址转化为 子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置 补上接收数据；其次对解重复解打孔的数据进行解比特收集，按照其特有的数据排列方式 将其抽出分为三路数据，分别为一路系统数据，两路校验数据；最后分别对三路数据进行解 交织，在此期间若需要进行重传合并操作，则将存储器3中的数据读出与本次解交织的数 据进行合并。
32、，将其还原为子块交织前的数据，并再次写入存储器3，操作结束，若不需要，则 将本次解交织的数据写入存储器3中，操作结束。本发明中，进行重传合并的数据是输出 数据，即解交织后的数据，而现有技术中，进行重传合并的数据是中间数据，即解重复解打 孔后的数据，这使得在实现功能的前提下，共用存储器3，节省了一块存储器，减少了硬件资 源，减小了硬件面积。 0108 进一步，在步骤201之前得知如下数据： 0109 1)每个码块的大小B； 0110 2)计算码块分割时添加虚比特的个数F； 0111 3)子块交织时添加的虚比特的个数Nd和虚拟循环缓存器的大小Ncb； 0112 4)解重复打孔的输入数据长度E以及解。
33、重复解打孔的起始位置k 0 ； 0113 5)将要处理的数据写入存储器1。 说 明 书CN 102447521 A CN 102447544 A 7/11页 11 0114 所述步骤202对接收数据进行解重复解打孔为根据现有技术串行操作，即将接收 数据的地址逐个转化为子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就 插入零，否则，在该位置补上接收数据； 0115 优选地，所述步骤202对接收数据进行解重复解打孔为并行操作，具体包括： 0116 202-1：分配P_NUM个交织器单元； 0117 202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织 前的地址。
34、； 0118 对于Turbo编码方式，在计算期间需要判断k n 的大小； 0119 如果k n K 则交织前的地址 0120 如果k n K ，则判断k n 的奇偶； 0121 如果k n 为奇数，则交织前的地址 0122 如果k n 为偶数，判断是否小于K ，若是， 则交织前的地址若否，则交织前的地址 0123 对于卷积编码方式，则交织前的地址 0124 对于第1个交织器：k n k 0 +nP_NUM 0125 对于第2个交织器：k n k 0 +1+nP_NUM 0126 对于第3个交织器：k n k 0 +2+nP_NUM 0127 0128 对于第P_NUM个交织器：k n k 0 。
35、+P_NUM-1+nP_NUM 0129 其中，P_NUM表示并行交织器的个数，其值为1，K ，优选取值2 u ， 0ulog 2 K ；K 表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器 交织后的地址，取值范围为0，1，k n 表示交织后的地址，以P_NUM为增 量；(k n )表示交织后的地址k n 相对应的交织前的输入数据的地址；表示交织 子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n )是k n 的函数，其值分别 为：表示在子交织矩阵中k位置前所有的整数行数，表示向下取整； 表示在子交织矩阵中k位置所在的列数，mod表示求余运算； P(p 1 。
36、(k)表示与交织后的列序号p 1 (k)对应的原始列序号； 0130 202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补 上接收数据。 0131 本实施方式每次能同时计算P_NUM个地址，相对于现有技术中每次只能计算一个 地址来说，处理效率提高了P_NUM倍，解决了现有技术中处理速度慢的缺点。 0132 进一步，所述步骤203，将解重复解打孔的结果数据分成3条数据支路，包括如下 步骤： 0133 203-1：将解重复解打孔的结果数据中前K 个数据抽出作为系统数据； 说 明 书CN 102447521 A CN 102447544 A 8/11页 12 0134 20。
37、3-2：根据编码方式不同，采取不同处理；即对于Turbo编码的情况，校验一和校 验二的数据依次交叉排列，按规则分别将其抽出；对于卷积编码的情况，校验一和校验二的 数据按数据块顺序排列，按规则分别将其抽出； 0135 所述步骤204对解比特收集后的数据进行解交织为根据现有技术对三条数据支 路分别进行串行操作； 0136 优选地，所述步骤204为并行操作，包括： 0137 204-1：三路数据支路分别分配P_NUM个交织器单元； 0138 204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前 的地址； 0139 Turbo编码方式， 0140 对于系统数据，则交织前的地。
38、址 0141 对于第一路校验数据，则交织前的地址 0142 对于第二路校验数据，判断是否小于K ，若 是，则交织前的地址：若否，则交织前的地址： 0143 卷积编码方式，则三路数据的交织前的地址 0144 对于第1个交织器：k n k 0 +nP_NUM 0145 对于第2个交织器：k n k 0 +1+nP_NUM 0146 对于第3个交织器：k n k 0 +2+nP_NUM 0147 0148 对于第P_NUM个交织器：k n k 0 +P_NUM-1+nP_NUM 0149 其中，P_NUM表示并行交织器的个数，其值为1，K ，优选取值2 u ， 0ulog 2 K ；K 表示交织子矩。
39、阵的大小；n表示第n次并行计算P_NUM个交织器 交织后的地址，取值范围为0，1，k n 表示交织后的地址，以P_NUM为增 量；(k n )表示交织后的地址k n 相对应的交织前的输入数据的地址；表示交织 子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n )是k n 的函数，其值分别 为：表示在子交织矩阵中k位置前所有的整数行数，表示向下取 整；表示在子交织矩阵中k位置所在的列数，mod表示求余运算； P(p 1 (k)表示与交织后的列序号p 1 (k)对应的原始列序号； 0150 204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作； 0151 本。
40、实施方式每次能同时计算P_NUM个地址，相对于现有技术中每次只能计算一个 地址来说，处理效率提高了P_NUM倍，解决了现有技术中处理速度慢的缺点。 0152 本发明提供一种解速率匹配装置，如图5所示，包括： 0153 接口模块：该模块完成外部对参数寄存器、数据存储器的访问，并在运算结束时产 生中断送出； 说 明 书CN 102447521 A CN 102447544 A 9/11页 13 0154 解重复解打孔模块：完成解重复解打孔操作；将接收数据的地址转化为子块交织 前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收 数据； 0155 解比特收集解交织模块：完。
41、成解比特收集和解交织操作，分成三条数据支路，并分 别进行解交织操作； 0156 重传合并模块：判断是否重传合并，若需要重传合并，将上一次解交织后数据写入 存储器3，在本次解交织进行时将其读出，与本次接收的解子块交织后数据进行合并，将合 并后数据写入存储器3； 0157 三个存储器，分别存储用于分别存储上述模块的输入和输出数据，具体为： 0158 存储器1用于存储接口模块接收的数据，并供解重复解打孔模块使用； 0159 存储器2用于存储解重复解打孔处理过的数据，并供解比特收集解交织模块使 用； 0160 存储器3用于存储上一次解交织后的数据，供重传合并模块使用，存储本次重传 合并数据作为输出数据。
42、。 0161 本装置在将单独分配用于存储解重复解打孔的数据的存储器删除，并将重传合并 延后进行，使得在实现功能的前提下，共用存储器3，节省了一块存储器，减少了硬件资源， 减小了硬件面积。 0162 优选地，所述解重复解打孔模块并行实现解重复解打孔操作，对重复的数据进行 采用丢弃或合并操作，对打孔的数据采取填补操作； 0163 所述并行解重复解打孔操作，包括： 0164 202-1：分配P_NUM个交织器单元； 0165 202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织 前的地址； 0166 对于Turbo编码方式，在计算期间需要判断k n 的大小； 0167 如。
43、果k n K 则交织前的地址： 0168 如果k n K ，则判断k n 的奇偶； 0169 如果k n 为奇数，则交织前的地址 0170 如果k n 为偶数，判断是否小于K ，若是， 则交织前的地址：若否，则交织前的地址： 0171 对于卷积编码方式，则交织前的地址： 0172 对于第1个交织器：k n k 0 +nP_NUM 0173 对于第2个交织器：k n k 0 +1+nP_NUM 0174 对于第3个交织器：k n k 0 +2+nP_NUM 0175 0176 对于第P_NUM个交织器：k n k 0 +P_NUM-1+nP_NUM 0177 其中，P_NUM表示并行交织器的个数。
44、，其值为1，K ，优选取值2 u ， 0ulog 2 K ；K 表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器 说 明 书CN 102447521 A CN 102447544 A 10/11页 14 交织后的地址，取值范围为0，1，k n 表示交织后的地址，以P_NUM为 增量；(k n )表示交织后的地址k n 相对应的交织前的输入数据的地址；表示交 织子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n )是k n 的函数，其值分 别为：表示在子交织矩阵中k位置前所有的整数行数，表示向下取 整；表示在子交织矩阵中k位置所在的列数，mod表示求余运算； 。
45、P(p 1 (k)表示与交织后的列序号p 1 (k)对应的原始列序号； 0178 202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补 上接收数据。 0179 优选地，解比特收集解交织模块：实现解比特收集操作，将解重复解打孔后的数据 分为三路数据(分别为一路系统数据，两路校验数据)并行实现解交织操作，将解比特收集 的数据恢复为编码前的顺序； 0180 所述并行解交织操作，包括： 0181 204-1：三路数据支路分别分配P_NUM个交织器单元； 0182 204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前 的地址； 0183 Turbo编。
46、码方式： 0184 对于系统数据，则交织前的地址 0185 对于第一路校验数据，则交织前的地址 0186 对于第二路校验数据，判断是否小于K ，若 是，则交织前的地址：若否，则交织前的地址： 0187 卷积编码方式，则三路数据的交织前的地址 0188 对于第1个交织器：k n k 0 +nP_NUM 0189 对于第2个交织器：k n k 0 +1+nP_NUM 0190 对于第3个交织器：k n k 0 +2+nP_NUM 0191 0192 对于第P_NUM个交织器：k n k 0 +P_NUM-1+nP_NUM 0193 其中，P_NUM表示并行交织器的个数，其值为1，K ，优选取值2 。
47、u ， 0ulog 2 K ；K 表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器 交织后的地址，取值范围为0，1，k n 表示交织后的地址，以P_NUM为增 量；(k n )表示交织后的地址k n 相对应的交织前的输入数据的地址；表示交织 子矩阵的列数；表示交织子矩阵的行数；p 1 (k n )和p 2 (k n )是k n 的函数，其值分别 为：表示在子交织矩阵中k位置前所有的整数行数，表示向下取 说 明 书CN 102447521 A CN 102447544 A 11/11页 15 整；表示在子交织矩阵中k位置所在的列数，mod表示求余运算； P(p 1 (k)表示与交织后。
48、的列序号p 1 (k)对应的原始列序号； 0194 204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作。 0195 本装置每次能同时计算P_NUM个地址，相对于现有技术中每次只能计算一个地址 来说，处理效率提高了P_NUM倍，解决了现有技术中处理速度慢的缺点。 0196 本发明所举实施方式或者实施例对本发明的目的、技术方案和优点进行了进一步 的详细说明，所应理解的是，以上所举实施方式或者实施例仅为本发明的优选实施方式而 已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替 换、改进等，均应包含在本发明的保护范围之内。 说 明 书CN 102447521。