《硅通孔填充方法.pdf》由会员分享，可在线阅读，更多相关《硅通孔填充方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102412195 A (43)申请公布日 2012.04.11 C N 1 0 2 4 1 2 1 9 5 A *CN102412195A* (21)申请号 201110226264.5 (22)申请日 2011.08.08 H01L 21/768(2006.01) (71)申请人上海华虹NEC电子有限公司 地址 201206 上海市浦东新区川桥路1188 号 (72)发明人彭虎 程晓华 郁新举 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人丁纪铁 (54) 发明名称 硅通孔填充方法 (57) 摘要 本发明公开了一种硅通孔填充方法，包括步 骤。
2、：形成深沟槽或孔；在深沟槽或孔侧壁和底部 淀积一层氧化层；淀积钛和氮化钛；淀积第一层 钨；对第一层钨进行回刻，将深沟槽或孔外部的 第一层钨去除；淀积一层氮化钛；淀积第二层钨； 对第二层钨进行回刻，将深沟槽或孔外部的第二 层钨去除；当深沟槽或孔未填满时，重复第二层 钨的淀积和回刻，直至深沟槽或孔被填满；制作 正面金属互连线及正面后段工艺；对硅片背面进 行减薄；形成背面金属并制作背面金属图形。本 发明钨填充工艺和钨刻蚀工艺的结合，能实现高 深宽比硅通孔的填充，且能够便于与现有集成电 路工艺集成、并能利用现有生产设备进行加工，能 降低工艺难度和成本。 (51)Int.Cl. (19)中华人民共和国国。
3、家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 5 页 CN 102412207 A 1/2页 2 1.一种硅通孔填充方法，其特征在于，包括如下步骤： 步骤一、在硅片上淀积一层金属前介质层，利用光刻定义出硅通孔区域，依次刻蚀所述 硅通孔区域的所述金属前介质层和所述硅片并形成深沟槽或孔； 步骤二、在所述深沟槽或孔侧壁和底部淀积一层氧化层，该氧化层的淀积工艺采用 LPCVD TEOS或SACVD TEOS； 步骤三、在形成有所述氧化层的所述深沟槽或孔侧壁和底部中淀积一层钛和氮化钛； 所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域； 步骤四、在所述钛和氮化钛上淀。
4、积第一层钨，所述第一层钨不将所述深沟槽或孔填 满； 步骤五、对所述第一层钨进行回刻，将形成于所述深沟槽或孔外部的表面区域的所述 第一层钨去除； 步骤六、淀积一层氮化钛，所述氮化钛形成于所述深沟槽或孔侧壁和底部的所述第一 层钨上、以及所述深沟槽或孔外部的表面区域； 步骤七、在所述氮化钛上淀积第二层钨，所述第二层钨将所述深沟槽或孔填满或不填 满； 步骤八、对所述第二层钨进行回刻或化学机械研磨，将形成于所述深沟槽或孔外部的 表面区域的所述第二层钨去除； 步骤九、当所述第二层钨未将所述深沟槽或孔填满时，重复步骤七和步骤八，直至所述 深沟槽或孔被填满； 步骤十、制作所述硅片的正面金属互连线及正面后段工艺。
5、； 步骤十一、对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟 槽或孔中的所述钛和氮化钛、所述第一层钨、所述氮化钛和所述第二层钨露出； 步骤十二、从所述硅片的背面进行金属淀积并制作背面金属图形。 2.如权利要求1所述硅通孔填充方法，其特征在于：步骤一中的所述金属前介质层为 硼磷硅玻璃或磷硅玻璃。 3.如权利要求1所述硅通孔填充方法，其特征在于：步骤一中所述深沟槽或孔的深度 为50微米250微米、宽度为1.5微米5微米。 4.如权利要求1所述硅通孔填充方法，其特征在于：步骤二中所述氧化层的厚度为500 3000 5.如权利要求4所述硅通孔填充方法，其特征在于：步骤二中所述氧化层的。
6、厚度为 1000 2000 6.如权利要求1所述硅通孔填充方法，其特征在于：步骤二中采用SACVD TEOS淀积所 述氧化层时，温度为400度500度、压强为30托100托。 7.如权利要求1所述硅通孔填充方法，其特征在于：步骤四中所淀积的所述第一层钨 的厚度为所述深沟槽或孔的宽度的1/51/2、且所述第一层钨的厚度小于15000 步骤 七中所淀积的所述第二层钨的厚度为所述深沟槽或孔的宽度的1/51/2、且所述第一层 钨的厚度小于15000 8.如权利要求7所述硅通孔填充方法，其特征在于：所述第一层钨的厚度为所述深沟 槽或孔的宽度的1/41/3；所述第二层钨的厚度为所 述深沟槽或孔的宽度的1/。
7、41/3。 权 利 要 求 书CN 102412195 A CN 102412207 A 2/2页 3 9.如权利要求1所述硅通孔填充方法，其特征在于：步骤五中的对所述第一层钨进行 回刻、以及步骤八中的对所述第二层钨进行回刻都是采用终点刻蚀方式，且过刻蚀10 50。 10.如权利要求9所述硅通孔填充方法，其特征在于：步骤五中的对所述第一层钨进行 回刻、以及步骤八中的对所述第二层钨进行回刻的过刻蚀量为2030。 权 利 要 求 书CN 102412195 A CN 102412207 A 1/4页 4 硅通孔填充方法 技术领域 0001 本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种硅。
8、通孔填充方 法。 背景技术 0002 硅通孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，用于无 线局域网与手机中功率放大器，将极大的提高电路的频率特性和功率特性。硅通孔工艺将 制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺， 使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，芯片引 线距离更短，从而可以极大的提高电路的频率特性和功率特性。 0003 现有第一种硅通孔工艺制作方法中，需要通过先进的刻蚀工艺在硅片基体中制作 出具有极大深宽比的孔或沟槽，孔或沟槽深度大致为100微米；在该孔或沟槽中填充金属， 将硅片背面减薄后将电极通。
9、过背面引出。该现有工艺的难度在于100微米沟槽刻蚀和金属 填充。 0004 现有第二种硅通孔工艺制作方法是在硅片减薄后在硅片背面制作通孔和金属填 充，该方法需要特殊的通孔刻蚀设备进行减薄后硅片加工。 0005 现有第二种硅通孔工艺制作方法是通过在前段工艺中制作沟槽并采用二氧化硅 填充沟槽，然后硅片减薄后将二氧化硅填充的沟槽露出来，湿法刻蚀去除沟槽内二氧化硅 后进行金属填充，该方法可以避免减薄后进行通孔刻蚀，但工艺较复杂，且成本较高。 发明内容 0006 本发明所要解决的技术问题是提供一种硅通孔填充方法，能实现高深宽比的硅通 孔的填充，便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能。
10、降低工艺难 度和成本。 0007 为解决上述技术问题，本发明提供的硅通孔填充方法包括如下步骤： 0008 步骤一、在硅片上淀积一层金属前介质层，利用光刻定义出硅通孔区域，依次刻蚀 所述硅通孔区域的所述金属前介质层和所述硅片并形成深沟槽或孔。 0009 步骤二、在所述深沟槽或孔侧壁和底部淀积一层氧化层，该氧化层的淀积工艺采 用LPCVD TEOS或SACVD TEOS。 0010 步骤三、在形成有所述氧化层的所述深沟槽或孔侧壁和底部中淀积一层钛和氮化 钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域。 0011 步骤四、在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将所述深沟槽或孔 填。
11、满。 0012 步骤五、对所述第一层钨进行回刻，将形成于所述深沟槽或孔外部的表面区域的 所述第一层钨去除。 0013 步骤六、淀积一层氮化钛，所述氮化钛形成于所述深沟槽或孔侧壁和底部的所述 说 明 书CN 102412195 A CN 102412207 A 2/4页 5 第一层钨上、以及所述深沟槽或孔外部的表面区域。 0014 步骤七、在所述氮化钛上淀积第二层钨，所述第二层钨将所述深沟槽或孔填满或 不填满。 0015 步骤八、对所述第二层钨进行回刻或化学机械研磨，将形成于所述深沟槽或孔外 部的表面区域的所述第二层钨去除。 0016 步骤九、当所述第二层钨未将所述深沟槽或孔填满时，重复步骤七和。
12、步骤八，直至 所述深沟槽或孔被填满。 0017 步骤十、制作所述硅片的正面金属互连线及正面后段工艺。 0018 步骤十一、对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述 深沟槽或孔中的所述钛和氮化钛、所述第一层钨、所述氮化钛和所述第二层钨露出。 0019 步骤十二、从所述硅片的背面进行金属淀积并制作背面金属图形。 0020 进一步的改进是，步骤一中的所述金属前介质层为硼磷硅玻璃或磷硅玻璃。 0021 进一步的改进是，步骤一中所述深沟槽或孔的深度为50微米250微米、宽度为 1.5微米5微米； 0022 进一步的改进是，步骤二中所述氧化层的厚度为5003000 0023 进一步的改。
13、进是，步骤二中所述氧化层的厚度为10002000 0024 进一步的改进是，步骤二中采用SACVD TEOS淀积所述氧化层时，温度为400度 500度、压强为30托100托。 0025 进一步的改进是，步骤四中所淀积的所述第一层钨的厚度为所述深沟槽或孔的宽 度的1/51/2、且所述第一层钨的厚度小于15000步骤七中所淀积的所述第二层钨的厚 度为所述深沟槽或孔的宽度的1/51/2、且所述第一层钨的厚度小于15000 0026 进一步的改进是，所述第一层钨的厚度为所述深沟槽或孔的宽度的1/41/3；所 述第二层钨的厚度为所述深沟槽或孔的宽度的1/41/3。 0027 进一步的改进是，步骤五中的对。
14、所述第一层钨进行回刻、以及步骤八中的对所述 第二层钨进行回刻都是采用终点刻蚀方式，且过刻蚀1050。 0028 进一步的改进是，步骤五中的对所述第一层钨进行回刻、以及步骤八中的对所述 第二层钨进行回刻的过刻蚀量为2030。 0029 本发明钨填充工艺和钨刻蚀工艺的结合，能实现高深宽比如大于301的硅通孔 的填充，且能够便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能降低工 艺难度和成本。 附图说明 0030 下面结合附图和具体实施方式对本发明作进一步详细的说： 0031 图1是本发明实施例流程图； 0032 图2-图12是本发明实施例方法的制作过程中的硅片剖面示意图； 0033 图。
15、13是本发明实施例硅通孔填充方法的硅通孔填充效果图。 具体实施方式 0034 如图1所示是本发明实施例流程图。如图2至图12所示，是本发明实施例方法的 说 明 书CN 102412195 A CN 102412207 A 3/4页 6 制作过程中的硅片剖面示意图。本发明实施例硅通孔填充方法包括如下步骤： 0035 步骤一、如图2所示，在硅片1上淀积一层金属前介质层2。如图3所示，利用光 刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的所述金属前介质层2和所述硅片1并形 成深沟槽或孔3；所述深沟槽或孔3的深度为30微米250微米、最佳为50微米100微 米，宽度为1.5微米5微米、最佳为2微米3微米。
16、；所述金属前介质层2为硼磷硅玻璃 (BPSG)或磷硅玻璃(PSG)。 0036 步骤二、如图4所示，在所述深沟槽或孔3侧壁和底部淀积一层氧化层4，该氧化 层4的淀积工艺采用LPCVD TEOS或SACVD TEOS。所述氧化层4的厚度为5003000 最佳选择为10002000。采用SACVD TEOS淀积所述氧化层4时，温度为400度500 度、压强为30托100托。 0037 步骤三、如图5所示，在形成有所述氧化层4的所述深沟槽或孔3侧壁和底部中淀 积一层钛和氮化钛5；所述钛和氮化钛5同时也淀积到所述深沟槽或孔3外部的表面区域。 所述钛和氮化钛5中的钛的厚度为0500最佳为100300，所。
17、述钛和氮化钛5中 的氮化钛的厚度，2001000最佳为300500 0038 步骤四、如图6所示，在所述钛和氮化钛5上淀积第一层钨6A，所述第一层钨6A不 将所述深沟槽或孔3填满。所述第一层钨6A的厚度为所述深沟槽或孔3的宽度的1/5 1/2、最佳选择为1/41/3，且所述第一层钨6A的厚度小于15000 0039 步骤五、如图7所示，对所述第一层钨6A进行回刻，将形成于所述深沟槽或孔3外 部的表面区域的所述第一层钨6A去除。对所述第一层钨6A进行回刻是采用终点刻蚀方式， 且过刻蚀1050、最佳选择为2040。 0040 步骤六、淀积一层氮化钛，所述氮化钛形成于所述深沟槽或孔3侧壁和底部的所 。
18、述第一层钨6A上、以及所述深沟槽或孔3外部的表面区域。所述氮化钛的厚度为50 500所述氮化钛的淀积能采用溅射淀积或MOCVD方式淀积。 0041 步骤七、如图8所示，在所述氮化钛上淀积第二层钨6B，所述第二层钨6B将所述深 沟槽或孔3填满或不填满。所述第二层钨6B的厚度为所述深沟槽或孔3的宽度的1/5 1/3，且所述第一层钨6A的厚度小于15000 0042 步骤八、如图9所示，对所述第二层钨6B进行回刻或化学机械研磨，将形成于所述 深沟槽或孔3外部的表面区域的所述第二层钨6B去除。对所述第二层钨6B进行回刻是采 用终点刻蚀方式，且过刻蚀1050、最佳选择为1030。 0043 步骤九、当所。
19、述第二层钨6B未将所述深沟槽或孔3填满时，重复步骤七和步骤八， 直至所述深沟槽或孔3被填满。 0044 步骤十、如图9所示，制作所述硅片1的正面金属互连线7及正面后段工艺形成其 它正面层8。 0045 步骤十一、对所述硅片1的背面进行减薄，从所述深沟槽或孔3的底部将填充于所 述深沟槽或孔3中的所述钛和氮化钛5、所述第一层钨6A、所述氮化钛和所述第二层钨6B 露出。 0046 步骤十二、从所述硅片1的背面进行金属淀积形成背面金属9并制作背面金属图 形。 0047 如图13所示，是本发明实施例硅通孔填充方法的硅通孔填充效果图，该效果图为 说 明 书CN 102412195 A CN 1024122。
20、07 A 4/4页 7 采用本发明实施例硅通孔填充方法对宽度为3微米、深度为100微米的硅通孔填充后的SEM 图，由图13可知，硅通孔得到了良好的填充，且被填充的硅通孔深宽比如大于301。 0048 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。 说 明 书CN 102412195 A CN 102412207 A 1/5页 8 图1 说 明 书 附 图CN 102412195 A CN 102412207 A 2/5页 9 图2 图3 图4 说 明 书 附 图CN 102412195 A CN 102412207 A 3/5页 10 图5 图6 图7 说 明 书 附 图CN 102412195 A CN 102412207 A 4/5页 11 图8 图9 图10 说 明 书 附 图CN 102412195 A CN 102412207 A 5/5页 12 图11 图12 图13 说 明 书 附 图CN 102412195 A 。