非易失性存储元件、 其制造方法、 其设计辅助方法及非易失 性存储装置 技术领域 本发明涉及非易失性存储元件及其制造方法， 特别涉及到具备电阻变化层的电阻 变化型非易失性存储元件及其制造方法等， 该电阻变化层通过电脉冲的施加其电阻值发生 变化， 并维持上述变化后的电阻值。
背景技术 近年来， 随着数字技术的进步， 便携式信息设备及信息家电等的电子设备更加高 功能化。因此， 非易失性存储元件的大容量化、 写入电力的减低、 写入 / 读出时间的高速化 及长寿命化等的要求正在增高。
针对此类要求， 在现有使用了浮栅的闪速存储器的微细化上一般认为存在限制。 另一方面， 在使用电阻变化层来作为存储部材料的非易失性存储元件 ( 电阻变化型存储 器 ) 的场合， 因为可以采用由 2 个端子的电阻变化存储元件构成的简单结构的存储元件来 形成， 所以人们期待着进一步的微细化、 高速化及低消耗功率化等。
在使用电阻变化层来作为存储部材料的情况下， 例如通过电脉冲的输入等， 而使 其电阻值从高电阻向低电阻， 或者从低电阻向高电阻进行变化。 这种情况下， 需要明确区分 低电阻及高电阻的 2 个值， 并且使低电阻和高电阻之间高速地稳定产生变化， 非易失性地 保持它们 2 个值。作为该电阻变化元件的一例， 人们提出了一种叠层含氧率不同的过渡金 属氧化物将其使用到电阻变化层中的非易失性存储元件。 公示出一种在和含氧率高的电阻 变化层接触的电极界面上令其有选择地发生氧化·还原反应， 使电阻变化稳定的技术 ( 例 如参见专利文献 1)。
在图 18 中表示安装了以往的电阻变化元件 55 后的电阻变化型非易失性存储元件 50。在基板 100 上形成第 1 布线 101， 覆盖该第 1 布线 101， 形成第 1 层间绝缘层 102。贯 通第 1 层间绝缘层 102， 形成与第 1 布线 101 连接的第 1 接触插塞 104。覆盖第 1 接触插塞 104， 在第 1 层间绝缘层 102 上形成由下部电极 105、 电阻变化层 106 及上部电极 107 构成的 电阻变化元件 55。覆盖该电阻变化元件 55， 形成第 2 层间绝缘层 108， 并且贯通第 2 层间绝 缘层 108 后的第 2 接触插塞 110 连接着上部电极 107 和第 2 布线 111。电阻变化层 106 由 第 1 电阻变化层 106x 和第 2 电阻变化层 106y 的叠层结构形成， 且电阻变化层由同一种类 的过渡金属氧化物形成， 形成第 1 电阻变化层 106x 的过渡金属氧化物的含氧率比形成第 2 电阻变化层 106y 的过渡金属氧化物的含氧率高。
通过形成为这种结构， 在对电阻变化元件施加了电压的情况下， 致使对含氧率高， 并且表示更高电阻值的第 1 电阻变化层 106x 施加大部分的电压。 另外， 在该界面旁边， 还大 量存在可有助于反应的氧。因而， 在上部电极 107 和第 1 电阻变化层 106x 之间的界面上， 有选择地发生氧化·还原的反应， 可以稳定地实现电阻变化。
在非专利文献 1 中， 公示出一种由使用过渡金属氧化物来作为电阻变化元件的 1T1R(1 个晶体管 1 个电阻 ) 型存储器单元构成的非易失性存储器。 过渡金属氧化物的薄膜
通常是绝缘体， 表示出为了使电阻值发生脉冲变化， 进行初始化， 可以形成能转换高电阻状 态和低电阻状态的导电通路的状况。还有， 所谓的 “初始化” 指的是， 使制造后的电阻变化 元件或者电阻变化型的非易失性存储元件， 变化为可以按照施加的电压 ( 或者施加的电压 的极性 ) 可逆地转变为高电阻状态和低电阻状态的状态之处理， 具体而言， 是对具有极高 的电阻值的制造后的电阻变化元件， 或者电阻变化型的非易失性存储元件， 施加比写入电 压更大的电压之处理。通过该初始化， 电阻变化元件或者电阻变化型的非易失性存储元件 就变为可以可逆地转变高电阻状态和低电阻状态的状态， 其电阻值下降。
图 19 是表示在非专利文献 1 中所示的初始化电压的过渡金属氧化物膜厚依存性 的特性图。作为过渡金属氧化物， 示出了 NiO、 TiO2、 HfO2、 ZrO2 的 4 种的特性， 必要的初始化 电压依赖于过渡金属氧化物的种类， 过渡金属氧化物膜厚变得越厚， 越是增高。因此， 为了 使初始化电压减低， 优选的是使过渡金属氧化物膜厚薄膜化。
现有技术文献
非专利文献
非专利文献 1 ： I.G.Baek et al.， IEDM2004， p.587
专利文献
专利文献 1 ： 国际公开第 2008/149484 号发明内容 发明要解决的课题
在电阻变化型存储器的制造过程中， 在由铜或铝等构成的电极布线的形成等中存 在约 400℃的加热工序。 这样的加热工序已经通过发明人等的实验判明， 将使之从上部及下 部的电极朝向电阻变化层侧产生电极材料的小的突起 (hillock)。在电极材料上产生了小 的突起的情况下， 产生于电阻变化层中的导电通路以突起为起点来产生。 其原因为， 因向电 阻变化层侧产生的突起， 而使过渡金属氧化物的膜厚部分变薄。 另外， 电阻变化元件初始的 绝缘状态不仅仅是过渡金属氧化物的膜厚， 还按照突起的形状、 大小、 密度产生变动， 且不 规则也增加。再者， 因为突起的形状、 大小及密度很大程度上依赖于电极材料或膜应力、 温 度等的工艺因素， 所以可以认为其控制非常困难。 因此， 为了使电阻变化元件的初始电阻值 ( 初始化前的电阻值 ) 稳定， 优选的是不在电极上产生小的突起。
在电阻变化元件的电极材料中， 一般使用铂金 (Pt)、 铱 (Ir)、 钯 (Pd)、 铜 (Cu)、 银 (Ag) 及金 (Au) 等。尤其是， Ir 其热膨胀系数 (coefficientof thermal expansion) 比 Pt -1 的热膨胀系数 8.8E-6(℃ ) 小， 达到 6.4E-6(℃ -1)。另外， Ir 的杨式模量比 Pt 的杨式模 2 2 量 152E+9(N/m ) 大， 达到 529E+9(N/m )。还有， “E+n” 意味着 “×10+n” 。从它们的物理特性 来看， 因为 Ir 与 Pt 相比， 难以产生因应力导致的塑性变形， 所以没有突起的产生。图 1(a) 及 (b) 是表示通过发明人等的实验得到的与这种突起有关的 TEM(TransmissionElectron Microscope) 像的附图。在图 1(a) 中表示将 Pt 使用到电极材料中时电阻变化元件剖面的 TEM 像。 在下部电极 301a 上叠层了第 1 电阻变化层 302a 及第 2 电阻变化层 303a、 上部电极 304a。由于上部电极的小的突起， 显然第 2 电阻变化层 303a 部分变薄。另一方面， 图 1(b) 表示将 Ir 使用到电极材料中时电阻变化元件剖面的 TEM 像。在下部电极 301b 上叠层了第 1 电阻变化层 302b 及第 2 电阻变化层 303b、 上部电极 304b。第 2 电阻变化层的膜厚均匀，
判明未在上部电极上产生小的突起。不在电极上产生小的突起的情况下， 初始电阻值能够 利用过渡金属氧化物的膜厚来控制， 且不规则也被大幅改善。 但是， 因为在电极上没有小的 突起， 所以不存在过渡金属氧化物的膜厚部分变薄的地方。 因此， 当在刚刚制造后的电阻变 化元件的过渡金属氧化物 ( 电阻变化层 ) 上形成导电通路时， 1 次至数次将与使用于通常 的电阻变化中的驱动电压相比绝对值高的电压施加给电阻变化层来进行的初始化中， 需要 与在电极上存在小的突起时相比增高初始化的电压 ( 初始化电压 )， 成为电阻变化元件中 低电压下的初始化的障碍。另外， 如果使第 2 电阻变化层的膜厚变薄， 则可以降低初始化电 压， 但是电阻变化元件的电阻值不规则， 从可靠性的观点来看不是优选的。
本发明的目的用来解决上述的课题， 提供非易失性存储元件及其制造方法等， 不 在电极和电阻变化层的界面上形成小的突起， 能够进行低电压下的初始化。
解决课题的手段
如图 18 所示， 在电阻变化层 106 由高浓度含有氧的第 1 电阻变化层 106x( 高电阻 层 ) 和低浓度含有氧的第 2 电阻变化层 106y( 低电阻层 ) 的叠层结构来构成的情况下， 最 开始施加电信号时的初始电阻值因初始状态的高电阻层而变得比正常的低电阻变化时高 电阻状态的电阻值更高， 由于在原状下， 即便供应电信号 ( 正常的电脉冲 ) 也不发生电阻变 化， 因而无法获得电阻变化特性。 为了获得电阻变化特性， 需要对初始状态的电阻变化层施加高电压的电脉冲， 将 电的导电通路形成于高电阻层内 ( 使之击穿高电阻层 )。这样的处理被称为 “初始化” 或 者 “初始击穿” 。该高电压的电脉冲的电压 ( 初始化电压 ) 比作为存储器使电阻变化层从低 电阻状态向高电阻状态， 或者从高电阻状态向低电阻状态变化所需要的正常电脉冲的电压 高。从而， 需要使之发生这种高电压的电脉冲所用的特殊电路。也就是说， 存在和使之发生 作为存储器的正常驱动时施加的电脉冲所用的电路不同， 还需要使之发生高电压的电脉冲 所用的特殊电路这样的问题。
另外， 虽然针对该问题， 也能够通过使电阻变化层的高电阻层的膜厚变薄， 而使初 始击穿所需要的电脉冲电压下降， 但是使电阻变化层的高电阻层的膜厚变薄从非易失性存 储元件及使用该元件的设备的可靠性观点来看不是优选的。也就是说， 存在若为了减小初 始击穿所需要的电脉冲电压， 使电阻变化层的高电阻层的膜厚变薄， 则电阻变化元件的电 阻值不规则， 可靠性下降这样的问题。
本发明通过针对上述问题进行刻意研究， 而提供一种非易失性存储元件， 在具有 叠层结构电阻变化层的非易失性存储元件中， 不设置使之发生初始击穿所需要的高电压电 脉冲的特殊电路， 抑制了电阻变化元件电阻值的不规则。
因此， 本发明所涉及的非易失性存储元件其特征为， 具备 ： 第 1 电极， 形成于半导 体基板上 ； 第 2 电极 ； 电阻变化层， 介于上述第 1 电极和上述第 2 电极之间， 根据给两个电极 间供应的电信号其电阻值可逆地变化 ； 上述电阻变化层由第 1 电阻变化层和第 2 电阻变化 层至少 2 层构成， 上述第 1 电阻变化层的第 1 面和上述第 1 电极连接， 上述第 1 电阻变化层 的第 2 面和上述第 2 电阻变化层的第 1 面连接， 上述第 1 电阻变化层由第 1 过渡金属氧化 物构成， 上述第 2 电阻变化层由第 2 过渡金属氧化物和第 3 过渡金属氧化物构成， 上述第 2 过渡金属氧化物的缺氧率比上述第 1 过渡金属氧化物的缺氧率及上述第 3 过渡金属氧化物 的缺氧率的任一个都高， 上述第 3 过渡金属氧化物和上述第 1 电阻变化层的上述第 2 面至
少一部分相接， 上述第 2 过渡金属氧化物和上述第 1 电阻变化层的上述第 2 面剩余的部分 相接。
据此， 因为通过使上述第 2 过渡金属氧化物的平面方向上的最大面积缩小， 而使 上述电阻变化层的漏泄电流减少， 流经上述第 1 过渡金属氧化物的电流的密度增加， 所以 可以轻易形成上述第 1 过渡金属氧化物的导电通路， 能减低初始化电压， 因此使元件的低 电压下的初始化成为可能。
也就是说， 由于和第 1 电阻变化层接触的第 2 电阻变化层由缺氧率高也就是电阻 值小的第 2 过渡金属氧化物和缺氧率低也就是电阻值大的第 3 过渡金属氧化物构成， 因而 流经第 2 电阻变化层的电流之中， 大部分的电流流经电阻值小的第 2 过渡金属氧化物， 随后 才流经第 1 电阻变化层。因而， 与第 2 电阻变化层由单一的过渡金属氧化物构成的情形相 比， 从本发明的第 2 电阻变化层向第 1 电阻变化层流动的电流的密度增加。因而， 本发明所 涉及的电阻变化元件进而非易失性存储元件的初始化电压得到减低。
还有， 上述第 2 过渡金属氧化物和上述第 3 过渡金属氧化物也可以由相同的过渡 金属构成。
另外， 上述第 2 过渡金属氧化物配置在上述第 2 电阻变化层的中心侧， 上述第 3 过 渡金属氧化物配置在上述第 2 电阻变化层的边缘侧， 也可以。 据此， 因为通过在上述第 2 电阻变化层的作为泄漏电流主要路径的侧面部上， 配 置上述第 3 过渡金属氧化物， 来减低上述第 2 电阻变化层的泄漏电流， 使流经上述第 1 过渡 金属氧化物的电流的密度增加， 易于形成上述第 1 过渡金属氧化物的导电通路， 能减低初 始化电压， 所以使元件的低电压下的初始化成为可能。
另外反之， 上述第 2 过渡金属氧化物配置在上述第 2 电阻变化层的边缘侧， 上述第 3 过渡金属氧化物配置在上述第 2 电阻变化层的中心侧， 也可以。
据此， 因为可以按上述第 3 过渡金属氧化物平面方向的面积， 缩小上述第 2 过渡金 属氧化物平面方向的最大面积， 所以与变换了边缘侧和中心侧的结构相比， 能够使上述第 3 过渡金属氧化物的膜厚变薄， 可以减少与上述第 3 过渡金属氧化物的形成有关的热过程， 因此可以抑制氧从缺氧率低的上述第 1 过渡金属氧化物向缺氧率高的上述第 2 过渡金属氧 化物扩散的现象。
另外， 优选的是， 还具备电流控制层， 介于上述第 2 电阻变化层和上述第 1 电极或 者上述第 2 电极之间 ； 上述电流控制层由和上述第 3 过渡金属氧化物相接的高电阻区域以 及和上述第 2 过渡金属氧化物相接的低电阻区域构成， 上述电流控制层的低电阻区域和上 述第 2 过渡金属氧化物相接的面积比上述第 2 过渡金属氧化物和上述第 1 过渡金属氧化物 相接的面积小。
据此， 因为取决于上述电流控制层的低电阻区域和上述第 2 过渡金属氧化物之间 的面积差， 在从电流控制层的低电阻区域流入到第 2 过渡金属氧化物的电流中， 按平面方 向产生电流的密度差， 并且越是上述第 2 过渡金属氧化物平面方向的中心， 电流密度越高， 所以上述第 1 过渡金属氧化物的导电通路可以更加轻易地形成， 能够减少初始化电压， 因 此使低电压下的初始化成为可能。
这里， 更为优选的是， 上述第 1 过渡金属氧化物、 上述第 2 过渡金属氧化物、 上述第 3 过渡金属氧化物及上述电流控制层由同一种类的过渡金属氧化物构成， 上述高电阻区域
由第 4 过渡金属氧化物构成， 上述低电阻区域由第 5 过渡金属氧化物构成， 上述第 4 过渡金 属氧化物的缺氧率比上述第 2 过渡金属氧化物的缺氧率低， 上述第 5 过渡金属氧化物的缺 氧率比上述第 2 过渡金属氧化物的缺氧率高。
据此， 因为上述电阻变化层和上述电流控制层由同一种类的过渡金属氧化物构 成， 且第 5 过渡金属氧化物的氧浓度比第 2 过渡金属氧化物的氧浓度低， 所以可以抑制上述 第 2 电阻变化层和上述第 1 电极或者第 2 电极之间发生的电阻变化动作， 使元件的稳定性 得到提高。
另外， 为了解决上述课题， 本发明所涉及的非易失性存储元件的制造方法其特征 为， 具有 ： 工序 1， 在半导体基板上形成下部电极 ； 工序 2， 在上述下部电极上形成第 2 过渡 金属氧化物 ； 工序 3， 在上述第 2 过渡金属氧化物上形成由第 1 过渡金属氧化物构成的第 1 电阻变化层 ； 工序 4， 在上述第 1 电阻变化层上形成上部电极 ； 工序 5， 通过使上述第 2 过渡 金属氧化物的一部分氧化， 来形成第 3 过渡金属氧化物， 以此形成由与上述第 1 电阻变化层 相接的上述第 2 过渡金属氧化物和与上述第 1 电阻变化层相接的上述第 3 过渡金属氧化物 构成的第 2 电阻变化层。
据此， 在上述上部电极和上述第 1 电阻变化层之间的界面上， 发生氧化· 还原的反 应， 实现上述非易失性存储元件。
另外， 为了解决上述课题， 本发明所涉及的另一个非易失性存储元件的制造方法 其特征为， 具有 ： 工序 1， 在半导体基板上形成下部电极 ； 工序 2， 在上述下部电极上形成由 第 1 过渡金属氧化物构成的第 1 电阻变化层 ； 工序 3， 在上述第 1 电阻变化层上形成第 2 过 渡金属氧化物 ； 工序 4， 在上述第 2 过渡金属氧化物上形成上部电极， 工序 5， 通过使上述第 2 过渡金属氧化物的一部分氧化， 来形成第 3 过渡金属氧化物， 以此形成由与上述第 1 电阻 变化层相接的上述第 2 过渡金属氧化物和与上述第 1 电阻变化层相接的上述第 3 过渡金属 氧化物构成的第 2 电阻变化层。
据此， 因为即便在形成上述第 1 过渡金属氧化物后把元件暴露于空气中， 在缺氧 率低的上述第 1 过渡金属氧化物的表面也不发生自然氧化， 所以不用利用清洗等的表面处 理， 就可以在上述第 1 过渡金属氧化物和上述第 2 过渡金属氧化物相接的面上消除由自然 氧化膜造成的影响， 使上述第 1 过渡金属氧化物的导电通路的形成稳定。
这里， 在上述制造方法中优选的是， 在使上述第 2 过渡金属氧化物氧化的工序中， 通过使上述第 2 过渡金属氧化物外露的侧面部氧化， 而在上述第 2 电阻变化层的中心侧形 成上述第 2 过渡金属氧化物， 并且在上述第 2 电阻变化层的边缘侧形成上述第 3 过渡金属 氧化物。
据此， 因为通过使上述第 2 过渡金属氧化物外露的侧面部氧化， 形成上述第 3 过渡 金属氧化物， 就可以去除在加工时所产生的侧面部的损伤， 能够减低上述第 2 过渡金属氧 化物主要的泄漏电流， 在上述第 1 过渡金属氧化物中流动的电流增加， 所以可以减低初始 化电压， 使低电压下的初始化成为可能。
另外， 在使上述第 2 过渡金属氧化物氧化的工序中， 也可以通过使被上述第 1 电阻 变化层所覆盖的上述第 2 过渡金属氧化物的表面一部分， 和上述第 1 电阻变化层一起氧化， 而在上述第 2 电阻变化层的中心侧形成上述第 3 过渡金属氧化物， 并且在上述第 2 电阻变 化层的边缘侧形成上述第 2 过渡金属氧化物。据此， 因为不用加工上述第 1 电阻变化层， 就可以在上述第 2 电阻变化层的表面一 部分上形成上述第 3 过渡金属氧化物， 所以可以减低对上述第 1 电阻变化层的加工损伤。
还有， 本发明不仅仅可以作为这种非易失性存储元件及其制造方法来实现， 还可 以作为下述电阻变化元件来实现， 作为具备非易失性存储元件呈阵列状的非易失性存储装 置来实现， 作为那些电阻变化元件及非易失性存储装置的制造方法来实现， 作为非易失性 存储元件的设计辅助方法来实现， 作为使计算机执行其设计辅助方法的程序来实现， 或者 作为记录了该程序的 CD-ROM 等计算机可读取的记录介质来实现， 上述电阻变化元件是构 成非易失性存储元件的核心部件。
发明效果
根据本发明， 因为通过缩小第 2 过渡金属氧化物平面方向的最大面积， 电阻变化 层的泄漏电流减少， 向第 1 电阻变化层流动的电流的密度增加， 所以电阻变化元件的初始 化所需的初始化电压得以减低， 并且， 第 1 电阻变化层中的导电通路可以轻易地形成， 产生 使非易失性存储元件的低电压下的初始化成为可能的效果。
另外， 根据本发明所涉及的非易失性存储元件的制造方法， 由于通过非易失性存 储元件侧面部的氧化， 来复原损伤层， 并且可能流经非易失性存储元件的电流的电流密度 增加， 因而非易失性存储元件的初始化电压得以减低。
因而， 采用本发明， 实现能够进行更低电压下的初始化的非易失性存储元件等， 在 需要以低电压进行动作的存储器的便携式信息设备等的电子设备已普及的当今本发明的 实用价值非常高。附图说明
图 1(a) 是表示以 Pt 为电极材料的电阻变化元件的剖面 TEM 像的附图， 图 1(b) 是 表示以 Ir 为电极材料的电阻变化元件的剖面 TEM 像的附图。
图 2(a) 是本发明实施方式 1 的非易失性存储元件的剖面图， 图 2(b) 是图 2(a) 中 的 AA′剖面图。
图 3(a) 是表示第 2 过渡金属氧化物平面方向的尺寸和初始化电压之间的依存性 的特性图， 图 3(b) 是表示流经第 2 过渡金属氧化物的电流的电流密度和初始化电压之间的 依存性的特性图。
图 4 是表示本发明实施方式 1 的非易失性存储元件制造方法的工序图。
图 5 是表示实施方式 1 的非易失性存储元件成品率的附图。
图 6(a) 是本发明实施方式 2 的非易失性存储元件的剖面图， 图 6(b) 是图 6(a) 中 的 BB′剖面图。
图 7 是表示本发明实施方式 2 的非易失性存储元件制造方法的工序图。
图 8(a) 是本发明实施方式 3 的非易失性存储元件的剖面图， 图 8(b) 是图 8(a) 中 的 CC′剖面图。
图 9 是流经本发明实施方式 3 的非易失性存储元件的电流的模式图。
图 10 是表示本发明实施方式 3 的非易失性存储元件制造方法的工序图。
图 11 是表示通过等离子体氧化形成的第 3 过渡金属氧化物的速率曲线的特性图。
图 12 是本发明实施方式 4 的非易失性存储元件的剖面图。图 13 是表示本发明实施方式 4 的非易失性存储元件制造方法的工序图。
图 14 是表示本发明实施方式 5 中的非易失性存储装置结构的框图。
图 15(a) 是表示由本发明所涉及的非易失性存储装置做出的信息 “0” 写入周期内 的动作的时间图， 图 15(b) 是表示由本发明所涉及的非易失性存储装置做出的信息 “1” 写 入周期内的动作的时间图， 图 15(c) 是表示由本发明所涉及的非易失性存储装置做出的信 息读出周期内的动作的时间图。
图 16 是表示与本发明实施方式 6 中的非易失性存储元件设计辅助方法有关的整 体过程的流程图。
图 17 是表示图 16 中步骤 10 的详细过程的流程图。
图 18 是以往的电阻变化型非易失性存储元件的剖面图。
图 19 是表示以往的非易失性存储元件中初始化电压的过渡金属氧化物膜厚依存 性的特性图。
图 20(a) 是表示以往不实施侧壁氧化的电阻变化元件剖面 SEM 像的附图， 图 20(b) 是表示本发明所涉及的实施过侧壁氧化的电阻变化元件剖面 SEM 像的附图。 具体实施方式 下面， 对于本发明所涉及的非易失性存储元件、 非易失性存储装置及非易失性存 储元件的设计辅助方法， 使用附图进行详细说明。
( 实施方式 1)
首先， 说明本发明实施方式 1 中的非易失性存储元件。
「结构」
图 2(a) 是本发明实施方式 1 中的非易失性存储元件 10 的剖面图。图 2(b) 是图 2(a) 中的 AA′线剖面图。如图 2(a) 所示， 本实施方式 1 的非易失性存储元件 10 是一种电 阻变化型的非易失性存储元件， 其具备基板 100、 第 1 布线 101、 第 1 层间绝缘层 102、 第1 接触插塞 104、 电阻变化元件 15、 第 2 层间绝缘层 108、 第 2 接触插塞 110 及第 2 布线 111。 还有， 在使用本实施方式的非易失性存储元件来构成实际的存储器单元的情况下， 上述第 1 布线 101 及上述第 2 布线 111 的任一个和开关元件 ( 二极管或者晶体管 ) 进行连接， 其设 定为在非选择时开关元件为断开状态。 另外， 在和开关元件的连接中， 也可以是不经过接触 插塞 (104 或 110) 或者布线 (101 或 111) 而直接和非易失性存储元件的电极 (105 或 107) 进行连接的那种结构。
基板 100 是硅 (Si) 等的半导体基板。第 1 布线 101 是形成在基板 100 上的布线。 第 1 层间绝缘层 102 是将该基板 100 上的第 1 布线 101 覆盖的由 500 ～ 1000nm 厚的硅氧 化膜等构成的层间绝缘层。第 1 接触孔 103 是贯通该第 1 层间绝缘层 102， 和第 1 布线 101 电连接的接触插塞 104 所需的 50 ～ 300nmΦ 的接触孔。接触插塞 104 是在第 1 接触孔 103 的内部以钨为主要成分所埋入的导体。
而且， 电阻变化元件 15 由下述 5 ～ 100nm 厚的下部电极 105、 20 ～ 100nm 厚的电阻 变化层 116 以及下述 5 ～ 100nm 厚的上部电极 107 构成， 该下部电极 105 覆盖第 1 接触插 塞 104， 形成在第 1 层间绝缘层 102 上， 由氮化钽等构成， 该上部电极 107 由贵重金属 (Pt、 Ir、 Pd 等 ) 等构成。第 2 层间绝缘层 108 是覆盖该电阻变化元件 15 的由 500 ～ 1000nm 厚
的硅氧化膜等构成的层间绝缘层。第 2 接触孔 109 是贯通该第 2 层间绝缘层 108， 和上部电 极 107 电连接的第 2 接触插塞 110 所需的 50 ～ 300nmΦ 的接触孔。接触插塞 110 是在第 2 接触孔 109 的内部以钨为主要成分的导体。第 2 布线 111 是形成在第 2 层间绝缘层 108 上使之覆盖第 2 接触插塞 110 的布线。
还有， 本发明所涉及的非易失性存储元件 10 只要是至少具备电阻变化元件 115 的 器件就可以， 其他的结构要件 ( 基板 100、 第 1 布线 101、 第 1 层间绝缘层 102、 第 1 接触孔 103、 第 1 接触插塞 104、 第 2 层间绝缘层 108、 第 2 接触孔 109、 第 2 接触插塞 110 及第 2 布 线 111) 不是必须的。该情况对于下述的其他实施方式来说也相同。
这里， 电阻变化层 116 介于上部电极 ( 第 1 电极的一例 )107 和下部电极 ( 第 2 电 极的一例 )105 之间， 是根据给两个电极 105 及 107 间供应的电信号， 电阻值可逆地变化 ( 更 为具体而言， 按照给两个电极 105 及 107 间供应的电压的极性， 可逆地转变高电阻状态和低 电阻状态 ) 的层， 由第 1 电阻变化层 1161 和第 2 电阻变化层 1162 至少 2 层构成， 该第 1 电 阻变化层 1161 由第 1 过渡金属氧化物 116b 构成， 该第 2 电阻变化层 1162 由第 2 过渡金属 氧化物 116a 和第 3 过渡金属氧化物 116c 构成。 该电阻变化层 116( 也就是第 1 过渡金属氧 化物 116b、 第 2 过渡金属氧化物 116a 及第 3 过渡金属氧化物 116c) 例如由以氧化钽 (TaOx) 为主要成分的过渡金属氧化物构成。这里， 第 1 电阻变化层 1161 的第 1 面 ( 这里是上面 ) 和第 1 电极 ( 这里是上部电极 107) 连接， 第 1 电阻变化层 1161 的第 2 面 ( 这里是底面 ) 和第 2 电阻变化层 1162 的第 1 面 ( 这里是上面 ) 连接。 第 2 过渡金属氧化物 116a 的含氧率比第 1 过渡金属氧化物 116b 的含氧率及第 3 过渡金属氧化物 116c 的含氧率的任一个都低。也就是说， 第 2 过渡金属氧化物 116a 的电 阻值比第 1 过渡金属氧化物 116b 的电阻值及第 3 过渡金属氧化物 116c 的电阻值的任一个 都低。
如同从图 2(a) 及 (b) 所示的第 2 电阻变化层 1162 的结构所判明的那样， 在本实 施方式的第 2 电阻变化层 1162 中， 电阻值低的第 2 过渡金属氧化物 116a 配置在第 2 电阻 变化层 1162 的中心侧， 电阻值高的第 3 过渡金属氧化物 116c 配置在第 2 电阻变化层 1162 的边缘侧。而且， 第 3 过渡金属氧化物 116c 和第 1 电阻变化层 1161 的第 2 面 ( 这里是底 面 ) 至少一部分相接， 第 2 过渡金属氧化物 116a 和第 1 电阻变化层 1161 的第 2 面 ( 这里 是底面 ) 剩余的部分相接。根据此结构， 因为电阻值高的第 3 过渡金属氧化物 116c 配置于 电阻值低的第 2 过渡金属氧化物 116a 的侧面部， 所以电阻值低的第 2 过渡金属氧化物 116a 平面方向的区域 S2( 或者， 电阻值低的第 2 过渡金属氧化物 116a 和第 1 电阻变化层 1161 之 间的接触区域 ) 的面积变得比上部电极 107 的电极区域 S1 的面积小， 其结果为， 从第 2 过 渡金属氧化物 116a 向第 1 过渡金属氧化物 116b( 第 1 电阻变化层 1161) 流动的电流的密 度增加， 易于形成第 1 过渡金属氧化物 116b 的导电通路， 借此， 电阻变化元件 15 的初始化 电压减少， 使电阻变化元件 15 的低电压下的初始化成为可能。
也就是说， 流经由第 2 过渡金属氧化物 116a 及第 3 过渡金属氧化物 116c 构成 的第 2 电阻变化层 1162 的电流之中， 大部分的电流流经电阻值低的第 2 过渡金属氧化物 116a( 也就是第 2 电阻变化层 1162 的中心部 )， 从第 2 电阻变化层 1162 向第 1 电阻变化层 1161 流动的电流的密度增加， 能够在更小的电压下对电阻变化元件 15 进行初始化。还有， 这里说明了从第 2 电阻变化层 1162 向第 1 电阻变化层 1161 流动的电流的密度增加的结
构， 但是对于按其相反方向流动的电流 ( 从第 1 电阻变化层 1161 向第 2 电阻变化 1162 的 电流 ) 来说， 也可以认为相同。
如上所述， 第 2 过渡金属氧化物 116a 的含氧率比第 1 过渡金属氧化物 116b 的含氧 率及第 3 过渡金属氧化物 116c 的含氧率的任一个都低。换言之， 第 2 过渡金属氧化物 116a 的缺氧率比第 1 过渡金属氧化物 116b 的缺氧率及第 3 过渡金属氧化物 116c 的缺氧率的任 一个都高。 所谓的缺氧率是指， 在过渡金属氧化物中， 相对于其化学计量组成的构成氧化物 的氧的量， 不足的氧的比例。例如， 在过渡金属为钽 (Ta) 的情况下， 由于化学计量的氧化物 组成是 Ta2O5， 因而可以表现为 TaO2.5， 因此 TaO2.5 的缺氧率是 0％， TaO1.5 的缺氧率为缺氧率 ＝ (2.5-1.5)/2.5 ＝ 40％。缺氧率小的氧化物因为更接近化学计量组成的氧化物， 所以电 阻值较高， 缺氧率大的氧化物因为更接近构成氧化物的金属， 所以电阻值低。另外， Ta2O5 的 含氧率是在总原子数中所占的氧的比率 (O/(Ta+O))， 为 71.4atm％。从而， 缺氧型的钽氧化 物其缺氧率比 0 大， 比 71.4atm％小。
构成电阻变化层 116 的金属也可以使用钽以外的过渡金属。作为过渡金属， 可以 使用钽 (Ta)、 钛 (Ti)、 铪 (Hf)、 锆 (Zr)、 铌 (Nb) 及钨 (W) 等。 因为过渡金属可以获得多个氧 化状态， 所以能够通过氧化还原反应实现不同的电阻状态。例如， 在使用铪氧化物的场合， 将第 2 过渡金属氧化物 116a 的组成设为 HfOx 时 x 为 0.9 以上 1.6 以下， 且将第 1 过渡金 属氧化物 116b 及第 3 过渡金属氧化物 116c 的组成设为 HfOy 时 y 比 x 的值更大， 这种情况 下， 确认出使电阻变化层 116 的电阻值稳定地高速变化。这种情况下， 第 1 过渡金属氧化物 116b 的膜厚优选的是 3 ～ 4nm。另外， 在使用锆氧化物的场合， 将第 2 过渡金属氧化物 116a 的组成设为 ZrOx 时 x 为 0.9 以上 1.4 以下， 且将第 1 过渡金属氧化物 116b 及第 3 过渡金属 氧化物 116c 的组成设为 ZrOy 时 y 比 x 的值更大， 这种情况下， 确认出使电阻变化层 116 的 电阻值稳定地高速变化。这种情况下， 第 1 过渡金属氧化物 116b 的膜厚优选的是 1 ～ 5nm。
还有， 构成第 1 过渡金属氧化物 116b 的第 1 过渡金属和构成第 2 过渡金属氧化物 116a 及第 3 过渡金属氧化物 116c 的第 2 过渡金属也可以使用不同的过渡金属。这种情况 下， 优选的是， 第 1 过渡金属氧化物 116b 与第 2 过渡金属氧化物 116a 相比缺氧率更小， 也 就是说电阻较高。 由于形成为这种结构， 因而在电阻变化时对下部电极 105 及上部电极 107 间所施加的电压可以被第 1 过渡金属氧化物 116b 分配更多的电压， 更加易于引起在第 1 过 渡金属氧化物 116b 中发生的氧化还原反应。另外， 在第 1 过渡金属和第 2 过渡金属使用相 互不同的材料的场合， 优选的是， 第 1 过渡金属的标准电极电位比第 2 过渡金属的标准电极 电位低。其原因为， 电阻变化现象被认为是在电阻高的第 1 过渡金属氧化物 116b 中所形成 的微小导电丝 ( 导电通路 ) 中引起氧化还原反应其电阻值进行变化， 而发生的。例如， 通过 在第 2 过渡金属氧化物 116a 及第 3 过渡金属氧化物 116c 中使用缺氧型的钽氧化物， 在第 1 过渡金属氧化物 116b 中使用钛氧化物 (TiO2)， 就获得稳定的电阻变化动作。钛 ( 标准电 极电位＝ -1.63eV) 是与钽 ( 标准电极电位＝ -0.6eV) 相比标准电极电位低的材料。标准 电极电位表现其值越高越是不易氧化的特性。通过在第 1 过渡金属氧化物 116b 中配置与 第 2 过渡金属氧化物 116a 及第 3 过渡金属氧化物 116c 相比标准电极电位低的金属的氧化 物， 而在第 1 过渡金属氧化物 116b 中变得更加易于发生氧化还原反应。
上述各材料的叠层结构的电阻变化层中的电阻变化现象全都被认为， 是在电阻高 的第 1 过渡金属氧化物 116b 中所形成的微小导电丝中引起氧化还原反应， 其电阻值进行变化， 发生的。也就是说， 在对第 1 过渡金属氧化物 116b 侧的上部电极 107， 以下部电极 105 为基准施加了正的电压时， 电阻变化层 116 中的氧离子被吸引于第 1 过渡金属氧化物 116b 侧。因此， 认为在第 1 过渡金属氧化物 116b 中所形成的微小导电丝中发生氧化反应， 微小 导电丝的电阻增大。相反， 在对第 1 过渡金属氧化物 116b 侧的上部电极 107， 以下部电极 105 为基准施加了负的电压时， 第 1 过渡金属氧化物 116b 中的氧离子被排斥于第 2 过渡金 属氧化物 116a 侧。因此， 认为在第 1 过渡金属氧化物 116b 中所形成的微小导电丝中发生 还原反应， 微小导电丝的电阻减少。
连接在缺氧率较小的第 1 过渡金属氧化物 116b 上的上部电极 107 例如由铂金 (Pt)、 铱 (Ir)、 钯 (Pd) 等与构成第 1 过渡金属氧化物 116b 的过渡金属及构成下部电极 105 的材料相比标准电极电位更高的材料构成。 由于标准电极电位表现其值越高越是不易氧化 的特性， 因而通过形成为上述结构， 在上部电极 107 和第 1 过渡金属氧化物 116b 的界面旁 边的第 1 过渡金属氧化物 116b 中， 有选择地发生氧化还原反应， 获得稳定的电阻变化现象。
在图 3(a) 中表示， 实施方式 1 的非易失性存储元件中第 2 过渡金属氧化物 116a 平 面方向的尺寸 ( 更为准确的是第 2 过渡金属氧化物 116a 和第 1 电阻变化层 1161 之间的接 触面上的最大宽度， 在其接触面为圆形时是该圆形的直径 ) 和初始化电压之间的关系。如 同从本附图所判明的那样， 通过缩小第 2 过渡金属氧化物 116a 平面方向的尺寸， 初始化电 压明显减少， 实现能够进行低电压下的初始化的非易失性存储元件。 还有， 如同从本附图所 示的曲线的右端部所判明的那样， 若第 2 过渡金属氧化物 116a 平面方向的尺寸为 0.45μm 以上， 则初始化电压急剧增加。
图 3(b) 是表示实施方式 1 的非易失性存储元件中第 2 过渡金属氧化物 116a 的电 流密度和初始化电压之间的关系的附图， 是根据图 3(a) 所示的数据制作的。如同从本附图 所判明的那样， 只要流经第 2 过渡金属氧化物 116a 的电流的电流密度是 2E+5(A/cm2) 以上， 就能实现比较低的初始化电压 (4V 以下 )。
[ 制造方法 ]
图 4(a) ～ (j) 是表示本发明实施方式 1 中的非易失性存储元件 10 主要部分制造 方法的剖面图。使用它们， 来说明本实施方式 1 的非易失性存储元件 10 主要部分的制造方 法。
如图 4(a) 所示， 在形成第 1 布线 101 的工序中， 在已经形成晶体管或下层布线等 的基板 100 上， 形成由铝等构成的 400 ～ 600nm 厚的导电层， 通过对其进行图案形成， 来形 成第 1 布线 101。
接下来， 如图 4(b) 所示， 在形成第 1 层间绝缘层 102 的工序中， 通过在覆盖第 1 布 线 101 于基板 100 上形成绝缘层之后， 使表面平坦化， 来形成 500 ～ 1000nm 厚的第 1 层间绝 缘层 102。对于第 1 层间绝缘层 102 来说， 也可以为了等离子体 TEOS(Tetraethoxysilane) 膜 或 布 线 间 的 寄 生 电 容 的 减 低， 使 用 含 氟 氧 化 物 ( 例 如 FSG(Fluorinated Silicate Glass)) 或 low-k 材料。
接下来， 如图 4(c) 所示， 在形成第 1 接触孔 103 的工序中， 使用期望的掩模进行图 案形成， 来形成贯通第 1 层间绝缘层 102 到达第 1 布线 101 的一边为 50 ～ 300nm 的第 1 接 触孔 103。这里， 在第 1 布线 101 的宽度比第 1 接触孔 103 小的情况下， 因掩模结合偏移的 影响， 而第 1 布线 101 和第 1 接触插塞 104 接触的面积出现变化， 例如单元电流进行变动。从防止该影响的观点出发， 在本实施方式中， 第 1 布线 101 的宽度设为比第 1 接触孔 103 大 的外形。
接下来， 如图 4(d) 所示， 在形成第 1 接触插塞 104 的工序中， 首先在下层采用溅射 法使作为密接层及扩散势垒来发挥作用的各个 5 ～ 30nm 厚的 Ti/TiN 层成膜之后， 在上层 采用 CVD(Chemical Vapor Depotion) 法使作为接触插塞主要结构要件的 200 ～ 400nm 厚 的钨 (W) 成膜。此时， 第 1 接触孔 103 由以后成为第 1 接触插塞 104 的叠层结构的导电层 (W/Ti/TiN 结构 ) 填充。
接下来， 如图 4(e) 所示， 在形成第 1 接触插塞 104 的工序中， 采用化学机械研磨法 (CMP(Chemical Mechanical Polishing) 法 ) 对晶片整面进行平坦化研磨， 去除第 1 层间绝 缘层 102 上无用的导电层， 在第 1 接触孔 103 的内部形成第 1 接触插塞 104。
接下来， 如图 4(f) 所示， 在形成下部电极 105 及电阻变化层 116 的工序中， 覆盖第 1 接触插塞 104， 在第 1 层间绝缘层 102 上， 采用溅射法形成以后成为下部电极 105 的由钽氮 化物等构成的 20 ～ 100nm 厚的导电层。 在此， 虽然仅仅采用溅射法形成了导电层， 但是也可 以在其导电层的形成后实施添加的使用了 CMP 法的下部电极平坦化。 接着， 在下部电极 105 上形成第 2 过渡金属氧化物 116a。在此， 采用在氩和氧气环境中对钽靶进行溅射的所谓反 应性溅射法 (reactive sputtering)， 形成了作为第 2 过渡金属氧化物 116a 的 TaOx2。 此时， 作为对于引起电阻变化有效的含氧率， 为 55 ～ 65atm％ ( 此时 x2 的值是 1.22 ～ 1.86)， 其 电阻率是 1 ～ 50mΩ· cm， 其膜厚是 20 ～ 100nm。接着， 在第 2 过渡金属氧化物 116a 上， 形 成由第 1 过渡金属氧化物 116b 构成的第 1 电阻变化层 1161。和第 2 过渡金属氧化物 116a 相同， 采用在氧气环境中对钽靶进行溅射的反应性溅射法， 形成了作为第 1 过渡金属氧化 物 116b 的 TaOx1。此时， 对于和第 2 电阻变化层 1162 叠层并引起电阻变化有效的含氧率 为 68 ～ 71atm％ ( 此时 x1 的值是 2.1 ～ 2.5)， 其电阻率是 1E7mΩ·cm 以上， 膜厚是 3 ～ 10nm。在此， 使用了反应性溅射法将其形成， 但是采用等离子体氧化使第 2 过渡金属氧化物 116a 的表层氧化， 形成含氧率高的第 1 过渡金属氧化物 116b 也可以。采用溅射法， 虽然难 以使之含有化学计量的组成以上的氧， 但是由于若进行了等离子体氧化处理， 则氧被注入 钽氧化物的颗粒边界、 缺陷等中， 可以形成具有更高的含氧率的过渡金属氧化物， 因而对泄 漏电流的抑制具有效果。 另外， 为了形成第 1 电阻变化层 1161， 也可以使用在氧气环境中对 钽氧化物靶进行溅射的反应性溅射法。
接下来， 如图 4(g) 所示， 在形成上部电极 107 的工序中， 在第 1 电阻变化层 1161 上， 形成图案形成后成为上部电极 107 的由贵金属 (Pt、 Ir、 Pa 等 ) 等构成的导电层。
接下来， 如图 4(h) 所示， 在形成电阻变化元件 15 的工序中， 使用掩模， 对下部电极 105、 第 2 过渡金属氧化物 116a、 第 1 电阻变化层 1161 及上部电极 107 进行图案形成， 形成 由下部电极 105、 上部电极 107 夹持第 2 过渡金属氧化物 116a、 第 1 电阻变化层 1161 的结 构。由于作为标准电极电位高的材料有代表性的贵金属等难以腐蚀， 因而在将那种贵金属 使用到上部电极中的情况下， 也可以将其作为硬掩模来形成电阻变化元件 15。 在本工序中， 虽然使用相同的掩模， 统一进行了图案形成， 但是在每个工序中都进行图案形成也可以。
接 下 来， 如 图 4(i) 所 示， 在形成第 3 过渡 金 属氧 化物 116c 的 工序中， 在上述 图案形成后外露的第 2 过渡金属氧化物 116a 的侧面上采用等离子体氧化法 (Plasma Oxidation) 或者 RTO(Rapid Thermal Oxidation) 法， 形成含氧率高的第 3 过渡金属氧化物116c。 也就是说， 通过使第 2 过渡金属氧化物 116a 外露的侧面部氧化， 而在第 2 电阻变化层 1162 的中心侧形成第 2 过渡金属氧化物 116a， 并且在第 2 电阻变化层 1162 的边缘侧形成 第 3 过渡金属氧化物 116c。这样形成的第 3 过渡金属氧化物 116c 例如是和第 1 过渡金属 氧化物 116b 相同的特性， 也就是 TaOx3， 其含氧率是 68 ～ 75atm％ ( 此时 x3 的值是 2.1 ～ 3.0)， 其电阻率是 1E7mΩ· cm 以上。另外， 第 3 过渡金属氧化物 116c 的膜厚是比电阻变化 元件 15 尺寸的一半小的范围。这样， 通过在电阻率低的第 2 过渡金属氧化物 116a 的侧面 部形成电阻率高的第 3 过渡金属氧化物 116c， 就可以抑制第 2 过渡金属氧化物 116a 的泄漏 电流。这里所采用的等离子体氧化法或者 RTO 法在氧环境中设为 350℃～ 500℃的温度范 围。在 500℃以上的温度区域， 因为第 1 过渡金属氧化物 116b 内的氧向第 2 过渡金属氧化 物 116a 扩散， 所以给元件的电阻变化特性带来的影响较大。
在图 20(a) 及 (b) 中， 表示不实施侧壁氧化时 (a) 和实施过侧壁氧化时 (b) 的剖 面 SEM 照片。在图 20(b) 中， 用虚线表示侧壁氧化后的区域。图 20(b) 的侧壁氧化使用等 离子体氧化， 在比电阻 2mΩ·cm 的 TaOx 膜上实施了氧化工艺， 该氧化工艺的条件为， RF 功 率： 200W， O2 气体流量 ： 300sccm， 压力 ： 10Pa， 晶片温度 ： 400℃， 氧化时间 ： 60s。
最后， 如图 4(j) 所示， 覆盖电阻变化层 116， 形成 500 ～ 1000nm 厚的第 2 层间绝 缘层 108， 通过和图 4(b)、 图 4(c) 相同的制造方法， 形成其第 2 接触孔 109 及第 2 接触插塞 110。随后， 覆盖第 2 接触插塞 110， 形成第 2 布线 111， 非易失性存储元件 10 得以完成。 通过设计为上面的制造方法， 就可以在第 2 电阻变化层 1162 的侧面部 ( 边缘部 ) 形成电阻率高的第 3 过渡金属氧化物 116c。由此， 因为可以使位于第 2 电阻变化层 1162 的 中心部的、 电阻率低的第 2 过渡金属氧化物 116a 和第 1 电阻变化层 1161 之间的接触区域 S2 的面积， 变得比上部电极 107 的区域 S1 的面积小， 所以在第 1 过渡金属氧化物 116a 中流 动的电流密度增加， 第 1 过渡金属氧化物 116a 的导电通路可以轻易地形成。据此， 因为可 以减少电阻变化元件 15 的初始化电压， 所以能够进行低电压下的初始化的非易失性存储 元件得以实现。
图 5 是表示实施方式 1 的非易失性存储元件成品率的附图。纵轴表示， 在将由 256kbit(256k 个 ) 非易失性存储元件构成的存储装置进行了初始化的情况下， 能够作为具 有正常的电阻变化特性 ( 可逆地转变高电阻状态和低电阻状态的特性 ) 的合格品进行工 作的比率 ( 成品率 )。横轴表示侧壁氧化膜厚， 最左面的 “无” 表示不进行侧壁氧化的样品 ( 图 18 所示的以往的非易失性存储元件 50)。横轴的其他是针对象实施方式 1 的非易失性 存储元件 10 那样， 实施通过使第 2 过渡金属氧化物 116c 的侧壁氧化来形成第 3 过渡金属 氧化物 116c 的工艺所制作的非易失性存储元件 10， 使侧壁的氧化膜厚变化为 50nm、 75nm、 100nm 时的数据。
如同从本附图所判明的那样， 在无侧壁氧化的情况下 256kbit 存储器阵列的成品 率是零， 相对于此， 象本实施方式那样， 通过在非易失性存储元件 ( 或者电阻变化元件 ) 的 加工后， 使其侧面部 ( 更为准确的是第 2 电阻变化层的侧面部 ) 更多地氧化， 能改善电阻变 化特性的成品率。这被认为， 是因为通过氧化来复原加工非易失性存储元件 ( 或者电阻变 化元件 ) 时所产生的侧面部 ( 更为准确的是第 2 电阻变化层的侧面部 ) 的损伤层， 借此抑 制了流经侧面部的泄漏电流， 和因为电流集中于元件中央部， 电流有效地对导电丝形成起 了作用。
还有， 在图 5 中， 虽然侧壁氧化膜厚越大， 256kbit 存储器阵列的成品率变得越大， 但是这被认为， 是因为所使用的电阻变化元件的一边为 500nm， 与侧壁氧化膜厚相比非常 大， 并且认为若使电阻变化元件尺寸不断微细化， 则侧壁氧化膜厚具有最佳值。
( 实施方式 2)
下面， 说明本发明实施方式 2 中的非易失性存储元件。
[ 结构 ]
图 6(a) 是本发明实施方式 2 中的非易失性存储元件 20 的剖面图。图 6(b) 是按 箭头方向观看到图 6(a) 中的 BB′线剖面的剖面图。如图 6(a) 所示， 本实施方式 2 的非易 失性存储元件 20 是一种电阻变化型的非易失性存储元件， 其具备硅 (Si) 等的基板 100、 第 1 布线 101、 第 1 层间绝缘层 102、 第 1 接触插塞 104、 电阻变化元件 25、 第 2 层间绝缘层 108、 第 2 接触插塞 110 及第 1 布线 111。电阻变化元件 25 由下部电极 105、 电阻变化层 126 及上 部电极 107 构成。电阻变化层 126 介于下部电极 105 和上部电极 107 之间， 是根据给两个 电极 105 及 107 间供应的电信号， 电阻值可逆地变化 ( 更为具体而言， 按照给两个电极 105 及 107 间供应的电压的极性， 可逆地转变高电阻状态和低电阻状态 ) 的层， 由下述第 1 电阻 变化层 1161 和第 2 电阻变化层 1262 至少 2 层构成， 该第 1 电阻变化层 1161 由第 1 过渡金 属氧化物 116b 构成， 该第 2 电阻变化层 1262 由第 2 过渡金属氧化物 126a 和第 3 过渡金属 氧化物 126c 构成。在图 6(a) 中， 对于和图 2(a) 相同的结构要件使用相同的符号， 省略其 说明。 还有， 在使用本实施方式的非易失性存储元件来构成实际的存储器单元的情况下， 第 1 布线 101 及第 2 布线 111 的任一个和开关元件 ( 二极管或者晶体管 ) 进行连接， 其设定为 在非选择时开关元件为断开状态。 另外， 在和开关元件的连接中， 也可以是不经过接触插塞 (104 或 110) 或者布线 (101 或 111) 而直接和非易失性存储元件的电极 (105 或 107) 进行 连接的那种结构。
如图 6(a) 所示， 本实施方式 2 的非易失性存储元件 20 和本实施方式 1 的非易失 性存储元件 10 其不同在于， 第 2 电阻变化层 1262( 第 2 过渡金属氧化物 126a 及第 3 过渡 金属氧化物 126c) 的结构。在本实施方式的非易失性存储元件 20 中， 第 3 过渡金属氧化物 126c 配置于和第 1 电阻变化层 1161 相接的第 2 电阻变化层 1262 的表面一部分上， 被夹在 第 1 电阻变化层 1161 和第 2 过渡金属氧化物 126a 内。也就是说， 如同从图 6(a) 及图 6(b) 所示的第 2 电阻变化层 1262 的结构所判明的那样， 在本实施方式 2 的第 2 电阻变化层 1262 中， 电阻值低的第 2 过渡金属氧化物 126a 配置在第 2 电阻变化层 1262 的边缘侧， 电阻值高 的第 3 过渡金属氧化物 126c 配置在第 2 电阻变化层 1262 表面的中心侧。而且， 第 3 过渡 金属氧化物 126c 和第 1 电阻变化层 1161 的第 2 面 ( 这里是底面 ) 至少一部分相接， 第2 过渡金属氧化物 126a 和第 1 电阻变化层 1161 的第 2 面 ( 这里是底面 ) 剩余的部分相接。
根据此结构， 在第 2 电阻变化层 1262 表面的未配置第 3 过渡金属氧化物 126c 的 S2a 及 S2b 的区域 ( 实际上是连结成环状的区域 ) 上， 第 1 电阻变化层 1161 和第 2 过渡金 属氧化物 126a 被夹于上部电极 107 及下部电极 105 中， 在第 2 电阻变化层 1262 的表面上 配置第 3 过渡金属氧化物 126c 后的 S3 的区域其结构为， 第 1 电阻变化层 1161 和由第 2 过 渡金属氧化物 126a 及第 3 过渡金属氧化物 126c 构成的第 2 电阻变化层 1262 被夹于上部 电极 107 及下部电极 105 中。在 S3 的区域上， 因为含氧率高的第 1 过渡金属氧化物 116b 和第 3 过渡金属氧化物 126c 被叠层配置， 和 S2a 及 S2b 的区域相比含氧率高的过渡金属氧化物的膜厚较厚， 所以成为高电阻， 电流基本上不流动。从而， 因为电阻变化元件 25 内电流 的大部分通过 S2a 及 S2b 的区域， 向第 1 过渡金属氧化物 116b 流动， 所以在该区域上第 1 过渡金属氧化物 116b 的电流密度增加， 可以使初始化电压减少， 使元件的低电压下的初始 化成为可能。也就是说， 流经由第 2 过渡金属氧化物 126a 及第 3 过渡金属氧化物 126c 构 成的第 2 电阻变化层 1262 的电流之中， 大部分的电流流经电阻值低的第 2 过渡金属氧化物 126a( 也就是第 2 电阻变化层 1262 的边缘部 )， 从第 2 电阻变化层 1262 向第 1 电阻变化层 1161 流动的电流的密度增加， 能够以更小的电压对电阻变化元件 25 进行初始化。还有， 在 此说明了从第 2 电阻变化层 1262 向第 1 电阻变化层 1161 流动的电流的密度增加的结构， 但是对于按其相反方向流动的电流 ( 从第 1 电阻变化层 1161 向第 2 电阻变化层 1262 的电 流 ) 来说， 也可以认为相同。
另外， 在本实施方式 2 中， 区域 S1a 及 S2b 的面积不是按第 3 过渡金属氧化物 126c 的膜厚， 而是按其平面方向的区域 S3 的面积进行缩小。从而， 因为与实施方式 1 相比， 可以 使实施方式 2 的第 3 过渡金属氧化物 126c 的膜厚变薄， 所以能够减少与第 3 过渡金属氧化 物 126c 的形成有关的热过程， 可以抑制氧从含氧率高的第 1 过渡金属氧化物 116b 向含氧 率低的第 2 过渡金属氧化物 126a 扩散的现象。
[ 制造方法 ]
图 7(a) 到 (e) 是表示本发明实施方式 2 中非易失性存储元件 20 主要部分的制造 方法的剖面图。使用它们， 来说明本实施方式 2 的非易失性存储元件 20 主要部分的制造方 法。 另外， 图 7(a) 以前的工序由于和图 4(a) ～ (g) 相同， 因而省略其说明。 还有， 在本实施 方式中， 上部电极 107 由于在制造上， 由 2 个层 ( 第 1 上部电极 107a 及第 2 上部电极 107b) 构成， 因而图 4(g) 所示的实施方式 1 中上部电极 107 的制造在制造工序上， 相当于本实施 方式中第 1 上部电极 107a 的制造。
如图 7(a) 所示， 在对第 1 上部电极 107a 进行开口的工序中， 通过图案形成对第 1 上部电极 107a 进行开口， 使电阻变化层 126 外露。在此， 第 1 电阻变化层 1161( 也就是第 1 过渡金属氧化物 116b) 已经外露， 但是穿过第 1 电阻变化层 1161( 也就是第 1 过渡金属氧 化物 116b)， 第 2 电阻变化层 1262( 这里是第 2 过渡金属氧化物 126a) 外露也可以。
如图 7(b) 所示， 在形成第 3 过渡金属氧化物 126c 的工序中， 通过采用等离子体氧 化法或者 RTO 法使元件氧化， 氧从第 1 上部电极 107a 的开口区域 107x 进入， 透过第 1 电阻 变化层 1161( 也就是第 1 过渡金属氧化物 116b)， 使第 2 电阻变化层 1262( 这里是第 2 过渡 金属氧化物 126a) 的表面一部分氧化， 形成第 3 过渡金属氧化物 126c。 也就是说， 通过使被 第 1 电阻变化层 1161 所覆盖的第 2 过渡金属氧化物 126a 的表面一部分， 和第 1 电阻变化 层 1161 一起氧化， 而在第 2 电阻变化层 1262 的中心侧形成第 3 过渡金属氧化物 126c， 并且 在第 2 电阻变化层 1262 的边缘侧形成第 2 过渡金属氧化物 126a。
因此， 第 3 过渡金属氧化物 126c 成为夹于第 1 电阻变化层 1161 和第 2 过渡金属 氧化物 126a 内的配置。这里所采用的等离子体氧化法或者 RTO 法在氧环境中于 350℃～ 500℃的温度范围内使用。 在 500℃以上的温度下， 因为第 1 过渡金属氧化物 116b 中的氧向 第 2 过渡金属氧化物 126b 扩散， 所以给元件的电阻变化特性带来的影响较大。作为第 1 上 部电极 107a 之电极材料的 Pt 或 Ir 等的贵金属在 500℃以下的温度下， 不进行氧化， 且不易 使氧透过。从而， 当形成第 3 过渡金属氧化物 126c 时， 具有作为硬掩模的作用。这样形成的第 3 过渡金属氧化物 126c 的特性 ( 原料、 含氧率及电阻率 ) 和实施方式 1 中的第 3 过渡 金属氧化物 116c 相同。第 3 过渡金属氧化物 126c 的膜厚因为其目的为， 在区域 S3 上形成 高电阻的区域， 电流不易流动， 所以只要是 1nm 以上， 更加理想的是 5nm 以上， 就可以。如图 7(c) 所示， 在再次形成第 2 上部电极 107b 的工序中， 采用溅射法堆积和第 1 上部电极 107a 相同的贵金属， 覆盖开口区域 107x。在此， 堆积了和第 1 上部电极 107a 相同的贵金属来作 为第 2 上部电极 107b， 但也可以是不同的金属 (TiN、 Ta、 TiAlN 等 )。
接下来， 如图 7(d) 所示， 在形成电阻变化层 25 的工序中， 进行图案形成， 将电阻变 化元件 25 加工为期望的尺寸。
最后， 如图 7(e) 所示， 覆盖电阻变化层 126， 形成 500 ～ 1000nm 厚的第 2 层间绝 缘层 108， 通过和图 4(b)、 图 4(c) 相同的制造方法， 形成其第 2 接触孔 109 及第 2 接触插塞 110。随后， 覆盖第 2 接触插塞 110， 形成第 2 布线 111， 非易失性存储元件 20 得以完成。
通过设计为上面的制造方法， 因为位于第 2 电阻变化层 1262 边缘部的第 2 过渡金 属氧化物 126a 的区域 S2a 及 S2b( 也就是第 2 过渡金属氧化物 126a 和第 1 电阻变化层 1161 之间的接触区域 ) 与位于第 2 电阻变化层 1262 中心部的配置了第 3 过渡金属氧化物 126c 的区域 S3( 第 3 过渡金属氧化物 126c 和第 1 电阻变化层 1161 之间的接触区域 ) 相比， 含氧 率高 ( 也就是缺氧率低 ) 的过渡金属氧化物的膜厚较薄， 成为低电阻， 所以电流易于流动， 电流密度增加， 因此第 1 过渡金属氧化物 116b 的导电通路形成较为容易， 可以减少电阻变 化元件 25 的初始化电压， 能够进行低电压下的初始化的非易失性存储元件得以实现。
( 实施方式 3)
下面， 说明本发明实施方式 3 中的非易失性存储元件。
[ 结构 ]
图 8(a) 是本发明实施方式 3 中的非易失性存储元件 30 的剖面图。图 8(b) 是从 箭头方向观看到图 8(a) 中的 CC′线剖面的剖面图。如图 8(a) 所示， 本实施方式 3 的非易 失性存储元件 30 是一种电阻变化型的非易失性存储元件， 其具备基板 200、 第 1 布线 201、 第 1 层间绝缘层 202、 第 1 接触插塞 204、 电阻变化元件 35、 第 2 层间绝缘层 209、 第 2 接触 插塞 211 及第 2 布线 212。还有， 在使用本实施方式的非易失性存储元件来构成实际的存 储器单元的情况下， 第 1 布线 201 及上述第 2 布线 212 的任一个和开关元件 ( 二极管或者 晶体管 ) 进行连接， 其设定为在非选择时开关元件为断开状态。另外， 在和开关元件的连接 中， 也可以是不经过接触插塞 (204 或 211) 或者布线 (201 或 212) 而直接和非易失性存储 元件的电极 (205 或 208) 进行连接的那种结构。
基板 200 是硅 (Si) 等的半导体基板。第 1 布线 201 是形成于基板 200 上的布线。 第 1 层间绝缘层 202 是将该基板 200 上的第 1 布线 201 覆盖的由 500 ～ 1000nm 厚的硅氧 化膜等构成的层间绝缘层。第 1 接触孔 203 是贯通该第 1 层间绝缘层 202， 和第 1 布线 201 电连接的第 1 接触插塞 204 所需的 50 ～ 300nmΦ 的接触孔。第 1 接触插塞 204 是在第 1 接触孔 203 的内部以钨为主要成分所埋入的导体。
而且， 电阻变化元件 35 由下述 5 ～ 100nm 厚的下部电极 205、 5 ～ 30nm 厚的电流 控制层 206( 包括低电阻区域 206a 和高电阻区域 206b)、 20 ～ 100nm 厚的电阻变化层 207 以及下述 5 ～ 100nm 厚的上部电极 208 来构成， 该下部电极 205 覆盖第 1 接触插塞 204， 形 成于第 1 层间绝缘层 202 上， 由氮化钽等构成， 该上部电极 208 由贵金属 (Pt、 Ir、 Pd 等 ) 等构成。第 2 层间绝缘层 209 是覆盖该电阻变化元件 35 的由 500 ～ 1000nm 厚的硅氧化膜等 构成的层间绝缘层。第 2 接触孔 210 是贯通该第 2 层间绝缘层 209， 和上部电极 208 电连接 的第 2 接触插塞 211 所需的 50 ～ 300nmΦ 的接触孔。第 2 接触插塞 211 是在第 2 接触孔 210 的内部以钨为主要成分的导体。第 2 布线 212 是形成在第 2 层间绝缘层 209 上使之覆 盖第 2 接触插塞 211 的布线。
这里， 电阻变化层 207 介于下部电极 205 和上部电极 208 之间， 是根据给两个电极 205 及 208 间供应的电信号， 电阻值可逆地变化 ( 更为具体而言， 按照给两个电极 205 及 208 间供应的电压的极性， 可逆地转变高电阻状态和低电阻状态 ) 的层， 由下述第 1 电阻变化层 2071 和第 2 电阻变化层 2072 至少 2 层构成， 该第 1 电阻变化层 2071 由第 1 过渡金属氧化 物 207b 构成， 该第 2 电阻变化层 2072 由第 2 过渡金属氧化物 207a 和第 3 过渡金属氧化物 207c 构成。该电阻变化层 207( 也就是说， 由第 1 过渡金属氧化物 207b、 第 2 过渡金属氧化 物 207a 及第 3 过渡金属氧化物 207c 构成 ) 由以钽等的过渡金属为主要成分的过渡金属氧 化物构成。第 2 过渡金属氧化物 207a 的含氧率比第 1 过渡金属氧化物 207b 的含氧率及第 3 过渡金属氧化物 207c 的含氧率的任一个都低。也就是说， 第 2 过渡金属氧化物 207a 的电 阻值比第 1 过渡金属氧化物 207b 的电阻值及第 3 过渡金属氧化物 207c 的电阻值的任一个 都低。
电流控制层 206 由高电阻区域 206b 和低电阻区域 206a 构成， 该高电阻区域 206b 由配置在边缘侧的第 4 过渡金属氧化物构成， 该低电阻区域 206a 由配置在中心侧的第 5 过 渡金属氧化物构成。该电流控制层 206 和电阻变化层 207 相同， 也可以由以钽等的过渡金 属为主要成分的过渡金属氧化物构成。在由和电阻变化层 207 相同的过渡金属的氧化物构 成电流控制层 206 的情况下， 第 5 过渡金属氧化物 ( 低电阻区域 206a) 的含氧率比第 2 过 渡金属氧化物 207a 的含氧率低， 第 4 过渡金属氧化物 ( 高电阻区域 206b) 的含氧率比第 2 过渡金属氧化物 207a 的含氧率高。也就是说， 第 5 过渡金属氧化物 ( 低电阻区域 206a) 的 缺氧率比第 2 过渡金属氧化物 207a 的缺氧率高， 第 4 过渡金属氧化物 ( 高电阻区域 206b) 的缺氧率比第 2 过渡金属氧化物 207a 的缺氧率低。
根据此结构， 因为电流控制层的低电阻区域 206a 平面方向的区域 S5 的面积 ( 也 就是低电阻区域 206a 和第 2 过渡金属氧化物 207a 相接的面积 ) 比电阻变化层 207 内第 2 过渡金属氧化物 207a 平面方向的区域 S4 的面积 ( 也就是第 2 过渡金属氧化物 207a 和第 1 过渡金属氧化物 207b 相接的面积 ) 小， 所以从下部电极 205 通过电流控制层 206 后的电 流如图 9 所示， 按第 2 过渡金属氧化物 207a 的平面方向产生密度分布， 在第 2 过渡金属氧 化物 207a 平面方向的中心部电流密度增加， 与实施方式 1 相比， 第 1 过渡金属氧化物 207b 的导电通路可以轻易地形成， 因此能够减少电阻变化元件 35 的初始化电压， 使电阻变化元 件 35 的低电压下的初始化成为可能。
[ 制造方法 ]
图 10(a) 到 (1) 是表示本发明实施方式 3 中的非易失性存储元件 30 主要部分的 制造方法的剖面图。使用它们， 来说明本实施方式 3 的非易失性存储元件 30 主要部分的制 造方法。
如图 10(a) 所示， 在形成第 1 布线 201 的工序中， 在已经形成晶体管或下层布线等 的基板 200 上， 形成由铝等构成的 400 ～ 600nm 厚的导电层， 通过对其进行图案形成， 来形成第 1 布线 201。
接下来， 如图 10(b) 所示， 在形成第 1 层间绝缘层 202 的工序中， 通过在覆盖第 1 布线 201 于基板 200 上形成绝缘层之后使表面平坦化， 来形成 500 ～ 1000nm 厚的第 1 层间 绝缘层 202。对于第 1 层间绝缘层 202 来说， 为了等离子体 TEOS 膜或布线间的寄生电容的 减低， 要使用含氟氧化物 ( 例如 FSG) 等的 low-k 材料。
接下来， 如图 10(c) 所示， 在形成第 1 接触孔 203 的工序中， 使用希望的掩模进行 图案形成， 来形成贯通第 1 层间绝缘层 202 到达第 1 布线 201 的 50 ～ 300nmΦ 厚的第 1 接 触孔 203。这里， 在第 1 布线 201 的宽度比第 1 接触孔 203 小的情况下， 因掩模结合偏移的 影响， 而第 1 布线 201 和第 1 接触插塞 204 接触的面积出现变化， 例如单元电流产生变动。 从防止该影响的观点出发， 在本实施方式中， 虽然作为实施例， 第 1 布线 201 的宽度设为比 第 1 接触孔 203 大的外形， 但是本发明并不限定于此。
接下来， 如图 10(d) 所示， 在形成第 1 接触插塞 204 的工序中， 首先在下层采用溅 射法使作为密接层及扩散势垒来发挥作用的各个 5 ～ 30nm 厚的 TiN/Ti 层成膜， 并且在上 层采用 CVD 法使作为主要成分的 200 ～ 400nm 厚的钨成膜。此时， 第 1 接触孔 203 由以后 成为第 1 接触插塞 204 的叠层结构的导电层来填充。
接下来， 如图 10(e) 所示， 在形成第 1 接触插塞 204 的工序中， 采用化学机械研磨 法 (CMP 法 ) 对晶片整面进行平坦化研磨， 去除第 1 层间绝缘层 202 上无用的导电层， 在第 1 接触孔 203 的内部形成第 1 接触插塞 204。
接下来， 如图 10(f) 所示， 覆盖第 1 接触插塞 204， 在第 1 层间绝缘层 202 上， 采用 溅射法形成以后作为下部电极 205 由钽氮化物等构成的 20 ～ 100nm 厚的导电层。在此， 虽 然仅仅采用溅射法形成了下部电极 205， 但是也可以在下部电极 205 的形成后实施使用了 CMP 法的下部电极平坦化。接着， 在下部电极 205 上形成由第 5 过渡金属氧化物 ( 也就是低 电阻区域 206a) 构成的电流控制层 206。 在此， 采用在氩和氧气环境中对钽靶进行溅射的所 谓反应性溅射法， 形成了作为第 5 过渡金属氧化物 ( 低电阻区域 206a) 的 TaOx5。作为其含 氧率， 为 33 ～ 55atm％ ( 此时 x5 的值是 0.49 ～ 1.22)， 其电阻率是 0.3 ～ 1mΩ·cm， 膜厚 是 5 ～ 20nm。接着， 在第 5 过渡金属氧化物 ( 低电阻区域 206a) 上形成第 2 过渡金属氧化 物 207a。 在此， 采用在氩和氧气环境中对钽靶进行溅射的所谓反应性溅射法， 形成了作为第 2 过渡金属氧化物 207a 的 TaOx2。作为其含氧率， 为 55 ～ 65atm％ ( 此时 x2 的值是 1.22 ～ 1.86)， 其电阻率是 1 ～ 50mΩ· cm， 膜厚是 20 ～ 100nm。接着， 在第 2 过渡金属氧化物 207a 上， 形成含氧率比第 2 过渡金属氧化物 207a 高的第 1 过渡金属氧化物 207b。在此， 采用在 氧气环境中对钽靶进行溅射的反应性溅射法， 实施了作为第 1 过渡金属氧化物 207b 的 TaOx1 的形成。其含氧率为 68 ～ 71atm％ ( 此时 x1 的值是 2.1 ～ 2.5)， 其电阻率是 1E7mΩ·cm 以上， 膜厚是 3 ～ 10nm。这里， 第 1 过渡金属氧化物 207b 采用反应性溅射法进行了形成， 但 是通过等离子体氧化使第 2 过渡金属氧化物 207a 的表层氧化， 来形成含氧率高的过渡金属 氧化物也可以。 采用溅射法， 虽然难以使之含有化学计量的组成以上的氧， 但是由于若进行 了等离子体氧化处理， 则氧被注入钽氧化物的颗粒边界、 缺陷等中， 可以形成具有更高含氧 率的过渡金属氧化物， 因而对于泄漏电流的抑制具有效果。 另外， 也可以使用在氧气环境中 对钽氧化物靶进行溅射的反应性溅射法。接着， 在第 1 过渡金属氧化物 207b 上形成作为上 部电极 208 的由贵金属 (Pt、 Ir、 Pa 等 ) 等构成的导电层。接下来， 如图 10(j) 所示， 在形成电阻变化元件 35 的工序中， 使用希望的掩模， 对 下部电极 205、 第 5 过渡金属氧化物 ( 低电阻区域 206a)、 第 2 过渡金属氧化物 207a、 第1过 渡金属氧化物 207b 及上部电极 208 进行图案形成， 形成由下部电极 105、 上部电极 107 夹持 下述电流控制层 206 和电阻变化层 207 的电阻变化元件 35， 该电流控制层 206 由第 5 过渡 金属氧化物 ( 低电阻区域 206a) 构成， 该电阻变化层 207 由第 2 过渡金属氧化物 207a、 第1 过渡金属氧化物 207b 构成。因为作为标准电极电位高的材料有代表性的贵金属等难以腐 蚀， 所以在将那种贵金属使用到上部电极中的情况下， 也可以将其作为硬掩模来形成电阻 变化元件 35。在本工序中， 虽然使用相同的掩模， 统一进行了图案形成， 但是在每个工序中 都进行图案形成也可以。
接下来， 如图 10(k) 所示， 在形成第 4 过渡金属氧化物 ( 高电阻区域 206b) 及第 3 过渡金属氧化物 207c 的工序中， 在上述图案形成后外露的第 5 过渡金属氧化物 ( 低电阻区 域 206a) 及第 2 过渡金属氧化物 207a 的侧面部上， 通过等离子体氧化同时形成含氧率比第 5 过渡金属氧化物 ( 低电阻区域 206a) 及第 2 过渡金属氧化物 207a 高的第 4 过渡金属氧化 物 ( 高电阻区域 206b) 和第 3 过渡金属氧化物 207c。这里， 第 5 过渡金属氧化物的氧化速 率优选的是， 比第 2 过渡金属氧化物的氧化速率大。通过选取那种材料， 就可以在 1 次的氧 化工序中形成图 8 及图 9 所示结构的电阻变化层 207 及电流控制层 206。另外， 在本实施 方式中， 在电阻变化层 207 及电流控制层 206 中使用了相同的过渡金属的氧化物， 但只要是 第 5 过渡金属氧化物 ( 低电阻区域 206a) 的氧化速率比第 2 过渡金属氧化物 207a 的氧化 速率大， 并且氧化后第 4 过渡金属氧化物 ( 高电阻区域 206b) 的电阻值变得比第 2 过渡金 属氧化物 207a 的电阻值大的那种材料， 就可以。
在图 11 中表示， 通过等离子体氧化形成的第 3 过渡金属氧化物 207c 及第 4 过渡 金属氧化物 ( 高电阻区域 206b) 的速率曲线。被氧化的基体的第 2 过渡金属氧化物 207a 的比电阻是 2mΩ· cm。在此， 表示出对于 3 种含氧率 (45atm％、 56atm％、 59atm％ ) 的过渡 金属氧化物的氧化时间 ( 秒 ； 图 11 的横轴 ) 和其通过氧化形成的含氧率更高的过渡金属 氧化物的侧壁膜厚 (nm ； 图 11 的纵轴 ) 之关系。如同从本附图所示的 3 种的曲线所判明的 那样， 通过等离子体氧化形成的含氧率高的过渡金属氧化物的膜厚 ( 图 11 的纵轴 ) 依赖于 过渡金属氧化物的含氧率。例如， 含氧率为 45atm％的过渡金属氧化物的场合， 与含氧率为 59atm％的过渡金属氧化物的场合相比， 过渡金属氧化物的氧化膜厚被形成得较厚， 达到约 1.5 倍左右。也就是说， 在本实施方式中， 因为作为氧化靶的第 5 过渡金属氧化物 ( 低电阻 区域 206a) 及第 2 过渡金属氧化物 207a 的含氧率分别是 33 ～ 55atm％、 55 ～ 65atm％， 所 以即便是相同的氧化时间， 形成于第 5 过渡金属氧化物 ( 低电阻区域 206a) 的侧面部上的 第 4 过渡金属氧化物 ( 高电阻区域 206a) 的膜厚也变得比形成于第 2 过渡金属氧化物 207a 的侧面部上的第 3 过渡金属氧化物 207c 厚。 因此， 第 5 过渡金属氧化物 ( 低电阻区域 206a) 平面方向的区域 S5 的面积 ( 也就是低电阻区域 206a 和第 2 过渡金属氧化物 207a 相接的 面积 ) 变得比第 2 过渡金属氧化物 207a 平面方向的区域 S4 的面积 ( 也就是第 2 过渡金属 氧化物 207a 和第 1 过渡金属氧化物 207b 相接的面积 ) 小。
还有， 这样形成的第 4 过渡金属氧化物 ( 高电阻区域 206b) 及第 3 过渡金属氧化 物 207c 例如是和第 1 过渡金属氧化物 207b 相同的特性， 也就是 TaOx3， 其含氧率是 68 ～ 75atm％ ( 此时 x3 的值是 2.1 ～ 3.0)， 其电阻率是 1E7mΩ· cm 以上。也就是说， 优选的是，第 4 过渡金属氧化物 ( 高电阻区域 206b) 的含氧率 (68 ～ 75atm％ ) 比第 2 过渡金属氧化 物 207a 的含氧率 (55 ～ 65atm％ ) 高， 第 5 过渡金属氧化物 ( 低电阻区域 206a) 的含氧率 (33 ～ 55atm％ ) 比第 2 过渡金属氧化物 207a 的含氧率 (55 ～ 65atm％ ) 低。
最后， 如图 10(1) 所示， 覆盖由上部电极 208 及下部电极 205 所夹持的电阻变化 层 207 及电流控制层 206， 形成 500 ～ 1000nm 厚的第 2 层间绝缘层 209， 通过和图 4(b)、 图 4(c) 相同的制造方法， 形成其第 2 接触孔 210 及第 2 接触插塞 211。随后， 覆盖第 2 接触插 塞 211， 形成第 2 布线 212， 非易失性存储元件 30 得以完成。
通过设计为上面的制造方法， 第 5 过渡金属氧化物 ( 低电阻区域 206a) 平面方向 的最大面积 S5( 也就是低电阻区域 206a 和第 2 过渡金属氧化物 207a 相接的面积 ) 就变得 比第 2 过渡金属氧化物 207a 平面方向的最大面积 S4( 也就是第 2 过渡金属氧化物 207a 和 第 1 过渡金属氧化物 207b 相接的面积 ) 小， 通过电流控制层 206， 按第 2 过渡金属氧化物 207a 的平面方向产生电流密度， 在第 2 过渡金属氧化物 207a 的中心部电流密度增加， 因此 易于在第 1 过渡金属氧化物 207b 中形成导电通路， 可以减少电阻变化元件 35 的初始化电 压， 能够进行低电压下的初始化的非易失性存储元件得以实现。
( 实施方式 4)
下面， 说明本发明实施方式 4 中的非易失性存储元件。
[ 结构 ]
图 12 是本发明实施方式 4 中的非易失性存储元件 40 的剖面图。如图 12 所示， 本 实施方式 2 的非易失性存储元件 40 是一种电阻变化型的非易失性存储元件， 其具备硅 (Si) 等的基板 100、 第 1 布线 101、 第 1 层间绝缘层 102、 第 1 接触插塞 104、 电阻变化元件 45、 第 2 层间绝缘层 108、 第 2 接触插塞 110 及第 2 布线 111。电阻变化元件 45 由下部电极 105、 电阻变化层 136 及上部电极 107 构成。电阻变化层 136 介于下部电极 105 和上部电极 107 之间， 是根据给两个电极 105 及 107 间供应的电信号， 电阻值可逆地变化 ( 更为具体而言， 按照给两个电极 105 及 107 间供应的电压的极性， 可逆地转变高电阻状态和低电阻状态 ) 的层， 由下述第 1 电阻变化层 1161 和第 2 电阻变化层 1162 至少 2 层构成， 该第 1 电阻变化 层 1161 由第 1 过渡金属氧化物 116b 构成， 该第 2 电阻变化层 1162 由第 2 过渡金属氧化物 116a 和第 3 过渡金属氧化物 116c 构成。在图 12 中， 对于和图 2(a) 相同的结构要件使用相 同的符号， 省略其说明。 还有， 在使用本实施方式的非易失性存储元件来构成实际的存储器 单元的情况下， 上述第 1 布线 101 及上述第 2 布线 111 的任一个和开关元件 ( 二极管或者 晶体管 ) 进行连接， 其设定为在非选择时开关元件为断开状态。另外， 在和开关元件的连接 中， 也可以是不经过接触插塞 (104 或 110) 或者布线 (101 或 111) 而直接和非易失性存储 元件的电极 (105 或 107) 进行连接的那种结构。
如图 12 所示， 本实施方式 4 的非易失性存储元件 40 和本实施方式 1 的非易失性 存储元件 10 其不同在于， 由第 1 过渡金属氧化物 116b 构成的第 1 电阻变化层 1161 和由第 2 过渡金属氧化物 116a 及第 3 过渡金属氧化物 116c 构成的第 2 电阻变化层 1162 的配置。 在非易失性存储元件 40 中， 在第 1 电阻变化层 1161 之上配置第 2 电阻变化层 1262， 构成了 电阻变化层 136。也就是说， 第 3 过渡金属氧化物 116c 和第 1 电阻变化层 1161 的第 2 面 ( 这里是上面 ) 至少一部分相接， 第 2 过渡金属氧化物 116a 和第 1 电阻变化层 1161 的第 2 面 ( 这里是上面 ) 剩余的部分相接。根据此结构， 因为在含氧率高的第 1 过渡金属氧化物 116b 上形成含氧率低的第 2 过渡金属氧化物 116a， 所以即便在第 1 过渡金属氧化物 116b 的形成后将元件暴露于空气 中， 也不在含氧率高的第 1 过渡金属氧化物 116b 的表面形成自然氧化膜， 而可以在第 1 过 渡金属氧化物 116b 和第 2 过渡金属氧化物 116a 相接的面上消除自然氧化膜的影响， 能够 使第 1 过渡金属氧化物 116b 的导电通路的形成稳定。
[ 制造方法 ]
图 13(a) 到 (d) 是表示本发明实施方式 4 中的非易失性存储元件 40 主要部分的 制造方法的剖面图。使用它们， 来说明本实施方式 4 的非易失性存储元件 40 主要部分的制 造方法。另外， 图 13(a) 以前的工序由于和图 4(a) ～ (e) 相同， 因而省略其说明。
接下来， 如图 13(a) 所示， 在形成下部电极 105 及电阻变化层 136 的工序中， 覆盖 第 1 接触插塞 104， 在第 1 层间绝缘层 102 上， 形成以后成为下部电极 105 的由贵金属 (Pt、 Ir、 Pa 等 ) 等构成的导电层。接着， 在下部电极 105 上， 形成由第 1 过渡金属氧化物 116b 构成的第 1 电阻变化层 1161。在此， 采用在氧气环境中对钽靶进行溅射的反应性溅射法， 形成了作为第 1 过渡金属氧化物 116b 的 TaOx1。其含氧率为 68 ～ 71atm％ ( 此时 x1 的值 是 2.1 ～ 2.5)， 其电阻率是 1E7mΩ· cm 以上， 膜厚是 3 ～ 10nm。因为第 1 过渡金属氧化物 116b 的含氧率高， 所以即便在形成后暴露到空气中也不形成自然氧化膜。 接着， 在第 1 过渡 金属氧化物 116b 上， 形成第 2 过渡金属氧化物 116a。在此， 采用在氩和氧气环境中对钽靶 进行溅射的所谓反应性溅射法， 形成了作为第 2 过渡金属氧化物 116a 的 TaOx2。作为其含 氧率， 为 55 ～ 65atm％ ( 此时 x2 的值是 1.22 ～ 1.86)， 其电阻率是 1 ～ 50mΩ· cm， 膜厚是 20 ～ 100nm。接着， 在第 2 过渡金属氧化物 116a 上采用溅射法形成作为上部电极 107 的由 钽氮化物等构成的 20 ～ 100nm 厚的导电层。
接下来， 如图 13(b) 所示， 在形成电阻变化元件 45 的工序中， 使用掩模， 对下部电 极 105、 第 1 电阻变化层 1161、 第 2 过渡金属氧化物 116a 及上部电极 107 进行图案形成， 形 成由下部电极 105、 上部电极 107 夹持第 2 过渡金属氧化物 116a 及第 1 电阻变化层 1161 的 结构。在此， 虽然使用相同的掩模， 统一进行了图案形成， 但是在每个工序中都进行图案形 成也可以。
接下来， 如图 13(c) 所示， 在形成第 3 过渡金属氧化物 116c 的工序中， 在图案形成 后外露的第 2 过渡金属氧化物 116a 的侧面上， 采用等离子体氧化法或者 RTO 法形成含氧 率高的第 3 过渡金属氧化物 116c。这样形成的第 3 过渡金属氧化物 116c 例如是和第 1 过 渡金属氧化物 116b 相同的特性， 也就是 TaOx3， 其含氧率是 68 ～ 75atm％ ( 此时 x3 的值是 2.1 ～ 3.0)， 其电阻率是 1E7mΩ· cm 以上。另外， 第 3 过渡金属氧化物 116c 的膜厚是比电 阻变化元件 45 尺寸的一半少的范围。 这样， 通过在电阻率低的第 2 过渡金属氧化物 116a 的 侧面部上形成电阻率高的第 3 过渡金属氧化物 116c， 就可以抑制第 2 过渡金属氧化物 116a 的泄漏电流。这里所采用的等离子体氧化法或者 RTO 法在氧环境中设为 350℃～ 500℃的 温度范围。在 500℃以上的温度区域， 因为第 1 过渡金属氧化物 116b 内的氧向第 2 过渡金 属氧化物 116a 扩散， 所以给元件的电阻变化特性带来的影响较大。
最后， 如图 13(d) 所示， 覆盖电阻变化层 136， 形成 500 ～ 1000nm 厚的第 2 层间绝 缘层 108， 通过和图 4(b)、 图 4(c) 相同的制造方法， 形成其第 2 接触孔 109 及第 2 接触插塞 110。随后， 覆盖第 2 接触插塞 110， 形成第 2 布线 111， 非易失性存储元件 40 得以完成。通过设计为上面的制造方法， 就可以在第 1 过渡金属氧化物 116b 上形成第 2 过渡 金属氧化物 116a， 因此即便在形成第 1 过渡金属氧化物 116b 后将元件暴露于空气中， 也不 在含氧率高 ( 也就是缺氧率低 ) 的第 1 过渡金属氧化物 116b 的表面形成自然氧化膜， 而可 以在第 1 过渡金属氧化物 116b 和第 2 过渡金属氧化物 116a 相接的面上消除自然氧化膜的 影响， 能够使第 1 过渡金属氧化物 116b 的导电通路形成稳定。
( 实施方式 5)
下面， 说明本发明所涉及的非易失性存储装置的实施方式。
[ 结构 ]
图 14 是表示本发明实施方式 5 中的非易失性存储装置 400 结构的框图。 该非易失 性存储装置 400 是具有实施方式 1 ～ 4 任一个中的非易失性存储元件 ( 在本附图中用可变 电阻的符号来表现 ) 来作为存储元件的存储装置， 在半导体基板上具备存储器主体部 401。 该存储器主体部 401 具备 ： 存储器单元阵列 402， 配置成矩阵状， 具有多个 1T1R 型的存储器 单元 ； 行驱动器 407， 包括行选择电路 408、 字线驱动器 WLD 及源极线驱动器 SLD ； 列选择电 路 403 ； 写入电路 406， 用来进行信息的写入 ； 读出放大器 404， 检测在选择位线中流动的电 流量， 进行数据 “1” 或 “0” 的判别 ； 数据输入输出电路 405， 通过端子 DQ 进行输入输出数据 的输入输出处理。
另外， 该非易失性存储装置 400 作为写入用电源 411， 具备低电阻 (LR) 化用电源 412 及高电阻 (HR) 化用电源 413。这里， 所谓的低电阻 (LR) 化意味着， 使非易失性存储元 件 ( 更为严格来说， 是非易失性存储元件具有的电阻变化元件 ) 从高电阻状态向低电阻状 态转变， 所谓的高电阻 (HR) 化意味着， 使非易失性存储元件 ( 更为严格来说， 是非易失性存 储元件具有的电阻变化元件 ) 从低电阻状态向高电阻状态转变。LR 化用电源 412 的输出 V2 供应给行驱动器 407， HR 化用电源 415 的输出 V1 供应给写入电路 406。
另外， 该非易失性存储装置 400 具备 ： 地址输入电路 409， 获取从外部输入的地址 信号 ； 控制电路 410， 根据从外部输入的控制信号， 控制存储器主体部 401 的动作。
存储器单元阵列 402 是呈 2 维状配置多个 1T1R 型存储器单元的器件， 该 1T1R 型存 储器单元串联连接非易失性存储元件和作为开关元件一例的晶体管来构成 ； 在本实施方式 中， 具备 ： 多条字线 WL0、 WL1、 WL2、…及位线 BL0、 BL1、 BL2、…， 形成于半导体基板之上， 其 排列为相互交叉 ； 源极线 SL0、 SL2、…， 设置于这些字线 WL0、 WL1、 WL2、…间 ； 多个 NMOS 晶 体管 N11、 N12、 N13、 N21、 N22、 N23、 N31、 N32、 N33、… ( 下面表述为 “晶体管 N11、 N12、…” )， 对应于这些字线 WL0、 WL1、 WL2、…及位线 BL0、 BL1、 BL2、…的交点来分别设置 ； 多个非易 失性存储元件 R11、 R12、 R13、 R21、 R22、 R23、 R31、 R32、 R33、… ( 下面表述为 “非易失性存储 元件 R11、 R12、…” )， 和晶体管 N11、 N12、…以 1 对 1 的形式进行串联连接。由这些字线 WL0、 WL1、 WL2、…、 位线 BL0、 BL1、 BL2、…、 源极线 SL0、 SL2、…、 晶体管 N11、 N12、…及非 易失性存储元件 R11、 R12、 …的各自， 构成了配置成矩阵状的多个 1T1R 型存储器单元 M11、 M12、 M13、 M21、 M22、 M23、 M31、 M32、 M33、… ( 下面表述为 “存储器单元 M11、 M12、…” )。
如图 14 所示， 晶体管 N11、 N21、 N31、 …的栅极连接在字线 WL0 上， 晶体管 N12、 N22、 N32、…的栅极连接在字线 WL1 上， 晶体管 N13、 N23、 N33、…的栅极连接在字线 WL2 上。另 外， 晶体管 N11、 N21、 N31、…及晶体管 N12、 N22、 N32、…相互共同连接， 并连接在源极线 SL0 上， 晶体管 N13、 N23、 N33、…及晶体管 N14、 N24、 N34、…同样连接在源极线 SL2 上。另外， 非易失性存储元件 R11、 R12、 R13、…的一个端子连接在位线 BL0 上， 非易 失性存储元件 R21、 R22、 R23、…的一个端子连接在位线 BL1 上。同样， 非易失性存储元件 R31、 R32、 R33、…的一个端子连接在位线 BL2 上。
还有， 在图 14 中， 非易失性存储元件用可变电阻的符号来表现。其可变电阻的符 号中箭头的方向表示出， 在按其方向 ( 以箭头的后端为基准向箭头的前端 ) 施加了正的电 压时， 该非易失性存储元件从低电阻状态变化为高电阻状态。在上述实施方式的非易失性 存储元件中， 在以第 2 电阻变化层 1162、 1262 及 2072( 箭头的后端 ) 为基准对第 1 电阻变 化层 1161 及 2071( 箭头的前端 ) 施加了正的电压时， 该非易失性存储元件从低电阻状态变 化为高电阻状态。
地址输入电路 409 从外部电路 ( 未图示 ) 获取地址信号， 根据该地址信号将行地 址信号输出至行选择电路 408， 并且将列地址信号输出至列选择电路 403。这里， 地址信号 是表示多个存储器单元 M11、 M12、…之中要选择的特定存储器单元之地址的信号。另外， 行地址信号是表示地址信号所示的地址之中行的地址的信号， 列地址信号是同样表示列的 地址的信号。还有， 这些行选择电路 408 及列选择电路 403 是本发明所涉及的选择电路一 例， 从存储器单元阵列 402 具备的多个存储器单元 M11 等之中， 通过对至少一个构成存储器 单元的晶体管 N11 等的栅极施加电压脉冲， 来选择至少一个存储器单元。
控制电路 410 在数据的写入周期中， 按照输入到数据输入输出电路 405 中的输入 数据 Din， 将指示写入用电压施加的写入信号输出至写入电路 406。另一方面， 在数据的读 出周期中， 控制电路 410 将指示读出动作的读出信号输出至读出放大器 404。
行选择电路 408 获取从地址输入电路 409 所输出的行地址信号， 按照该行地址信 号， 选择多条字线 WL0、 WL1、 WL2、…之中的某一条。行驱动器 407 根据行选择电路 408 的 输出信号， 对由行选择电路 408 选择出的字线， 施加预定的电压。
同样， 行选择电路 408 获取从地址输入电路 409 所输出的行地址信号， 按照该行地 址信号， 选择多条源极线 SL0、 SL2、 …之中的某一条。行驱动器 407 根据行选择电路 408 的 输出信号， 对由行选择电路 408 选择出的源极线施加预定的电压。
另外， 列选择电路 403 获取从地址输入电路 409 所输出的列地址信号， 按照列地址 信息， 选择多条位线 BL0、 BL1、 BL2、…之中的某一条， 对其选择出的位线， 施加写入用电压 或者读出用电压。
写入电路 406 是通过本发明所涉及的构成由选择电路选择出的存储器单元的晶 体管， 对构成该存储器单元的非易失性存储元件施加写入用的电压脉冲的电路， 在本实施 方式中， 在获取到从控制电路 410 所输出的写入信号的情况下， 对列选择电路 403 输出下 述信号， 该信号指示对于选择出的位线的写入用电压的施加。还有， 在 “写入” 中， 包括使非 易失性存储元件从高电阻状态变化为低电阻状态的低电阻化 (LR 化 ) 写入 ( 写入 “0” )和 相反使非易失性存储元件从低电阻状态变化为高电阻状态的高电阻化 (HR 化 ) 写入 ( 写入 “1” )。
另外， 读出放大器 404 在信息的读出周期中， 检测在作为读出对象的选择位线中 流动的电流量， 进行数据 “1” 或者 “0” 的判别。其结果得到的输出数据 DO 通过数据输入输 出电路 405， 输出至外部电路。
[ 动作 ]下面， 针对如上所构成的非易失性存储装置 400 的动作， 分为写入信息时的写入 周期和读出信息时的读出周期进行说明。
图 15(a) ～ (c) 是表示本发明实施方式中的非易失性存储装置 400 动作例的时间 图。还有， 在此定义为将电阻变化层是高电阻状态的场合和是低电阻状态的场合分别分配 为信息 “1” 和信息 “0” ， 来说明其动作例。另外， 在下面的说明中， 只表示选择出图 14 的存 储器单元 M11， 对于该选择出的存储器单元 M11 进行信息的写入及读出的情形。
还有， 在下面， 电压 V1 及 V2 分别是由 HR 化用电源 413 及 LR 化用电源 412 发生的 电压， 另外， 电压 Vread 是由读出放大器 404 发生的读出用电压， 电压 VDD 是供应给非易失 性存储装置 400 的电源电压。
在图 15(a) 所示的对于存储器单元 M11 的信息 “0” 写入周期中， 首先列选择电路 403 及行选择电路 408( 行选择电路 408 通过行驱动器 407)， 分别将选择位线 BL0 及源极线 SL0 设定为电压 V2( 例如 2.2V)。然后， 行选择电路 408 通过行驱动器 407， 将要选择的字线 WL0 设定为电压 VDD( 例如 2.2V)， 接通选择存储器单元 M11 的 NMOS 晶体管 N11。接下来， 写 入电路 406 通过列选择电路 403， 将选择位线 BL0 只在预定期间设定为电压 V0， 随后再次设 定为电压 V2， 以此输出写入用电压脉冲。 在该阶段， 对非易失性存储元件的下部电极和上部 电极之间施加写入用电压， 非易失性存储元件 R11 从高电阻状态转变为低电阻状态。随后， 行选择电路 408 通过行驱动器 407， 将字线 WL0 设定为电压 0V， 断开 NMOS 晶体管 N11， 信息 “0” 的写入完成。 另外， 在图 15(b) 所示的对于存储器单元 M11 的信息 “1” 写入周期中， 首先列选择 电路 403 及行选择电路 408( 行选择电路 408 通过行驱动器 407)， 分别将选择位线 BL0 及源 极线 SL0 设定为电压 0V。然后， 行选择电路 408 通过行驱动器 407， 将要选择的字线 WL0 设 定为电压 VDD( 例如 2.2V)， 接通选择存储器单元 M11 的 NMOS 晶体管 N11。接下来， 写入电 路 406 通过列选择电路 403， 将选择位线 BL0 只在预定期间设定为电压 V1( 例如 2.2V)， 并 再次设定为电压 0V。在该阶段， 对非易失性存储元件的下部电极和上部电极之间施加写入 用电压， 非易失性存储元件 R11 从低电阻状态转变为高电阻状态。随后， 行选择电路 408 通 过行驱动器 407， 将字线 WL0 设定为电压 0V， 断开 NMOS 晶体管 N11， 信息 “1” 的写入完成。
在图 15(c) 所示的对于存储器单元 M11 的信息的读出周期中， 首先列选择电路 403 及行选择电路 408( 行选择电路 408 通过行驱动器 407)， 分别将选择位线 BL0 及源极线 SL0 设定为电压 0V。然后， 行选择电路 408 通过行驱动器 407， 将要选择的字线 WL0 设定为电压 VDD， 接通选择存储器单元 M11 的 NMOS 晶体管 N11。接下来， 读出放大器 404 通过列选择电 路 403， 将选择位线 BL0 只在预定期间设定为读出电压 Vread， 通过检测流向选择存储器单 元 M11 的电流值， 进行信息 “0” 或者信息 “1” 的判别。随后， 行选择电路 408 通过行驱动器 407， 将字线 WL0 设定为电压 0V， 断开 NMOS 晶体管 N11， 信息的读出动作完成。
( 实施方式 6)
下面， 说明本发明所涉及的非易失性存储元件的设计辅助方法的实施方式。
图 16 是表示与本发明实施方式 6 中的非易失性存储元件设计辅助方法有关的整 体过程的流程图， 图 17 是表示图 16 中步骤 10 的详细过程的流程图。
该设计辅助方法用来辅助实施方式 1 ～ 4 中所公示的非易失性存储元件的设计， 更为详细而言， 该方法为， 若作为输入供应了作为设计对象的非易失性存储元件所要求的
初始化电压， 则决定满足其要求的第 2 过渡金属氧化物平面方向的尺寸 ( 更为详细而言是 第 2 过渡金属氧化物和第 1 电阻变化层之间的接触面积 )。
如图 16 所示， 预先计算图 3(a) 所示的那种依存关系， 也就是第 2 过渡金属氧化物 平面方向的尺寸 ( 或者面积 ) 和具有那种第 2 过渡金属氧化物的非易失性存储元件的初始 化电压之间的依存关系 (S10)。 接下来， 受理作为设计对象的非易失性存储元件所要求的初 始化电压 (S11)。然后， 通过参照在步骤 S10 中计算出的依存关系， 来确定与此次所受理的 初始化电压对应的第 2 过渡金属氧化物平面方向的尺寸 (S12)。 最后， 输出此次确定出的尺 寸 (S13)。
这里， 上述依存关系的计算 (S10) 更为详细而言， 通过图 17 所示的过程来实现。 也就是说， 预先制造第 2 过渡金属氧化物平面方向的尺寸不同的多个非易失性存储元件 (S20)。接下来， 通过对制造出的多个非易失性存储元件进行初始化， 来计量各非易失性存 储元件的初始化电压 (S21)。最后， 通过针对那些多个非易失性存储元件， 使第 2 过渡金属 氧化物平面方向的尺寸和初始化电压建立对应， 进行绘图， 来决定第 2 过渡金属氧化物平 面方向的尺寸和具有那种第 2 过渡金属氧化物的非易失性存储元件的初始化电压之间的 依存关系 (S22)。
还有， 这种设计辅助方法也可以作为由计算机执行的程序来实现。 具体而言， 计算 机所具备的处理器通过执行设计辅助用程序， 针对多个非易失性存储元件， 经由键盘等的 输入装置从用户取得第 2 过渡金属氧化物平面方向的尺寸和初始化电压的对， 事先将所取 得的数据存储到硬盘等的存储装置中来作为上述依存关系 (S10)， 之后经由键盘等的输入 装置从用户受理作为设计对象的非易失性存储元件所要求的初始化电压 (S11)， 通过参照 存储在存储装置中的依存关系， 来确定与此次所受理的初始化电压对应的第 2 过渡金属氧 化物平面方向的尺寸 (S12)， 将所确定的尺寸输出至显示器等 (S13)。还有， 对于依存关系， 处理器也可以将使用从用户所输入的第 2 过渡金属氧化物平面方向的尺寸和初始化电压 的对以最小二乘法等计算出的近似曲线存储于存储装置中来作为依存关系。
上面， 对于本发明所涉及的非易失性存储元件、 非易失性存储装置及非易失性存 储元件的设计辅助方法， 根据实施方式进行了说明， 但是本发明并不限定为这些实施方式。 对于这些实施方式实施由从业人员联想到的各种异例而获得的方式， 或任意组合这些实施 方式中的结构要件来实现的方式全都包含于本发明中。
例如， 在实施方式 3 中， 表示了在实施方式 1 的非易失性存储元件 10 中添加电流 控制层 206 的非易失性存储元件 30， 但是作为添加电流控制层的非易失性存储元件的结 构， 不限于该结构。本发明也可以是在实施方式 2 的非易失性存储元件 20 中添加电流控制 层的结构。那种情况下， 作为电流控制层的结构， 只要在其中心侧配置高电阻区域， 在其边 缘侧配置低电阻区域， 就可以。
另外， 虽然本发明所涉及的非易失性存储元件具有的电阻变化元件的剖面 ( 和电 流流动的方向正交的剖面 ) 上的形状是正方形， 但是本发明不限于该形状， 也可以是长方 形、 圆形、 椭圆形等任何的形状。对于第 2 ～第 4 过渡金属氧化物的剖面来说也相同。其原 因为， 由于只要氧化了第 2 电阻变化层的一部分 ( 中心侧或者边缘侧 )， 则与不氧化的情形 相比， 从第 2 电阻变化层向第 1 电阻变化层流动的电流的电流密度增加， 因而能发挥本发明 的效果。另外， 在本发明所涉及的非易失性存储元件中， 第 2 过渡金属氧化物及第 3 过渡金 属氧化物与第 1 电阻变化层的底面相接， 但是与第 1 电阻变化层的上面或者下面的任一个 相接都可以。这里所说的第 1 电阻变化层的底面指的是， 第 1 电阻变化层的上面及下面之 中， 和第 2 电阻变化层相接的面。
另外， 作为本发明所涉及的构成非易失性存储元件的过渡金属氧化物， 不限于 TaO， 也可以是 NiO、 TiO2、 HfO2、 ZrO2 等的任一种过渡金属氧化物。
产业上的可利用性
本发明的非易失性存储元件是一种在电极上不存在小的突起的电阻变化型非易 失性存储元件， 因为易于形成过渡金属氧化物的导电通路， 可以减低初始化电压， 所以具有 元件在低电压下进行动作这样的效果， 作为使用电阻变化型非易失性存储元件的 ReRAM 等 存储装置， 例如作为便携式信息设备及信息家电等的电子设备等的存储元件， 是有效的。
符号说明
10、 20、 30、 40 非易失性存储元件
15、 25、 35、 45 电阻变化元件
100、 200 基板
101、 201 第 1 布线
102、 202 第 1 层间绝缘层
103、 203 第 1 接触孔
104、 204 第 1 接触插塞
105、 205 下部电极
106、 116、 126、 136、 207 电阻变化层
106x、 1161、 2071 第 1 电阻变化层
106y、 1162、 1262、 2072 第 2 电阻变化层
116a、 207a 第 2 过渡金属氧化物
116b、 207b 第 1 过渡金属氧化物
116c、 207c 第 3 过渡金属氧化物
107、 208 上部电极
107a 第 1 上部电极
107b 第 2 上部电极
108、 209 第 2 层间绝缘层
109、 210 第 2 接触孔
110、 211 第 2 接触插塞
111、 212 第 2 布线
206 电流控制层
206a 低电阻区域
206b 高电阻区域
400 非易失性存储装置
401 存储器主体部
402 存储器单元阵列403 列选择电路 404 读出放大器 405 数据输入输出电路 406 写入电路 407 行驱动器 408 行选择电路 409 地址输入电路 410 控制电路 411 写入用电源 412LR 化用电源 413HR 化用电源 S1 上部电极及下部电极的面积 S2、 S4 第 2 过渡金属氧化物平面方向的最大面积 S2a、 S2b 第 2 过渡金属氧化物平面方向的面积 S3 第 3 过渡金属氧化物平面方向的最大面积 S5 第 5 过渡金属氧化物平面方向的最大面积