开关电源装置和具有开关电源装置的图像形成装置 技术领域 本发明涉及电流共振型开关电源装置， 更特别地， 涉及防止在开关电源装置过载 时贯通电流流过开关元件的开关电源装置。
背景技术 图 6A 示出常规的电流共振型开关电源装置的电路配置。参照图 6A， 全波整流电 路 2 将来自商用交流 (AC) 电源 1 的交流电压整流并且将通过全波整流电路 2 整流的电压 输出到平滑电容器 3。 平滑电容器 3 将从全波整流电路 2 输出的全波整流电压平滑化， 并且 输出直流 (DC) 电压 Vdc。
由两个开关元件、 互补金属氧化物半导体场效应晶体管 (MOSFET)8 和 9( 以下， MOSFET 8 被称为高侧 (high side)FET8， 并且， MOSFET 9 被称为低侧 (low side)FET 9) 构 成的串联电路与平滑电容器 3 的两端连接。
变压器 11 与低侧 FET 9 并联连接。变压器 11 的一次绕组等价地由励磁电感 12 和泄漏电感 13 表达。泄漏电感 13 和电流共振电容器 14 构成串联共振电路。
泄漏电感 13 可以与变压器 11 分开地配置。电压共振电容器 10 与低侧 FET 9 并 联连接。
变压器 11 的二次绕组由分别具有不同的相位的两个线圈形成， 该两个线圈中的 一个被缠绕为对于一次绕组产生共模电压， 该两个线圈中的另一个被缠绕为对于一次绕组 产生反相电压。由二极管 15A、 二极管 15B 和平滑电容器 16 构成的整流和平滑电路以及负 载电阻器 17( 表示连接的负载 ) 连接到变压器 11 的二次绕组。
该整流和平滑电路对于在变压器 11 的二次绕组中感应的电压 ( 接通 / 关断 (ON/ OFF) 控制的脉冲电压 ) 进行全波整流和平滑化， 以向负载电阻器 17 输出 DC 输出电压 Vout。
DC 输出电压 Vout 被输入到分路调节器 19 中的误差放大器。 误差放大器比较 Vout 与基准电压， 并且将与检测到的误差的值对应的误差信号供给到光耦合器 21。在一次绕组 和二次绕组之间的绝缘被维持的情况下， 光耦合器 21 将误差信号从二次绕组反馈回一次 绕组。 电阻器 20 是被插入以限制供给到光耦合器 21 中的作为发光元件的发光二极管 (LED) 的电流的限制电阻器。
控制电路 7 根据流过作为光耦合器 21 的受光元件的光电晶体管的电流的值改变 结合到控制电路 7 中的振荡器 ( 未示出 ) 的振荡频率。当振荡器的振荡频率改变时， 高侧 FET 8 和低侧 FET 9 的开关频率改变， 使得从一次绕组传送到二次绕组的能量的量也改变。
作为结果， 从二次绕组输出的 DC 输出电压 Vout 的值被可变地控制。控制电路 7 使高侧 FET 8 和低侧 FET 9 的各栅极端子具有不被施加电压的时段 ( 停止时间 ) 以控制电 压， 并且， 控制 FET 8 和 9 两者交替接通 / 关断而禁止两者同时接通。
在这种电流共振型开关电源装置中， 控制电路 7 执行控制， 使得随着来自二次绕 组的 DC 输出电压 Vout 下降， 开关频率减小。 因此， 传送到二次绕组的能量的量增加。 相反， 当二次绕组的 DC 输出电压 Vout 上升时， 控制电路 7 控制开关频率增加， 以减少传送到二次
绕组的能量的量。
图 6B 示出图 6A 中的变压器的一次绕组侧的共振电路部分的细节。如图 6B 所示， 高侧 FET 8 包含寄生二极管 ( 或体二极管 (body diode))D1， 并且， 低侧 FET 9 包含寄生二 极管 ( 或体二极管 )D2。
图 7A 示出图 6B 中的电路的操作波形。在图 7A 和图 7B 中， 符号 VQ1gs 表示用于 驱动高侧 FET 8 的栅极信号， 符号 VQ2gs 表示用于驱动低侧 FET 9 的栅极信号， 符号 IQ1 表 示流过高侧 FET 8 的电流， 符号 IQ2 表示流过低侧 FET 9 的电流， 符号 Ires 表示流过共振 电路的电流， 并且符号 Vcr 表示电流共振电容器 14 的两端之间的电压。
首先， 将参照图 7A 描述电路的在其输入电压和负载电流被稳定的状态 ( 稳定时 间 ) 下的操作。在高侧 FET 8 为 ON 并且低侧 FET 9 为 OFF 的时段 A 中， 电流从高侧 FET 8 经由泄漏电感 13 流到电流共振电容器 14。
能量经由变压器 11 的一次绕组的励磁电感 12 和泄漏电感 13 被存储于电流共振 电容器 14 中， 因此， 在电流共振电容器 14 的两端之间施加的电压上升。
然后， 在高侧 FET 8 和低侧 FET 9 均为 OFF 的停止时间段 B 中， 电流从低侧 FET 9 的体二极管 2 流到泄漏电感 13， 再到电流共振电容器 14。
通过在电流流过体二极管 D2 时接通低侧 FET 9， 实现零电压开关 ( 以下， 称为ZVS)。 然后， 在高侧 FET 8 为 OFF 并且低侧 FET 9 为 ON 的时段 C 中， 对于电流共振电容 器 14 的充电继续， 并且， 当存储于泄漏电感 13 中的能量的排放结束时， 共振电流的方向改 变， 使得电流从电流共振电容器流到泄漏电感 13， 再到低侧 FET 9。此时， 电流共振电容器 14 的电压下降。
然后， 在停止时间段 D( 与时段 B 类似， FET 8 和 9 均为 OFF 的时段 ) 中， 电流从电 流共振电容器 14 流到泄漏电感 13， 再到体二极管 D1。通过在电流流过体二极管 D1 时接通 高侧 FET 8， 实现 ZVS。
如上所述， 在稳定 ( 稳态 ) 操作时， 泄漏电感 13 和电流共振电容器 14 实施共振操 作， 以可变地控制 FET 8 和 9 的开关频率。作为结果， 供给到变压器 11 的一次绕组的电压 改变， 以可变地控制传送到二次绕组的能量。
下面， 将描述电压改变之后的低输入电压和大负载电流下的操作。在常规的电流 共振型开关电源装置中， 当输入共振电路内的电压 (Vdc) 低并且负载电阻器 17 的电阻小 ( 负载电流大 ) 时， 共振电路的驱动频率远低于共振电路的共振频率。
此时， 产生流经高侧 FET 8 和低侧 FET 9 的体二极管 D1 和 D2 的贯通电流， 由此损 害高侧 FET 8 和低侧 FET 9。存在 FET 可能依赖于贯通电流的大小被破坏的可能性。
下面将参照图 7B 描述产生该贯通电流时的操作波形。在图 7B 中的点 E 处， 假定 高侧 FET 8 为 ON 并且低侧 FET 9 为 OFF。此时， 电流从高侧 FET 8 流到泄漏电感 13， 再到 电流共振电容器 14， 因此， 电流共振电容器 14 的电压逐渐增加。
然后， 控制电路 7 根据通过光耦合器 21 反馈的来自二次绕组的信息在点 F 处关断 高侧 FET 8 并保持低侧 FET 9OFF。 由于控制电路 7 以比共振电路的共振频率低的频率驱动 FET 8 和 9， 因此， 存储于泄漏电感 13 中的能量的排放在时段 F ～ G 中结束， 然后共振电流 的方向改变。
此时， 电流从电流共振电容器 14 流到泄漏电感 13， 再到高侧 FET8 的体二极管 D1。 在该停止时间段 (F ～ G) 之后， 低侧 FET 9 在点 G 被接通。电流继续从电流共振电容器 14 流到泄漏电感 13， 再到高侧 FET 8 的体二极管 D1。
因此， 当低侧 FET 9 在点 G 被接通时， 在直至体二极管 D1 中的载流子耗尽的时段 中， 贯通电流流动， 使得在体二极管 D1( 逆回复 ) 到低侧 FET 9 的路径中电源 Vdc 和地短路。
单位时间的该贯通电流的变化量 ( 斜率 ) 大。即， 过量电流瞬时流动。因此， FET 8 和 9 中的寄生晶体管被接通， 使得过量的负载被施加到 FET 8 和 9 上， 并且， FET 有时可能 被破坏。
日本专利申请公开 No.2005-198457 讨论了用于解决此关于贯通电流的流动的问 题的方法。根据日本专利申请公开 No.2005-198457 的电流共振型开关电源装置检测在开 关元件 (FET) 的体二极管中流动的电流， 并且控制开关元件在电流在体二极管中流动的时 段中不接通或关断。
作为另一解决方法， 根据日本专利申请公开 No.2007-006614， 通过检测在用作开 关元件的 FET 的漏极和源极之间施加的电压以检测共振电流的方向来控制开关操作， 由此 保持 FET 的 OFF 时段。
但是， 在根据日本专利申请公开 No.2005-198457 的开关电源装置中， 在电流流过 体二极管的时段中， FET 的开关状态被保持。因此， 当 FET 过载、 直至向二极管的电流流动 停止时， 高侧 FET 和低侧 FET 继续为 OFF 以降低输出电压。在这种状态下， 当负载条件改变 时不能获得足够的输出。
在日本专利申请公开 No.2007-006614 中讨论的开关电源装置中， 在 FET 被关断之 后， 由于 FET 的该开关之后的振铃 (ringing)， 出现在 FET 的漏极和源极之间施加的电压保 持不稳定的时段。作为结果， 检测的电压的精度在电压不稳定的时段中不高， 因此， 有时不 能准确地捕获共振电流的方向。 发明内容
本发明针对如下这样的电流共振型开关电源装置， 该电流共振型开关电源装置被 配置用于即使当负载变化时也准确地检测共振电流以防止贯通电流流动并确保稳定的输 出电压。
根据本发明的一个方面， 一种开关电源装置包括 ： 变压器 ； 开关单元， 在所述开关 单元中第一开关单元和第二开关单元串联连接 ； 变压器的一次绕组， 连接在所述开关单元 的第一开关单元和第二开关单元之间 ； 电容元件， 连接在所述一次绕组和第二开关单元之 间； 以及控制单元， 被配置用于交替驱动第一开关单元和第二开关单元， 其中， 所述控制单 元检测所述电容元件的电压的变化量， 并且， 根据检测结果， 控制第一开关单元和第二开关 单元的驱动。
根据本发明的另一方面， 一种具有被配置用于在图像承载部件上形成图像的图像 形成单元的图像形成装置包括 ： 控制单元， 被配置用于控制所述图像形成单元的图像形成 操作 ； 驱动单元， 被配置用于驱动所述图像形成单元 ； 以及开关电源， 被配置用于向所述控 制单元或所述驱动单元供给电力， 其中， 所述开关电源包含 ： 变压器 ； 开关单元， 在所述开 关单元中第一开关单元和第二开关单元串联连接 ； 变压器的一次绕组， 连接在第一开关单元和第二开关单元之间 ； 电容元件， 连接在所述一次绕组和第二开关单元之间 ； 以及控制 单元， 被配置用于交替驱动第一开关单元和第二开关单元， 并且其中， 所述控制单元检测所 述电容元件的电压的变化量， 并且， 根据检测结果， 控制第一开关单元和第二开关单元的驱 动。
参照附图从示例性实施例的以下的详细描述， 本发明的其它特征和方面将变得清 楚。 附图说明 包含于说明书中并构成其一部分的附图示出本发明的示例性实施例、 特征和方 面， 并与描述一起用于解释本发明的原理。
图 1A 和图 1B 是根据本发明的第一示例性实施例的电源电路的电路图。
图 2 示出根据本发明的第一示例性实施例的电源电路的操作波形。
图 3 是根据本发明的第二示例性实施例的电源电路的电路图。
图 4 示出根据本发明的第二示例性实施例的电源电路的操作波形。
图 5 是根据本发明的第二示例性实施例的电源电路的电路图。
图 6A 和图 6B 是常规的电源电路的电路图。 图 7A 和图 7B 是示出常规电路的操作波形的示图。 图 8A 和图 8B 示出根据本发明的电源电路的应用例子。具体实施方式
以下将参照附图详细描述本发明的各种示例性实施例、 特征和方面。
以下描述的示例性实施例仅是本发明的例子， 但决不将本发明的技术范围仅限于 这些示例性实施例。
为了解决上述的问题， 将通过使用以下的示例性实施例描述本发明的特定配置。
以下将描述根据第一示例性实施例的电流共振型电源装置。图 1A 示出半桥型电 流共振型电源装置。参照图 1A， 来自商用 AC 电源 1 的电流通过全波整流电路 2 被整流， 并 且被输出到平滑电容器 3。
平滑电容器 3 将全波整流电压平滑化以获得 DC 输出电压 Vdc。控制电路 7 根据由 光耦合器 21 输入的信号控制用于驱动用作第一开关单元的 MOSFET 8 和用作第二开关单元 的 MOSFET 9 的驱动频率。
在电流共振型开关电源装置中， 这两个开关元件被串联连接， 以控制在变压器的 一次绕组中流动的共振电流的方向。以下， 高侧 MOSFET 8 和低侧 MOSFET 9 分别被称为高 侧 FET 8 和低侧 FET 9 或 FET 8 和 FET 9。
这些 FET 8 和 FET 9 被控制以交替地接通 / 关断。电压共振电容器 10 与低侧 FET 9 的漏极端子和源极端子连接。绝缘变压器 11 由一次绕组 ( 励磁电感 )12 和泄漏电感 13 所构成的等价电路表达。
电流共振电容器 14 作为电容元件与泄漏电感 13 串联连接， 以配置以预定的共振 频率共振的串联共振电路。
二极管 15A 和 15B 将在变压器的二次绕组中产生的电压整流， 并且， 电容器 16 将通过二极管 15A 和 15B 整流的电压平滑化。二次绕组还包含负载电阻器 17( 表示输出目标 负载 )。
分路调节器 19 比较来自二次绕组的 DC 输出电压 Vdc 与在其中设定的基准电压， 并且， 输出与基准电压和 DC 输出电压 Vdc 之间的误差对应的电流。光耦合器 21 将由分路 调节器 19 输出的与误差对应的信号作为反馈信息传送到一次绕组侧的控制电路 7。
图 1B 是示出控制电路 7 的框图。参照图 1B， 缓冲器 35 根据计时器 43 的输出取入 电流共振电容器 14 的电压 Vcr， 并且存储它。 希望在计时器 43 中设定的值为基于电流共振 电容器 14 和变压器 11 的泄漏电感 13 确定的足够短的值。
存储单元 36 存储缓冲器 35 的电压值， 使得之前一次取入的电流共振电容器 14 的 电压 Vcr 被保持。差值计算单元 37 计算缓冲器 35 和存储单元 36 之间的值的差值。比较 器 39 将差值计算单元 37 的输出值 ΔVcr 与设定单元 38 的阈值进行比较。
来自比较器 39 的输出信号 VcrST 检测到电流共振电容器 14 的电压 Vcr 的变化量 减少 ( 低于设定的阈值 )， 然后， 信号逻辑改变。根据第一示例性实施例的配置， 设定单元 38 的阈值被设定为检测到 Vcr 的变化减少。
振荡器 32 根据光耦合器 21 的反馈信息改变其振荡频率。计时器比较单元 42 将 振荡器 32 的振荡周期与周期设定单元 40 的设定值 ( 预定的阈值 ) 进行比较。 当振荡周期增加 ( 超过其设定值 ) 时， 计时器比较单元 42 输出高电平信号 ( 以下， 称为 H 电平信号 )。当输出 H 电平信号时， 开关 41 被接通， 使得 VcrST 与栅极驱动器 31 连 接。
在栅极驱动器 31 中， 其输出单元 46 基于振荡器 32 的输出驱动高侧 FET 8 和低侧 FET 9 的栅极。 表示这两个 FET 的栅极的驱动状态的 GateST 信号 44 与高侧 FET 8 的 VQ1gs 信号的下降同步地变为低电平， 并与低侧 FET 9 的 VQ2gs 信号的下降同步地变为高电平。
切换确定单元 45 监视 VcrST 信号和 GateST 信号的状态， 并当周期 ST 处于高电平 并且 VcrST 信号比 GateST 信号更早地被切换时， 强制切换输出单元 46 的输出。
下面， 将参照图 2 的定时图描述图 1A 中的电源电路的操作。图 2 的时序图示出直 到负载电流从稳态状况上升的信号的状态。
在时间 J 之后， 负载电流增加， 然后， 负载电流在时间 M 和 N 之间的时段中达到最 大， 并且在时间 N， 实施第一示例性实施例的特征操作。符号 VQ1gs 和 VQ2gs 分别表示高侧 FET 8 和低侧 FET 9 的栅极驱动电压。符号 IQ1 和 IQ2 分别表示高侧 FET 8 和低侧 FET 9 的漏极电流。符号 Ires 表示流过共振电路的共振电流， 并且符号 Vcr 表示电流共振电容器 14 的电压。
符号 ΔVcr 表示电流共振电容器 14 的每单位时间的电压变化量。符号 VcrST 表 示根据 ΔVcr 和上述的阈值之间的比较结果反转的信号。当 VcrST 被切换到 H 电平时， 它 表示 ΔVcr 的减小量已减少。
当 VcrST 被切换到低电平 ( 以下， 称为 L 电平 ) 时， 它表示 ΔVcr 的增加量已减少。 控制电路 7 通过检测到电流共振电容器 14 的每单位时间的电压变化量 ΔVcr 已减少来预 测共振电流的方向的切换。
GateST 是与高侧 FET 8 和低侧 FET 9 的栅极驱动电压的下降同步切换的信号。 通 过测量 FET 8 或 FET 9 保持 ON 的时段， 获得周期计时器值 ( 由上述的计时器 43 计数 )。
当周期计时器值满足周期设定值时， 用作确定单元的计时器比较单元 42 将其输 出 ( 周期 ST) 切换到 H 电平。当 FET 8 或 FET 9 被关断时， 计时器 43 的计数值被复位。
控制电路 7 根据 GateST 和 VcrST 的状态切换栅极强制切换信号。当周期 ST 变为 H 电平时， 控制电路 7 确定频率比预定频率低。 在这此状态下， 当在切换 GateST 的逻辑之前 切换 VcrST 的逻辑时， 控制电路 7 将栅极强制切换信号变为 H 电平。
以下将描述伴随时间经过的电路操作。 在时间 I， 控制电路 7 关断高侧 FET 8 并且 接通低侧 FET 9。根据光耦合器 21 的反馈信息， 控制电路 7 在从时间 I 到时间 J 的时段中 保持开关的状态 (FET 8 OFF 且 FET 9 ON)。
在从时间 I 到时间 J 的时段中， 流过共振电路的共振电流在两种状态之间转变。 首 先， 电流从变压器 11 流到电流共振电容器 14， 再到低侧 FET 9， 使得电流共振电容器 14 的 电压上升。随后， 当存储于变压器 11 中的能量被释放时， 共振电流的方向反转。
共振电流从电流共振电容器 14 流到变压器 11， 再到低侧 FET 9， 使得电流共振电 容器 14 的电压 Vcr 逐渐下降。当开关的状态 (FET 8ON 且 FET 9 OFF) 被保持时， 计时器 43( 周期计时器值 ) 继续计数。
在由控制电路 7 确定的低侧 FET 9 的 ON 时间逝去 (elapse) 时的时间 J， 控制电路 7 关断低侧 FET 9， 以形成直到时间 K 的停止时间。另外， 周期计时器的计数被复位。在从 时间 J 到时间 K 的时段， 共振电流从电流共振电容器 14 流到变压器 11， 再到高侧 FET 8 的 体二极管， 使得电流共振电容器 14 的电压 Vcr 继续减小。 在该间隔中， 当电流共振电容器 14 的电压 Vcr 下降时， 共振电流逐渐减小以接近 零。 随着共振电流的减小， 电流共振电容器 14 的电荷转移量减小， 因此， 电流共振电容器 14 的每单位时间的电压变化 ΔVcr 减小。
当 ΔVcr 的值超出设定的阈值 VcrH 时， 控制电路 7 将 VcrST 切换到 H 电平。 然后， 控制电路 7 在时间 K 接通高侧 FET 8。此时， 电流正流过高侧 FET 8 的体二极管 D1。当 FET 8 在这种状况下被接通时， 可以实现 ZVS。
根据来自光耦合器 21 的反馈信息， 控制电路 7 在预定的时间段中保持上述的开关 状态 (FET 8 ON 且 FET 9 OFF)。负载电流与从时间 I 到时间 J 的时段相比增加以降低驱动 频率， 因此， 开关状况的保持时间变得在从时间 K 到时间 L 的时段中比在从时间 I 到时间 J 的时段中长。
在时间 K 到时间 L 的时段中， 电流在两种状态之间转变。首先， 共振电流从电流共 振电容器 14 流到变压器 11， 再到高侧 FET 8， 使得电流共振电容器 14 的电压 Vcr 继续减小。 当存储于电流共振电容器 14 中的能量被释放时， 共振电流的方向反转， 使得共振电流从高 侧 FET 8 流到变压器 11， 再到电流共振电容器 14。
电流流入电流共振电容器 14， 使得该电容器的电压 Vcr 逐渐上升。当开关的状态 (FET 8 ON 且 FET 9 OFF) 被保持时， 计时器 43( 周期计时器值 ) 继续计数。
在由控制电路 7 确定的高侧 FET 8 的 ON 时间逝去时的时间 L， 控制电路 7 关断高 侧 FET 8， 以形成直到时间 M 的停止时间。计时器 43 的计数值 ( 周期计时器值 ) 在其在时 间 L 被复位之前满足其设定值， 周期 ST 变为 H 电平， 指示周期 ST 已增加超过预定的周期。
在时间 L 到时间 M 的时段中， 电流从变压器 11 流到电流共振电容器 14， 再到低侧 FET 9 的体二极管， 使得电流共振电容器 14 的电压 Vcr 上升。随着电流共振电容器 14 的电
压 Vcr 上升， 共振电流 Ires 逐渐减小以接近零。
随着共振电流 Ires 减小， 电流共振电容器 14 中的电荷转移量减小， 使得电流共振 电容器 14 的每单位时间的电压变化 ΔVcr 减少。当 ΔVcr 低于设定的阈值时， 控制电路 7 将 VcrST 切换为 L 电平。
在时间 M， 控制电路 7 接通低侧 FET 9。此时， 电流流过低侧 FET9 的体二极管 D1。 当 FET 在该状况下被接通时， 实现 ZVS。
根据来自光耦合器 21 的反馈信息， 控制电路 7 保持上述的开关状态 (FET 8 ON 且 FET 9 OFF)。负载电流与时间 K 到时间 L 的时段相比增加， 以降低驱动频率， 因此， 开关状 况的保持时间变得在时间 M 到时间 N 的时段中比在时间 K 到时间 L 的时段中长。
在时间 M 到时间 N 的时段中， 共振电流在两种状态之间转变。首先， 共振电流从变 压器 11 流到电流共振电容器 14， 再到低侧 FET 9， 使得电流共振电容器 14 的电压 Vcr 继续 上升。当存储于变压器 11 中的能量被释放时， 电流的方向反转。
共振电流从电流共振电容器 14 流到变压器 11， 再到低侧 FET 9， 使得电流共振电 容器 14 的电压 Vcr 逐渐下降。当开关的状态 (FET 8ON 且 FET 9 OFF) 被保持时， 计时器 43( 周期计时器值 ) 继续计数。
在由来自光耦合器 21 的反馈信息确定的低侧 FET 9 的 ON 时间逝去时的时间 N′， 控制电路 7 尝试关断低侧 FET 9。另一方面， 由于周期计时器值与其周期设定值一致直到 时间 N 被到达， 因此， 周期 ST 保持 H 电平。此后， 随着共振电流减小， 值 ΔVcr 减小， 并且， ΔVcrST 信号切换到 H 电平。
控制电路 7 监视 GateST 信号和 VcrST 信号， 并且检测到周期 ST 处于 H 电平并且 VcrST 信号的切换比 GateST 信号的切换早。然后， 控制电路 7 在时间 N 之前强制切换栅极 驱动信号。
在时间 N′， 控制电路 7 强制关断低侧 FET 9。 在预定停止时间逝去之后， 高侧 FET 在时间 O 被接通。在时间 O， 共振电流从电流共振电容器 14 流到变压器 11， 再到高侧 FET 8 的体二极管 D1。当高侧 FET 8 在该定时被接通时， 可以实现 ZVS。
根据第一示例性实施例， 如上所述， 电流共振电容器的电压的变化被监视以控制 高侧 FET 和低侧 FET 的操作。因此， 能够抑制在负载电流增加时可能流过 FET 和二极管的 贯通电流。作为结果， 可以避免可施加到 FET 的应力以防止 FET 被破坏， 并且可进一步提高 开关操作的可靠性。
根据第二示例性实施例， 包含第一示例性实施例的控制电路的一次侧的电路由模 拟电路配置。 对于与第一示例性实施例重复的部分， 由于它们以相同的方式操作， 因此它们 的描述被省略。
图 3 示出作为半桥型转换器的第二示例性实施例的电路配置。特别地， 图 3 示出 作为本发明的特征部分的变压器的一次侧的电流共振电路部分的详细配置。 除共振电路单 元以外， 在图 1 所示的变压器的二次侧的输入单元和输出单元的方面， 第二示例性实施例 的电路配置与第一示例性实施例类似。
如图 3 所示， 包括控制电路 49。电阻器 50 和 51 将电流共振电容器 14 的电压 Vcr 分压。假定施加到电阻器 50 和 51 之间的连接点的电压是监视电压 Vd。该电路的灵敏度可 根据电阻器 50 和 51 之间的电阻的比改变。器件 52 至 60 形成用于检测电流共振电容器 14 的电压 Vcr 的上升的电路。该电 路包含 NPN 晶体管 52、 电阻器 55 和 58、 电容器 54 和 57。电容器 54 在电流共振电容器 14 的电压 Vcr 的上升过程中被充电。
该电路还包含 NPN 晶体管 56、 恒流源 59 和比较器 60。当 NPN 晶体管 56 导电时， 电容器 54 上的电荷被放电。恒流源 59 将电容器 57 充电直到预定的电压 VrH。比较器 60 将电容器 57 的电压 Vr 与预定值 Vref1 进行比较， 并且将其比较结果输出到栅极驱动器 31。
器件 61 至 66 形成用于检测电流共振电容器 14 的电压 Vcr 的下降的电路。当电 流共振电容器 14 的电压 Vcr 下降时 PNP 晶体管 61 导电， 以将电容器 63 上的电荷放电。该 电路还包含电阻器 62 和 64、 恒流源 65 和比较器 66。恒流源 65 将电容器 63 充电直到预定 的电压 VfH， 并且， 比较器 66 将电容器 63 的电压 Vf 与预定值 Vref2 进行比较， 并且将比较 结果输出到栅极驱动器 31。
下面， 将基于图 4 所示的时序图以时序的方式描述根据第二示例性实施例的电路 操作。参照图 4， 负载电流在时间 Q 之后增加， 并且负载电流在时间 T 和时间 U 之间的时段 中达到最大， 并且， 在时间 U 实施第二示例性实施例的特征操作。
符号 VQ1gs 和 VQ2gs 分别表示高侧 FET 8 和低侧 FET 9 的栅极驱动电压。符号 IQ1 和 IQ2 分别表示高侧 FET 8 和低侧 FET 9 的漏极电流。符号 Ires 表示流过共振电路的 共振电流， 并且符号 Vcr 表示电流共振电容器 14 的电压。 符号 Vd 表示电阻器 50 和 51 之间的连接点处的电压， 并且表示与 Vcr 的变化成比 例的偏移 (displacement)。 控制电路 49 将复位信号切换到高电平， 并且将电容器 54 放电。 当 Vd 超过晶体管 52 的 Ve( 发射极电压 )+Vb( 基极和发射极之间的电压 ) 时， 晶体管 52 导 电。
当 Vd 上升以保持 Vbe 时， 晶体管 52 可继续导电。 此时， 电荷从电容器 57 移动到电 容器 54， 使得电容器 57 的电压 Vr 下降。当监视电压 Vd 变得小于晶体管 52 的 Ve+Vbe 时， 晶体管 52 逐渐转变到非导通状态。
另一方面， 当监视电压 Vd 变得低于 VfH-Vbe 时， 晶体管 61 导电， 并且， 当 Vd 超过 Vf-Vbe 时， 晶体管 61 逐渐变为非导通状态。符号 Vr 表示电容器 57 的电压值并且符号 Vf 表示电容器 63 的电压值。符号 Vout1 表示比较器 60 的输出， 并且， 符号 Vout2 表示比较器 66 的输出。
复位信号驱动晶体管 56 并且其逻辑与低侧 FET 9 的栅极电压波形同步地被切换。 当低侧 FET 9 为 ON 时， 复位信号变为高电平， 使得电容器 54 上的电荷被放电。
在图 4 中， 在点 P， 控制电路 49 使高侧 FET 8 保持 OFF 并且使低侧 FET 9 接通。根 据来自光耦合器 21 的反馈信息， 控制电路 7 在时间 P 到时间 Q 的时段中保持上述的开关状 态 ( 高侧 FET 8 OFF 并且低侧 FET 9 ON)。
然后， 在时间 P 到时间 Q 的时段中， 流过共振电路的电流在两种状态之间转变。首 先， 共振电流 Ires 从变压器 11 流到电流共振电容器 14， 再到低侧 FET 9， 使得电流共振电 容器 14 的电压上升。
当存储于变压器 11 中的能量被释放时， 共振电流的方向反转。共振电流 Ires 从 电流共振电容器 14 流到变压器 11， 再到低侧 FET 9， 使得电流共振电容器的电压 Vcr 逐渐 下降。同时， 监视电压 Vd 也改变。
当监视电压 Vd 下降以低于 VfH-Vb 时， 晶体管 61 将电容器 63 的电荷放电。然后， 监视电压 Vd 继续减小， 因此， 晶体管 61 继续导电。作为结果， Vf 减小。
当 Vd 的变化减小时， 晶体管 61 不能保持晶体管 61 的 Vbe， 使得晶体管 61 不能充 分地导电。Vf 的电势由于基于来自恒流源 65 的电流的充电电流而逐渐上升。
此后， 当晶体管 61 被关断时， 监视电压 Vd 上升直到预定的电压 VfH。当比较器 61 的输出 Vout2 超过比较器 66 的另一输入 Vref2 时， 输出 Vout2 反转。
在由控制电路 49 确定的低侧 FET 9 的 ON 时间逝去时的时间 Q， 控制电路 49 关断 低侧 FET 9， 形成直到时间 R 的停止时间。在时间 Q 到时间 R 的时段中， 共振电流 Ires 从电 流共振电容器 14 流到变压器 11， 再到高侧 FET 8 的体二极管， 使得共振电容器的电压 Vcr 减小。
在该间隔中， 当电流共振电容器 14 的电压 Vcr 下降时， 共振电流 Ires 逐渐减小以 接近零。此后， 控制电路 49 在时间 R 接通高侧 FET8。此时， 电流流过高侧 FET 8 的体二极 管 D1。当 FET 8 在该状况下被接通时， 可以实现 ZVS。
根据来自光耦合器 21 的反馈信息， 控制电路 49 在预定的时间段中保持上述开关 状态 ( 高侧 FET 8 ON 且低侧 FET 9 OFF)。负载电流与时间 P 到时间 Q 的时段相比增加以 降低驱动频率， 因此， 开关状况的保持时间变得在时间 R 到时间 S 的时段中比在时间 P 到时 间 Q 的时段中长。 在时间 R 到时间 S 的时段中， 共振电流 Ires 在两种状态之间转变。首先， 共振电 流 Ires 从电流共振电容器 14 流到变压器 11， 再到高侧 FET 8， 使得电流共振电容器 14 的 电压 Vcr 继续减小。当存储于电流共振电容器 14 中的能量被释放时， 共振电流 Ires 的方 向反转。
共振电流 Ired 从高侧 FET 8 流到变压器 11， 再到电流共振电容器 14， 使得电流共 振电容器 14 的电压 Vcr 逐渐上升。监视电压 Vd 与电流共振电容器 14 的电压 Vcr 同步地 改变。当监视电压 Vd 变得比电容器 54 的电势 +Vbe 高时， 晶体管 52 导电并且将电容器 57 的电荷放电。
当监视电压 Vd 继续上升时， 晶体管 52 继续导电。作为结果， Vr 减小。当 Vr 下降 到低于 Vref1 时， 比较器 60 的输出 Vout1 反转为低电平。当通过 Vd 的上升偏移减小时， 晶 体管 52 不能充分地导电。
由于基于来自恒流源 65 的电流的充电电流增加， 因此， Vr 的电势逐渐上升。当晶 体管 52 被关断时， Vr 上升直至预定的电压 VrH。当比较器 60 的输出 Vout1 超过比较器 60 的另一输入 Vref1 时， 输出 Vout1 反转为高电平。
在由控制电路 49 确定的高侧 FET 8 的 ON 时间逝去时的时间 S， 控制电路 49 关断 高侧 FET 8 以形成直到时间 T 的停止时间。
在时间 S 到时间 T 的时段中， 共振电流 Ires 从变压器 11 流到电流共振电容器 14， 再到低侧 FET 9 的体二极管， 使得电流共振电容器 14 的电压 Vcr 上升。随着电流共振电容 器 14 的电压 Vcr 上升， 共振电流 Ires 逐渐减小。
在时间 T， 控制电路 49 接通低侧 FET 9。此时， 电流正流过低侧 FET 9 的体二极管 D1。当低侧 FET 9 在该状况下被接通时， 实现 ZVS。
在时间 T， 控制电路 49 接通低侧 FET 9 并且关断高侧 FET 8。控制电路 49 根据反
馈信息保持开关状况 ( 低侧 FET 9 ON 且高侧 FET 8OFF)。负载电流与时间 R 到时间 S 的时 段相比增加以降低驱动频率， 因此， 开关状况的保持时间变得在时间 T 到时间 U 的时段中比 在时间 R 到时间 S 的时段中长。
在时间 T 到时间 U 的时段中， 共振电流在两种状态之间转变。首先， 共振电流从变 压器 11 流到电流共振电容器 14， 再到低侧 FET 9， 使得电流共振电容器 14 的电压 Vcr 继续 上升。当存储于变压器 11 中的能量被释放时， 电流的方向反转。
共振电流从电流共振电容器 14 流到变压器 11， 再到低侧 FET 9， 使得电流共振电 容器的电压逐渐下降。Vd 也与电流共振电容器 14 的电压 Vcr 同步地改变。
当监视电压 Vd 下降以低于 VfH-Vbe 时， 晶体管 61 导电以将电容器 63 的电荷放电。 当 Vf 变得低于作为比较器 66 的另一输入的 Vref2 时， 比较器 66 的输出 Vout2 反转到低电 平。此后， Vd 继续减小， 因此， 晶体管继续导电。作为结果， Vf 减小。
当 Vd 的偏移减小时， 晶体管 61 变得不能充分地导电。 由于来自恒流源 65 的电流， Vf 的电势逐渐上升。当晶体管 61 被关断时， Vf 上升直到预定的电压 VfH。此时， 当比较器 61 的输出 Vout2 超过比较器 66 的另一输入 Vref2 时， 输出 Vout2 反转为高电平。
不迟于由控制电路 49 确定的 ON 时间逝去时的时间 U′， Vout2 变为高电平。如果 可以保持 ZVS， 那么， 在 VQ2gs 关断之后， Vout2 变为高电平。另一方面， 在时间 U， 在 VQ2gs 为 ON 的同时， Vout2 变为高电平。该状态被栅极驱动器 31 检测到， 使得 VQ2gs 被强制关断。 如图 5 所示， 栅极驱动器 31 的内部由 AND 电路 67、 具有使能 (enable) 输入的缓冲 器 68、 低侧栅极关断 (gate off) 电路 69 和栅极输出电路 70 构成。对于高侧 FET 8 的栅极 也设置类似的电路配置。具有使能输入的缓冲器 68 在 Vout2 的输出下降时被启用， 并且在 VQ2gs 下降时被禁用。
当在 VQ2gs 被关断之前 Vout2 变为高电平时， AND 电路 67 的输出变为高电平。此 时， 低侧栅极关断电路 69 操作以输出低侧栅极关断信号， 并且， FET 9 的栅极输出被强制为 OFF。
在时间 U′， 控制电路 49 通过栅极驱动器的操作关断低侧 FET 9。在预定时段的 停止时间逝去之后， 高侧 FET 8 在时间 V 被接通。在时间 V， 共振电流 Ires 从共振电容器 14 流到变压器 11， 再到高侧 FET 8 的体二极管。通过在该定时接通高侧 FET 8， 可以保持 ZVS。
即使当共振电路上的负载增加时， 上述的配置也使得 FET 能够根据电流共振电容 器 14 的电压的改变方向和两个 FET( 高侧 FET 和低侧 FET) 的驱动状况在不背离共振状况 的情况下被关断。作为结果， 可以防止贯通电流流过任何 FET。
< 开关电源装置的应用例子 >
以上在第一和第二示例性实施例中描述的电流共振型开关电源装置可被应用于 诸如激光束打印机、 复印机、 传真机的图像形成装置的低电压电源。 以下将描述电流共振型 开关电源装置的应用例子。
开关电源装置被应用于用于向图像形成装置的控制器或用作用于传输纸片材的 传输辊的驱动单元的马达供给电力的电源装置。
图 8A 示出作为图像形成装置的例子的激光束打印机的示意性配置。激光束打印 机 200 包括作为用作要在上面形成潜像的图像承载部件的感光鼓 211 的图像形成单元 210
和被配置用于使用调色剂将在感光鼓上形成的潜像显影的显影单元 212。
在感光鼓 211 上显影的调色剂图像被转印到从盒子 216 供给的用作记录介质的片 材 ( 未示出 ) 上， 被转印到片材上的调色剂图像通过定影装置 214 被定影， 然后， 纸被排出 到托盘 215 中。
图 8B 示出用作图像形成装置的控制单元的控制器及其的从开关电源装置到用作 驱动单元的马达的供电线。 上述的电流共振型开关电源装置可被应用于这样的低电压电源 装置， 该低电压电源装置向包含用于控制图像形成装置的中央处理单元 (CPU)310 的控制 器 300 和用作用于形成图像的驱动单元的马达 312 和 313 供给电力。
作为要被供给的电力， 控制器 300 被供给 3.3V， 并且马达被供给 24V。马达 312 驱 动用于传输纸片材的传输辊， 并且马达 313 驱动定影装置 214。
在诸如激光束打印机的图像形成装置中， 用于传输纸片材的电马达或用于驱动用 作图像形成单元的感光鼓和显影单元的马达上的负载可改变。 因此， 响应负载的这种变化， 需要从上述的开关电源装置向马达稳定地供给电力。
通过应用上述的电流共振型开关电源装置， 即使当负载改变时， 也可防止贯通电 流并且可供给稳定的电压。
以上在第一和第二示例性实施例中描述的电流共振型电源装置不仅可被应用于 图像形成装置， 而且可被应用于其它电子装置的低电压电源装置。
虽然已参照示例性实施例说明了本发明， 但应理解， 本发明不限于公开的示例性 实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的变更方式、 等同的结构 和功能。