一种SDH网络STM64帧头检测系统.pdf

摘要
申请专利号：	CN201110383402.0	申请日：	2011.11.28
公开号：	CN102404067A	公开日：	2012.04.04
当前法律状态：	驳回	有效性：	无权
法律详情：	发明专利申请公布后的驳回IPC(主分类):H04J 3/16申请公布日:20120404\|\|\|实质审查的生效IPC(主分类):H04J 3/16申请日:20111128\|\|\|公开
IPC分类号：	H04J3/16	主分类号：	H04J3/16
申请人：	曙光信息产业（北京）有限公司
发明人：	张磊; 窦晓光; 李旭; 李静; 张英文; 白宗元
地址：	100084 北京市海淀区水磨西街64号
优先权：
专利代理机构：	北京安博达知识产权代理有限公司 11271	代理人：	徐国文
PDF下载：	PDF下载

内容摘要

本发明提供了一种SDH网络STM-64帧头检测系统，其包括：光电转换电路、数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。本发明提供的SDH网络STM-64帧头检测系统，设计了从bit级到byte级的STM-64并行数据重排电路，比只使用bit级的重排电路节省了64倍的电路资源，通过控制寄存器即可完成帧头检测工作，节省了电路资源，降低了电路成本。

权利要求书

1：一种 SDH 网络 STM-64 帧头检测系统，其包括：光电转换电路，其特征在于，所述帧头检测系统包括：数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。2：根据权利要求 1 所述的帧头检测系统，其特征在于，所述数据时钟恢复监控电路产生电路复位信号 Rst1。3：根据权利要求 1 所述的帧头检测系统，其特征在于，所述帧重排序设备包括：光纤热插拔探测电路、 bit 检测电路、 bit 重排电路和 byte 重排电路；所述光纤热插拔探测电路分别与所述 bit 检测电路、所述 bit 重排电路和所述 byte 重排电路连接；所述 bit 检测电路、所述 bit 重排电路以及所述 byte 重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述 bit 检测电路与所述数据时钟恢复监控电路连接。4：根据权利要求 1 所述的帧头检测系统，其特征在于，所述帧头位置输出电路，产生对 STM-64 进行指针调整或进行有效载荷剥离的信息脉冲。5：根据权利要求 3 所述的帧头检测系统，其特征在于，所述光纤热插拔探测电路，产生局部复位信号 Rst0。6：根据权利要求 3 所述的帧头检测系统，其特征在于，所述 bit 检测电路设置 7 个寄存器 BitShift ；所述寄存器 BitShift 为 3bit，所述寄存器 BitShift 用于锁定探测到的 64bit 数据流中低 8bit 并行数据。7：根据权利要求 3 所述的帧头检测系统，其特征在于，所述 bit 重排电路设置 64bit 寄存器 BitAlignData。8：根据权利要求 3 所述的帧头检测系统，其特征在于，所述 byte 重排电路设置 8bit Bytels28Flag 寄存器；所述 byte 重排电路用于对所述寄存器 BitAlignData 的粗粒度进行重排。9：根据权利要求 3 所述的帧头检测系统，其特征在于，所述 8bitBytels28Flag 寄存器用于标记所述寄存器 BitAlignData 的值是否为 A2 字节。10：根据权利要求 1-10 所述的帧头检测系统，其特征在于，所述帧头检测系统使用型号为 lx130t 的 fpga 芯片。

说明书

一种 SDH 网络 STM-64 帧头检测系统
    【技术领域】
     本发明属于 SDH 网络通信领域，具体讲涉及一种 SDH 网络 STM-64 帧头检测系统。背景技术在 SDH 系统中， STM-64 数据 bit 流以帧的格式在网络中进行传输，若要对 STM-64 数据流中根据指针等信息剥离出有效负荷，必须首先对 STM-64 的帧进行边界处理，也就是找到此帧的起始位置和负载位置。
     在 STM-N 系统中，为了识别帧与帧之间的关系，定义了 A1、 A2 的定界字节字符，他们的值为 16 进制的 F6、 28 ； STM-64 帧定界字符的 A1、 A2 数量为连续的 64 个 A1 字符后跟随连续的 64 个 A2 字符。
     对于 STM-64 来说，目前其处理模式为：单根单模光纤接入，光信号速率为 9953.28Gbps，光信号通过高速串并转换装置转换成低速并行信号进行处理、帧头定界处理、指针处理、负荷处理等过程。
     总之， STM-64 数据流在经过时钟数据恢复电路、并串转换、串并转换、光纤插拔等因素的影响后，数据流中字节 bit 的组合是随意任意的。
     专利公开号为 US5132991A、名称为 “Frame error detection system” 的发明中已经披露了一种 SDH 系统帧头检测方法，能够测试出 OC-3 和 OC-12 的并行数据流，如 OC-3 时，检测数据流中有无 A1A2 来判断当前帧是否有效，但这种系统没有考虑到进来的数据边界是在什么位置的间题；
     专利号 ZL03139839.1、名称为 “光同步数字传输系统并行帧定位器的实现方法” 的发明披露了一种并行定界的方法，但其方法的比较依据为 8 个独立的比较器，而每个比较器为 5 个 8bit 的并行比较器，这会造成大量触发器的消耗。
     在现有技术中，测试装置对 64bit 数据流中只进行了 bit 级别的定界，此中方法的缺陷是使用了超过 64 个 64bit 的寄存器来存储中间值，带来了资源的极大浪费；有些检测方法是只检测 A1A2 边界的方式，但这种方法为考虑到帧加扰后出现 A1A2 的概率而导致帧头检测后无法实现正确帧的剥离的问题；而且现有的检测装置都未进行热插拔检测，如果此时帧头检测结果已经失效，但若还是遵循该检测结果，则关于 STM 帧的其他处理都是无效的。
     发明内容
     为克服上述缺陷，本发明提供了一种 SDH 网络 STM-64 帧头检测系统，能够检测字节 bit 组合具有完全随机性的 STM-64 数据流的帧头位置，且可减少寄存器、触发器的数量，降低系统的资源消耗。
     为实现上述目的，本发明提供一种 SDH 网络 STM-64 帧头检测系统，其包括：光电转换电路，其改进之处在于，所述帧头检测系统包括：数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。
     本发明提供的优选技术方案中，所述数据时钟恢复监控电路产生电路复位信号 Rst1。
     本发明提供的第二优选技术方案中，所述帧重排序设备包括：光纤热插拔探测电路、 bit 检测电路、 bit 重排电路和 byte 重排电路；所述光纤热插拔探测电路分别与所述 bit 检测电路、所述 bit 重排电路和所述 byte 重排电路连接；所述 bit 检测电路、所述 bit 重排电路以及所述 byte 重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述 bit 检测电路与所述数据时钟恢复监控电路连接。
     本发明提供的第三优选技术方案中，所述帧头位置输出电路，产生对 STM-64 进行指针调整或进行有效载荷剥离的信息脉冲。
     本发明提供的第四优选技术方案中，所述光纤热插拔探测电路，产生局部复位信号 Rst0。
     本发明提供的第五优选技术方案中，所述 bit 检测电路设置 7 个寄存器 BitShift ；所述寄存器 BitShift 为 3bit，所述寄存器 BitShift 用于锁定探测到的 64bit 数据流中低 8bit 并行数据。本发明提供的第六优选技术方案中，所述 bit 重排电路设置 64bit 寄存器 BitAlignData。
     本发明提供的第七优选技术方案中，所述 byte 重排电路设置 8bit Bytels28Flag 寄存器；所述 byte 重排电路用于对所述寄存器 BitAlignData 的粗粒度进行重排。
     本发明提供的第八优选技术方案中，所述 8bit Bytels28Flag 寄存器用于标记所述寄存器 BitAlignData 的值是否为 A2 字节。
     本发明提供的第九优选技术方案中，所述帧头检测系统使用型号为 lx130t 的 fpga 芯片。
     与现有技术比，本发明提供的一种 SDH 网络 STM-64 帧头检测系统，设计了从 bit 级到 byte 级的 STM-64 并行数据重排电路，比只使用 bit 级的重排电路节省了 64 倍的电路资源，通过控制寄存器即可完成帧头检测工作，节省了电路资源，降低了电路成本；而且能够检测字节 bit 组合具有完全随机性的 STM-64 数据流的帧头位置，采用 bit 级别到 byte 级别由细到粗的粒度调整 STM-64 的并行数据流；并且在有光纤热插拔或时钟数据恢复电路复位后进入正常工作状态后，可以进行帧头的重新搜索功能；再者，可根据光纤热插拔或 CDR 的状态重新进行数据的重排。
     附图说明
     图 1 为 SDH 网络 STM-64 帧头检测系统的结构示意图。具体实施方式
     如图 1 所述，所述 SDH 网络 STM-64 帧头检测系统，其包括：光电转换电路、数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。所述帧重排序设备包括：光纤热插拔探测电路、 bit 检测电路、 bit 重排电路以及 byte 重排电路；所述光纤热插拔探测电路分别与所述 bit 检测电路、所述 bit 重排电路以及所述 byte 重排电路连接；所述 bit 检测电路、所述 bit 重排电路以及所述 byte 重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述 bit 检测电路与所述数据时钟恢复监控电路连接。
     所述 bit 检测电路，定义 3bit 寄存器 BitShift[2 ： 0]，作用是锁定当前探测的 64bit 数据流中低 8bit 并行数据的内容，内容有八种情况， 16 进制内容为： F6、 ED、 DB、 B7、 6F、 DE、 BD、 7B，寄存器 BitShift 根据第一次探测到的低 8bit 并行数据内容将其值设置为十进制值从 0 到 7 八种，若检测到的值不在上述八种情况内， BitShift 进行 “加一” 工作；同时也就是流水工作，将 BitShift 值根据时钟节拍进行 5 次寄存工作，共需 5 个 3bit 位宽的寄存器存储单元 BitShiftDelay1Cycle、 BitShiftDelay2Cycle、 BitShiftDelay3Cycle、 BitShiftDelay4Cycle、 BitShiftDelay5Cycle、 BitShiftDelay6Cycle，目的是判断接下来的 6 个时钟周期的每周期寄存器值是否相等；加上 BitShift 寄存器，共 7 个单元两两单元之间进行比较，比较若相等，则将比较结果存储，共产生 7 个 1bit 存取单元 1stSameByte、 2stSameByte、 3stSameByte、 4stSameByte、 5stSameByte、 6stSameByte、 7stSameByte ；若存在 1stSameByte ＝ 2stSameByte ＝ 3stSameByte ＝ 4stSameByte ＝ 5stSameByte ＝ 6stSameByte ＝ 7stSameByte 1’ b1 的情况，则确定找到 A1 字节；之所以设计 7 个 BitShift 控制寄存器，是因为 64bit 位宽的 STH-64 帧头最多存在 8 个时钟周期，若第一个 A1 不在 64bit 的最低 8bit，则上诉电路最多可以找到 7 个周期相同的值。
     所述 bit 重排电路，定义一个 64bit 寄存器 BitAlignData，作用是根据之前寄存器 BitShiftDelay6Cycle 的下一周期寄存器 BitShiftDelay7Cycle 值并且存在 1stSameByte ＝ 2stSameByte ＝ 3stSameByte ＝ 4stSameByte ＝ 5stSameByte ＝ 6stSameByte ＝ 7stSameByte 1’ b1 的情况，则重新排列 STM-64 的 64bit 并行数据，排列电路采用 8 选一电路，将原始的 STM-64 的 64bit STM-64[63 ： 0] 流进行 bit 级别的组合，其中 STM-64Delay1Cycle 为原始 64bit 的一周期延迟寄存器。
     所述 byte 重排电路，上面提到的电路结构为细粒度的对 STM-64 调整，也就是 bit 级别的，但此时调整过的 BitAlignData 未必在 byte 级别上是对齐的，也就是 64bit 寄存器 qvBitAlignData 中， A2 的出现可能在 64bit 的任意 8bit 的起始位置，数据流 byte 重排电路就是完成对 BitAlign Data 粗粒度的重排；设置 8bit Bytels28Flag 寄存器，标记当前的 BitAlignData 值是否为 A2 字节也就是十六进制的 28， BitAlignData[7 ： 0] ＝ 28，则 Bytels28Flag[0] 置为 1，以此类推；将 Bytels28Flag 和寄存一周期后的寄存器 Bytels28FlagDelay1Cycle 值同时比较，若出现 Bytels28FlagDelay1Cycle ＝ 8 ′ hff&&Bytels28Flag ！＝ 8 ′ hff 的情况，则确定找到 A2 字节的边界，这时就需根据 Bytels28FlagDelay1Cycle 的值进行 BitAlignData 粗粒度也就是 byte 级别的调整。
     以上的 64bit 寄存器 ByteAlignData 即为经过 bit 级别和 byte 级别两重调整的帧对齐后的 STM-64 并行数据流；
     所述帧头位置信息输出电路，此电路的目的是方便 STM-64 系统进行指针调整、有效载荷剥离等使用的信息脉冲，根据 Bytels28FlagDelay1Cycle ＝ 8′ hff&&Bytels28Flag ！＝ 8′ hff 的条件而产生；所述光纤热插拔探测电路和数据时钟恢复监控电路，是为了确保在有热插拔光纤的动作和数据时钟恢复电路异常时而进行的以上电路重新工作的目的；当有光纤热插拔动作时，发明会根据装置接入部分是否有光而产生一个电路的局部复位信号 Rst0，本发明中的数据重排电路若发现 Rst0 有效后就进行电路复位动作，直至其失效后重新进行数据的两次重排；而数据时钟恢复监控电路和光纤热插拔探测电路的原理类似，若数据时钟恢复监控电路中输出的 CDR_Unlocked 信号为低，表明此时数据时钟恢复电路工作异常或未工作，则产生 Rst1，数据重排电路若发现 Rst1 有效后就进行电路复位动作，直至其失效后重新进行数据的两次重排；
     本发明的对象即 155.52Mhz 时钟频率下 64bit 位宽的低速并行数据流，此数据流为未曾进行帧定界的，发明装置的方向为网络数据流向本装置，而对端装置经过数据的并行转串行化或光纤在进入本装置前进行过若干次的热插拔后，帧头位置可能出现在 64bit 的任意位置，也就是从 bit1 到 bit64 都有可能，例如数据流的一种组合可能为 {[bit2 ： bit1]， [bit64 ： bit3]}，其为真正的 STM-64 帧数据。
     需要声明的是，本发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理启发下，可作各种修改、等同替换、或改进。但这些变更或修改均在申请待批的保护范围内。

资源描述

《一种SDH网络STM64帧头检测系统.pdf》由会员分享，可在线阅读，更多相关《一种SDH网络STM64帧头检测系统.pdf（7页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102404067 A (43)申请公布日 2012.04.04 C N 1 0 2 4 0 4 0 6 7 A *CN102404067A* (21)申请号 201110383402.0 (22)申请日 2011.11.28 H04J 3/16(2006.01) (71)申请人曙光信息产业（北京）有限公司地址 100084 北京市海淀区水磨西街64号 (72)发明人张磊窦晓光李旭李静张英文白宗元 (74)专利代理机构北京安博达知识产权代理有限公司 11271 代理人徐国文 (54) 发明名称一种SDH网络STM-64帧头检测系统 (57) 摘要本发。

2、明提供了一种SDH网络STM-64帧头检测系统，其包括：光电转换电路、数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。本发明提供的SDH网络STM-64帧头检测系统，设计了从bit级到byte级的STM-64并行数据重排电路，比只使用bit级的重排电路节省了64倍的电路资源，通过控制寄存器即可完成帧头检测工作，节省了电路资源，降低了电路成本。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书 1 页说明书 4 页附图 1 页 CN。

3、 102404071 A 1/1页 2 1.一种SDH网络STM-64帧头检测系统，其包括：光电转换电路，其特征在于，所述帧头检测系统包括：数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。 2.根据权利要求1所述的帧头检测系统，其特征在于，所述数据时钟恢复监控电路产生电路复位信号Rst1。 3.根据权利要求1所述的帧头检测系统，其特征在于，所述帧重排序设备包括：光纤热插拔探测电路、bit检测电路、bit重排电路和byte重排电路；所述光纤热插拔探测电路分别与所述bit检测电路、所述bi。

4、t重排电路和所述byte重排电路连接；所述bit检测电路、所述bit重排电路以及所述byte重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述bit检测电路与所述数据时钟恢复监控电路连接。 4.根据权利要求1所述的帧头检测系统，其特征在于，所述帧头位置输出电路，产生对 STM-64进行指针调整或进行有效载荷剥离的信息脉冲。 5.根据权利要求3所述的帧头检测系统，其特征在于，所述光纤热插拔探测电路，产生局部复位信号Rst0。 6.根据权利要求3所述的帧头检测系统，其特征在于，所述bit检测电路设置7个寄存器BitShift；所述寄存器Bi。

5、tShift为3bit，所述寄存器BitShift用于锁定探测到的64bit 数据流中低8bit并行数据。 7.根据权利要求3所述的帧头检测系统，其特征在于，所述bit重排电路设置64bit寄存器BitAlignData。 8.根据权利要求3所述的帧头检测系统，其特征在于，所述byte重排电路设置8bit Bytels28Flag寄存器；所述byte重排电路用于对所述寄存器BitAlignData的粗粒度进行重排。 9.根据权利要求3所述的帧头检测系统，其特征在于，所述8bitBytels28Flag寄存器用于标记所述寄存器BitAlignData的值是否为A2字节。 10.根据权利要求。

6、1-10所述的帧头检测系统，其特征在于，所述帧头检测系统使用型号为lx130t的fpga芯片。权利要求书CN 102404067 A CN 102404071 A 1/4页 3 一种 SDH 网络 STM-64 帧头检测系统技术领域 0001 本发明属于SDH网络通信领域，具体讲涉及一种SDH网络STM-64帧头检测系统。背景技术 0002 在SDH系统中，STM-64数据bit流以帧的格式在网络中进行传输，若要对STM-64 数据流中根据指针等信息剥离出有效负荷，必须首先对STM-64的帧进行边界处理，也就是找到此帧的起始位置和负载位置。 0003 在STM-N系统中，为了。

7、识别帧与帧之间的关系，定义了A1、A2的定界字节字符，他们的值为16进制的F6、28；STM-64帧定界字符的A1、A2数量为连续的64个A1字符后跟随连续的64个A2字符。 0004 对于STM-64来说，目前其处理模式为：单根单模光纤接入，光信号速率为 9953.28Gbps，光信号通过高速串并转换装置转换成低速并行信号进行处理、帧头定界处理、指针处理、负荷处理等过程。 0005 总之，STM-64数据流在经过时钟数据恢复电路、并串转换、串并转换、光纤插拔等因素的影响后，数据流中字节bit的组合是随意任意的。 0006 专利公开号为US5132991A、名称为“Frame erro。

8、r detection system”的发明中已经披露了一种SDH系统帧头检测方法，能够测试出OC-3和OC-12的并行数据流，如OC-3 时，检测数据流中有无A1A2来判断当前帧是否有效，但这种系统没有考虑到进来的数据边界是在什么位置的间题； 0007 专利号ZL03139839.1、名称为“光同步数字传输系统并行帧定位器的实现方法”的发明披露了一种并行定界的方法，但其方法的比较依据为8个独立的比较器，而每个比较器为5个8bit的并行比较器，这会造成大量触发器的消耗。 0008 在现有技术中，测试装置对64bit数据流中只进行了bit级别的定界，此中方法的缺陷是使用了超过64个64。

9、bit的寄存器来存储中间值，带来了资源的极大浪费；有些检测方法是只检测A1A2边界的方式，但这种方法为考虑到帧加扰后出现A1A2的概率而导致帧头检测后无法实现正确帧的剥离的问题；而且现有的检测装置都未进行热插拔检测，如果此时帧头检测结果已经失效，但若还是遵循该检测结果，则关于STM帧的其他处理都是无效的。发明内容 0009 为克服上述缺陷，本发明提供了一种SDH网络STM-64帧头检测系统，能够检测字节bit组合具有完全随机性的STM-64数据流的帧头位置，且可减少寄存器、触发器的数量，降低系统的资源消耗。 0010 为实现上述目的，本发明提供一种SDH网络STM-64帧头检测系。

10、统，其包括：光电转换电路，其改进之处在于，所述帧头检测系统包括：数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备说明书CN 102404067 A CN 102404071 A 2/4页 4 和所述帧头位置输出电路依次连接。 0011 本发明提供的优选技术方案中，所述数据时钟恢复监控电路产生电路复位信号 Rst1。 0012 本发明提供的第二优选技术方案中，所述帧重排序设备包括：光纤热插拔探测电路、bit检测电路、bit重排电路和byte重排电路；所述光纤热插拔探测电路分别与所述 bit检测电路、所述bit重排电路和。

11、所述byte重排电路连接；所述bit检测电路、所述bit 重排电路以及所述byte重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述bit检测电路与所述数据时钟恢复监控电路连接。 0013 本发明提供的第三优选技术方案中，所述帧头位置输出电路，产生对STM-64进行指针调整或进行有效载荷剥离的信息脉冲。 0014 本发明提供的第四优选技术方案中，所述光纤热插拔探测电路，产生局部复位信号Rst0。 0015 本发明提供的第五优选技术方案中，所述bit检测电路设置7个寄存器BitShift；所述寄存器BitShift为3bit，所述寄存器B。

12、itShift用于锁定探测到的64bit数据流中低 8bit并行数据。 0016 本发明提供的第六优选技术方案中，所述bit重排电路设置64bit寄存器 BitAlignData。 0017 本发明提供的第七优选技术方案中，所述byte重排电路设置8bit Bytels28Flag 寄存器；所述byte重排电路用于对所述寄存器BitAlignData的粗粒度进行重排。 0018 本发明提供的第八优选技术方案中，所述8bit Bytels28Flag寄存器用于标记所述寄存器BitAlignData的值是否为A2字节。 0019 本发明提供的第九优选技术方案中，所述帧头检测系统使用型号为lx13。

13、0t的 fpga芯片。 0020 与现有技术比，本发明提供的一种SDH网络STM-64帧头检测系统，设计了从bit 级到byte级的STM-64并行数据重排电路，比只使用bit级的重排电路节省了64倍的电路资源，通过控制寄存器即可完成帧头检测工作，节省了电路资源，降低了电路成本；而且能够检测字节bit组合具有完全随机性的STM-64数据流的帧头位置，采用bit级别到byte 级别由细到粗的粒度调整STM-64的并行数据流；并且在有光纤热插拔或时钟数据恢复电路复位后进入正常工作状态后，可以进行帧头的重新搜索功能；再者，可根据光纤热插拔或 CDR的状态重新进行数据的重排。附图说明 0021。

14、图1为SDH网络STM-64帧头检测系统的结构示意图。具体实施方式 0022 如图1所述，所述SDH网络STM-64帧头检测系统，其包括：光电转换电路、数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。说明书CN 102404067 A CN 102404071 A 3/4页 5 0023 所述帧重排序设备包括：光纤热插拔探测电路、bit检测电路、bit重排电路以及 byte重排电路；所述光纤热插拔探测电路分别与所述bit检测电路、所述bit重排电路以及所述byte重排电路连接；所述。

15、bit检测电路、所述bit重排电路以及所述byte重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述bit检测电路与所述数据时钟恢复监控电路连接。 0024 所述bit检测电路，定义3bit寄存器BitShift2：0，作用是锁定当前探测的 64bit数据流中低8bit并行数据的内容，内容有八种情况，16进制内容为：F6、ED、DB、B7、 6F、DE、BD、7B，寄存器BitShift根据第一次探测到的低8bit并行数据内容将其值设置为十进制值从0到7八种，若检测到的值不在上述八种情况内，BitShift进行“加一”工作；同时也就是流水。

16、工作，将BitShift值根据时钟节拍进行5次寄存工作，共需5个3bit位宽的寄存器存储单元BitShiftDelay1Cycle、BitShiftDelay2Cycle、BitShiftDelay3Cycle、 BitShiftDelay4Cycle、BitShiftDelay5Cycle、BitShiftDelay6Cycle，目的是判断接下来的6个时钟周期的每周期寄存器值是否相等；加上BitShift寄存器，共7个单元两两单元之间进行比较，比较若相等，则将比较结果存储，共产生7个1bit存取单元1stSameByte、 2stSameByte、3stSameByte、4stSame。

17、Byte、5stSameByte、6stSameByte、7stSameByte；若存在1stSameByte2stSameByte3stSameByte4stSameByte5stSameByte 6stSameByte7stSameByte 1b1的情况，则确定找到A1字节；之所以设计7个BitShift 控制寄存器，是因为64bit位宽的STH-64帧头最多存在8个时钟周期，若第一个A1不在 64bit的最低8bit，则上诉电路最多可以找到7个周期相同的值。 0025 所述bit重排电路，定义一个64bit寄存器BitAlignData，作用是根据之前寄存器BitShiftDelay。

18、6Cycle的下一周期寄存器BitShiftDelay7Cycle值并且存在1stSameByte2stSameByte3stSameByte4stSameByte5stSameByte 6stSameByte7stSameByte 1b1的情况，则重新排列STM-64的64bit并行数据，排列电路采用8选一电路，将原始的STM-64的64bit STM-6463：0流进行bit级别的组合，其中 STM-64Delay1Cycle为原始64bit的一周期延迟寄存器。 0026 所述byte重排电路，上面提到的电路结构为细粒度的对STM-64调整，也就是 bit级别的，但此时调整过的BitA。

19、lignData未必在byte级别上是对齐的，也就是64bit 寄存器qvBitAlignData中，A2的出现可能在64bit的任意8bit的起始位置，数据流 byte重排电路就是完成对BitAlign Data粗粒度的重排；设置8bit Bytels28Flag寄存器，标记当前的BitAlignData值是否为A2字节也就是十六进制的28，BitAlignData7： 028，则Bytels28Flag0置为1，以此类推；将Bytels28Flag和寄存一周期后的寄存器Bytels28FlagDelay1Cycle值同时比较，若出现Bytels28FlagDelay1Cycle 8hf。

20、f&Bytels28Flag！8hff的情况，则确定找到A2字节的边界，这时就需根据 Bytels28FlagDelay1Cycle的值进行BitAlignData粗粒度也就是byte级别的调整。 0027 以上的64bit寄存器ByteAlignData即为经过bit级别和byte级别两重调整的帧对齐后的STM-64并行数据流； 0028 所述帧头位置信息输出电路，此电路的目的是方便STM-64系统进行指针调整、有效载荷剥离等使用的信息脉冲，根据Bytels28FlagDelay1Cycle 8hff&Bytels28Flag！8hff的条件而产生；说明书CN 102404067 。

21、A CN 102404071 A 4/4页 6 0029 所述光纤热插拔探测电路和数据时钟恢复监控电路，是为了确保在有热插拔光纤的动作和数据时钟恢复电路异常时而进行的以上电路重新工作的目的；当有光纤热插拔动作时，发明会根据装置接入部分是否有光而产生一个电路的局部复位信号Rst0，本发明中的数据重排电路若发现Rst0有效后就进行电路复位动作，直至其失效后重新进行数据的两次重排；而数据时钟恢复监控电路和光纤热插拔探测电路的原理类似，若数据时钟恢复监控电路中输出的CDR_Unlocked信号为低，表明此时数据时钟恢复电路工作异常或未工作，则产生Rst1，数据重排电路若发现Rst1有效后就。

22、进行电路复位动作，直至其失效后重新进行数据的两次重排； 0030 本发明的对象即155.52Mhz时钟频率下64bit位宽的低速并行数据流，此数据流为未曾进行帧定界的，发明装置的方向为网络数据流向本装置，而对端装置经过数据的并行转串行化或光纤在进入本装置前进行过若干次的热插拔后，帧头位置可能出现在64bit 的任意位置，也就是从bit1到bit64都有可能，例如数据流的一种组合可能为bit2： bit1，bit64：bit3，其为真正的STM-64帧数据。 0031 需要声明的是，本发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理启发下，可作各种修改、等同替换、或改进。但这些变更或修改均在申请待批的保护范围内。说明书CN 102404067 A CN 102404071 A 1/1页 7 图1 说明书附图CN 102404067 A 。

展开阅读全文