浅沟槽隔离结构形成方法.pdf

《浅沟槽隔离结构形成方法.pdf》由会员分享，可在线阅读，更多相关《浅沟槽隔离结构形成方法.pdf（10页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102412182 A (43)申请公布日 2012.04.11 C N 1 0 2 4 1 2 1 8 2 A *CN102412182A* (21)申请号 201010292511.7 (22)申请日 2010.09.19 H01L 21/762(2006.01) H01L 21/265(2006.01) (71)申请人中芯国际集成电路制造(上海)有限 公司 地址 201203 上海市浦东新区张江路18号 (72)发明人杨芸 洪中山 (74)专利代理机构北京集佳知识产权代理有限 公司 11227 代理人骆苏华 (54) 发明名称 浅沟槽隔离结构形成方法 (57) 。

2、摘要 一种浅沟槽隔离结构形成方法，其特征在于， 包括：提供表面形成有衬垫氧化层的衬底；对所 述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫 氧化层；在所述掺杂衬垫氧化层表面形成硬掩膜 层；在所述硬掩膜层、掺杂衬垫氧化层和衬底内 形成沟槽；形成填充所述沟槽的填充介质层；去 除所述硬掩膜层，暴露出掺杂衬垫氧化层；去除 所述掺杂衬垫氧化层暴露出衬底。本发明能够避 免形成在浅沟槽隔离结构两侧相邻的多晶硅栅极 结构出现穿通或者短路现象。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 4 页 CN 102412194 A 1/1页。

3、 2 1.一种浅沟槽隔离结构形成方法，包括： 提供表面形成有衬垫氧化层的衬底； 对所述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化层； 在所述掺杂衬垫氧化层表面形成硬掩膜层； 在所述硬掩膜层、掺杂衬垫氧化层和衬底内形成沟槽； 形成填充所述沟槽的填充介质层； 去除所述硬掩膜层，暴露出掺杂衬垫氧化层； 去除所述掺杂衬垫氧化层暴露出衬底。 2.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述掺杂离子为硼离 子、磷离子或氟离子。 3.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述掺杂离子为氮离 子。 4.如权利要求3所述的浅沟槽隔离结构形成方法，其特征在于，形成掺杂衬垫氧化层 的。

4、具体工艺条件为：所述掺杂的剂量为310 14 /cm 2 至410 15 /cm 2 ，所述离子注入能量为 200ev至10kev。 5.如权利要求3所述的浅沟槽隔离结构形成方法，其特征在于，形成掺杂衬垫氧化层 的具体工艺条件为：所述掺杂的剂量为210 15 /cm 2 至410 15 /cm 2 ，所述离子注入能量为 4kev至10kev。 6.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，掺杂衬垫氧化层与填 充介质层的刻蚀比率为41。 7.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述衬垫氧化层厚度 为70埃至120埃。 8.如权利要求1所述的浅沟槽隔离结构形成方法，其。

5、特征在于，所述硬掩膜层厚度为 700埃至1200埃。 9.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，去除所述掺杂衬垫氧 化层的工艺为湿法去除工艺。 10.如权利要求9所述的浅沟槽隔离结构形成方法，其特征在于，所述湿法去除工艺为 采用浓度为3049氢氟酸溶液去除工艺。 权 利 要 求 书CN 102412182 A CN 102412194 A 1/4页 3 浅沟槽隔离结构形成方法 技术领域 0001 本发明涉及半导体制造领域，特别涉及浅沟槽隔离结构形成方法。 背景技术 0002 随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如CMOS集成电路的 有源区之间大多采用浅沟槽隔。

6、离结构进行横向隔离，在专利号为US7112513的美国专利中 还能发现更多关于浅沟槽隔离技术的相关信息。 0003 浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：提供依次形成有衬垫 氧化层和硬掩膜层的衬底；依次刻蚀所述硬掩膜层、衬垫氧化层和衬底形成浅沟槽；在浅 沟槽内填入介质，并在衬底表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行 退火；用化学机械抛光法(Chemical Mechanical Polishing，CMP)处理所述介质层；去除 所述硬掩膜层和衬垫氧化层。 0004 采用上述工艺，形成如图1所述的浅沟槽隔离结构，包括：衬底100；形成在衬底 100内并略高于衬底1。

7、00表面的浅沟槽隔离结构101。参考图2，在后续工艺中，会在浅沟槽 隔离结构101之间、衬底100的表面形成多晶硅的栅极结构。但是，形成在衬底100的表面 的多晶硅栅极结构之间通常会出现穿通或者短路现象。 发明内容 0005 本发明解决的问题是避免浅沟槽隔离结构之间的多晶硅栅极结构出现穿通或者 短路现象。 0006 为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供表面形成 有衬垫氧化层的衬底；对所述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化层；在所 述掺杂衬垫氧化层表面形成硬掩膜层；在所述硬掩膜层、掺杂衬垫氧化层和衬底内形成沟 槽；形成填充所述沟槽的填充介质层；去除所述硬掩膜。

8、层，暴露出掺杂衬垫氧化层；去除所 述掺杂衬垫氧化层暴露出衬底。 0007 与现有技术相比，本发明具有以下优点：本发明通过对所述衬垫氧化层进行掺杂 离子注入，形成掺杂衬垫氧化层，增加衬垫氧化层的湿法蚀刻率，从而在去除所述掺杂衬垫 氧化层暴露出衬底步骤中，减少湿法蚀刻时间，从而在去除所述掺杂衬垫氧化层暴露出衬 底步骤中，避免去除掺杂衬垫氧化层的同时对填充介质层造成较大的损失，从而不会使得 高于衬底的表面的填充介质层过于狭窄，在后续的形成多晶硅栅极结构时，填充介质层作 为高于衬底的表面的浅沟槽隔离结构能够有效隔离相邻的多晶硅栅极结构，避免相邻的多 晶硅栅极结构出现穿通或者短路现象。 附图说明 000。

9、8 图1是现有技术形成的浅沟槽隔离结构示意图； 0009 图2为在现有技术形成的浅沟槽隔离结构上形成栅极结构的示意图； 说 明 书CN 102412182 A CN 102412194 A 2/4页 4 0010 图3为本发明的浅沟槽隔离结构形成方法流程示意图； 0011 图4至图11为本发明提供的浅沟槽隔离结构形成方法一实施例过程示意图。 具体实施方式 0012 由背景技术可知，形成在衬底100的表面的多晶硅栅极结构之间通常会出现穿通 或者短路现象。为此，本发明的发明人经过研究发现，所述穿通或者短路现象是由于位于多 晶硅栅极结构之间的、高于衬底100的表面的浅沟槽隔离结构101过于狭窄，无法。

10、有效电隔 离相邻的多晶硅栅极结构，从而使得相邻的多晶硅栅极结构出现穿通或者短路现象。 0013 经过发明人进一步研究，发现所述高于衬底表面的浅沟槽隔离结构过于狭窄的原 因在于：在去除硬掩膜层和衬垫氧化层采用湿法去除，而衬垫氧化层与浅沟槽隔离结构采 用的材料都为二氧化硅，在去除衬垫氧化层时同时会过多地去除部分高于衬底表面的浅沟 槽隔离结构，使得高于衬底表面的浅沟槽隔离结构过于狭窄。 0014 为此，本发明的发明人提供一种优化的浅沟槽隔离结构形成方法，请参考图3，包 括如下步骤： 0015 步骤S101，提供表面形成有衬垫氧化层的衬底； 0016 步骤S102，对所述衬垫氧化层进行掺杂离子注入，形。

11、成掺杂衬垫氧化层； 0017 步骤S103，在所述掺杂衬垫氧化层表面形成硬掩膜层； 0018 步骤S104，在所述硬掩膜层、掺杂衬垫氧化层和衬底内形成沟槽； 0019 步骤S105，形成填充所述沟槽的填充介质层； 0020 步骤S106，去除所述硬掩膜层，暴露出掺杂衬垫氧化层； 0021 步骤S107，去除所述掺杂衬垫氧化层暴露出衬底。 0022 本发明通过对所述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化层，增加衬 垫氧化层的湿法蚀刻率，从而在去除所述掺杂衬垫氧化层暴露出衬底步骤中，减少湿法蚀 刻时间，从而在去除所述掺杂衬垫氧化层暴露出衬底步骤中，避免去除掺杂衬垫氧化层的 同时对填充介质层造。

12、成较大的损失，从而不会使得高于衬底的表面的填充介质层过于狭 窄，在后续的形成多晶硅栅极结构时，填充介质层作为高于衬底的表面的浅沟槽隔离结构 能够有效隔离相邻的多晶硅栅极结构，避免相邻的多晶硅栅极结构出现穿通或者短路现 象。 0023 下面结合一具体实施例对本发明浅沟槽隔离结构形成方法做详细说明。图4至图 11为本发明提供的浅沟槽隔离结构形成方法一实施例过程示意图。 0024 请参考图4，提供表面形成有衬垫氧化层201的衬底200。 0025 所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。 0026 所述衬垫氧化层201材料选自氧化硅，所述衬垫氧化层201的厚度为7。

13、0埃至120 埃，所述衬垫氧化层201可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执 行。 0027 所述衬垫氧化层201为后续形成的硬掩膜层202提供缓冲层并且衬垫氧化层201 还可以作为后续去除硬掩膜层202步骤中的停止层。 0028 参考图5，对所述衬垫氧化层201进行掺杂离子注入，形成掺杂衬垫氧化层204。 0029 所述掺杂衬垫氧化层204厚度为70埃至120埃。 说 明 书CN 102412182 A CN 102412194 A 3/4页 5 0030 所述掺杂离子注入可以选用离子注入设备，具体地，所述掺杂离子为氮离子，所述 掺杂的剂量为310 14 /cm 2 至41。

14、0 15 /cm 2 ，所述离子注入能量为200ev至10kev。 0031 在其他实施例中，也可以采用硼、磷、氟等掺杂离子，但是需要说明的是，注入氮离 子不会改变衬底里的掺杂浓度，对后续形成的半导体器件影响较小，且氮离子原子半径较 小，而衬垫氧化层201通常只有70埃至120埃，采用掺杂的剂量为410 15 /cm 2 至410 15 / cm 2 ，所述离子注入能量为4kev至10kev的工艺条件不会过度损伤衬底200。 0032 参考图6，在所述掺杂衬垫氧化层204表面形成硬掩膜层202。 0033 所述硬掩膜层202材料选自氮化硅，所述硬掩膜层202的厚度为700埃至1200埃， 所述。

15、硬掩膜层202用于后续刻蚀沟槽的硬掩膜和作为后续平坦化填充沟槽介质的平坦化 停止层，所述硬掩膜层202形成工艺可以为现有的化学气相沉积工艺。 0034 参考图7，在所述硬掩膜层202、掺杂衬垫氧化层204和衬底200内形成沟槽210。 0035 所述沟槽210在后续工艺中填充入隔离介质，形成浅沟槽隔离结构。所述沟槽210 的形成工艺为等离子体刻蚀工艺。 0036 具体地，在所述硬掩膜层202表面形成与沟槽210对应的光刻胶图形(未图示)； 以所述光刻胶图形为掩膜，刻蚀所述硬掩膜层202，直至暴露出衬垫氧化层201；以所述刻 蚀后的硬掩膜层202为掩膜，依次刻蚀掺杂衬垫氧化层204和衬底200，。

16、形成沟槽210。 0037 参考图8，形成填充所述沟槽210的填充介质层203。 0038 所述填充介质层203材料为氧化硅，所述填充介质层203的形成工艺为高密度等 离子体化学气相沉积(HDP CVD)、亚常压化学气相沉积(SACVD)等沉积工艺。 0039 所述形成填充所述沟槽210的填充介质层203的步骤包括：采用高密度等离子体 化学气相沉积或者亚常压化学气相沉积等沉积工艺在硬掩膜层202表面和所述沟槽210内 形成氧化硅层(未图示)，采用化学机械抛光等平坦化工艺对所述氧化硅层进行平坦化直 至暴露出硬掩膜层202，形成填充所述沟槽210的填充介质层203。 0040 参考图9，去除所述硬。

17、掩膜层202暴露出掺杂衬垫氧化层204。 0041 去除所述硬掩膜层202的工艺为湿法去除工艺，在本实施例中，所述硬掩膜层202 材料为氮化硅，相应地湿法去除工艺选用磷酸去除工艺，具体的去除工艺可以参考现有的 氮化硅去除方法，在这里不再赘述。 0042 需要说明的是，在去除所述硬掩膜层202暴露出掺杂衬垫氧化层204后，填充介质 层203表面大于会高于掺杂衬垫氧化层204表面约700埃至1200埃。 0043 参考图10，去除所述掺杂衬垫氧化层204暴露出衬底200。 0044 需要说明的是，所述掺杂衬垫氧化层204与填充介质层203具有较高的选择刻蚀 比。而在未进行掺杂离子注入前，由于所述衬。

18、垫氧化层201形成工艺为热氧化工艺，所述填 充介质层203的形成工艺为高密度等离子体化学气相沉积或者亚常压化学气相沉积工艺， 所述衬垫氧化层201会比填充介质层203致密。对于同一种的刻蚀溶液，衬垫氧化层201 的刻蚀速率低于填充介质层203的刻蚀速率，而填充介质层203高于衬底200表面会优先 被刻蚀掉，从而在去除衬底氧化层201的过程中，填充介质层203高于衬底200表面的部分 过于狭窄。 0045 而所述掺杂衬垫氧化层204与未掺杂衬垫氧化层201具有较高的选择刻蚀比。对 此，本发明的发明人做了一系列的对比试验，具体试验数据参见下表： 说 明 书CN 102412182 A CN 102。

19、412194 A 4/4页 6 0046 0047 在上述的试验中，本发明的发明人采用5种不同的掺杂离子注入工艺条件：所述 离子注入能量为4kev、所述掺杂的剂量为210 15 /cm 2 ；所述离子注入能量为4kev、所述掺 杂的剂量为310 15 /cm 2 ；所述离子注入能量为4kev、所述掺杂的剂量为410 15 /cm 2 ；所述 离子注入能量为8kev，所述掺杂的剂量为210 15 /cm 2 ；所述离子注入能量为10kev、所述掺 杂的剂量为210 15 /cm 2 形成5种掺杂衬垫氧化层，与未掺杂衬垫氧化层采用同一的DHF刻 蚀溶液进行刻蚀，发现掺杂衬垫氧化层与未掺杂衬垫氧化层。

20、的刻蚀比率为41，由此可以 减少湿法蚀刻时间，从而减少填充介质层尤其是在侧壁上的损失。 0048 对此，采用针对性的湿法去除工艺，采用DHF刻蚀溶液，优选为成份为浓度30 49氢氟酸(HF)去除所述掺杂衬垫氧化层204，暴露出衬底200。 0049 还需要说明的是，在去除述掺杂衬垫氧化层204的同时也会去除部分填充介质层 203，但是由于所述掺杂衬垫氧化层204和填充介质层203具有较高的选择刻蚀比，在采用 优选的刻蚀溶液去除所述掺杂衬垫氧化层204，避免去除过多的填充介质层203，使得高于 衬底200表面的填充介质层203具有较优的隔离效果。 0050 参考图11，在后续的工艺步骤中，会在暴。

21、露出的衬底200表面形成栅极结构，所述 栅极结构包括栅介质层和栅电极层。由于高于衬垫氧化层201表面的填充介质层203隔离 效果较优，相邻的栅极结构不会出现穿通或者短路现象。 0051 综上所述，本发明通过对所述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化 层，增加衬垫氧化层的DHF蚀刻率，进而可减少湿法蚀刻时间，从而在去除所述掺杂衬垫氧 化层暴露出衬底步骤中，避免去除掺杂衬垫氧化层的同时对填充介质层造成较大的损失， 从而在去除所述掺杂衬垫氧化层暴露出衬底步骤中，避免去除衬垫氧化层的同时对填充介 质层造成较大的损失，从而不会使得高于衬底的表面的填充介质层过于狭窄，在后续的形 成多晶硅栅极结构时。

22、，填充介质层作为高于衬底的表面的浅沟槽隔离结构能够有效隔离相 邻的多晶硅栅极结构，避免相邻的多晶硅栅极结构出现穿通或者短路现象。 0052 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。 说 明 书CN 102412182 A CN 102412194 A 1/4页 7 图1 图2 说 明 书 附 图CN 102412182 A CN 102412194 A 2/4页 8 图3 图4 图5 说 明 书 附 图CN 102412182 A CN 102412194 A 3/4页 9 图6 图7 图8 说 明 书 附 图CN 102412182 A CN 102412194 A 4/4页 10 图9 图10 图11 说 明 书 附 图CN 102412182 A 。