《点阵式VFD显示屏保护电路.pdf》由会员分享，可在线阅读，更多相关《点阵式VFD显示屏保护电路.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102622955 A (43)申请公布日 2012.08.01 C N 1 0 2 6 2 2 9 5 5 A *CN102622955A* (21)申请号 201210094402.3 (22)申请日 2012.04.01 G09G 3/20(2006.01) H02H 3/00(2006.01) (71)申请人国光电器股份有限公司 地址 510800 广东省广州市花都区新华街镜 湖大道8号 申请人梧州恒声电子科技有限公司 广州仰诚精密电子有限公司 (72)发明人曹阳 韩树生 (74)专利代理机构广州中浚雄杰知识产权代理 有限责任公司 44254 代理人张少君 (。
2、54) 发明名称 点阵式VFD显示屏保护电路 (57) 摘要 一种点阵式VFD显示屏保护电路，包括电阻 R1、电容C1、三极管Q1、电阻R4、电容C2、电阻R5、 电阻R7和三极管Q2；CPU发出的周期性时钟信号 CLKA通过电阻R1及电容C1隔直耦合电容控制三 极管Q1的基极；+5V电源与三极管Q1的发射极连 接，三极管Q1的集电极通过电阻R4与电容C2连 接；三极管Q1的集电极通过电阻R4、电阻R5与三 极管Q2的基极连接；+5V电源通过电阻R7与三极 管Q2的集电极连接，三极管Q2的集电极与点阵式 VFD显示屏的开关引脚BKGO连接，三极管Q2的发 射极BKG与CPU的I/O脚连接。利用。
3、控制点阵式 VFD显示屏的时钟脚CLKA一直是稳定的周期性脉 冲信号，通过判断这条时钟线的有无结合保护电 路及CPU来控制显示屏的开关引脚BKG，从而控制 显示屏的开与关。 (51)Int.Cl. 权利要求书1页 说明书3页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 3 页 1/1页 2 1.一种点阵式VFD显示屏保护电路，其特征在于：包括电阻R1、电容C1、三极管Q1、电 阻R4、电容C2、电阻R5、电阻R7和三极管Q2；CPU发出的周期性时钟信号CLKA通过电阻R1 及电容C1隔直耦合电容控制三极管Q1的基极；+5V电源。
4、与三极管Q1的发射极连接，三极管 Q1的集电极通过电阻R4与电容C2连接；三极管Q1的集电极通过电阻R4、电阻R5与三极 管Q2的基极连接；+5V电源通过电阻R7与三极管Q2的集电极连接，三极管Q2的集电极与 点阵式VFD显示屏的开关引脚BKGO连接，三极管Q2的发射极BKG与CPU的I/O脚连接； CPU通过发出的周期性时钟信号CLKA控制三极管Q1的导通； 三极管Q1导通后，+5V电源通过三极管Q1及电阻R4给电容C2充电； 电容C2再通过电阻R5控制三极管Q2的导通； 当保护电路接收到CPU发出的CLKA信号时，CPU的I/O脚发出低电平把三极管Q2的 发射极BKG电位拉低，使与三极管Q。
5、2集电极连接的开关引脚BKGO为低电平，此时VFD屏正 常显示工作； 当机器处于待机状态时，CPU的I/0脚输出高电平，将三极管Q2的发射极BKG电位拉 高，使与三极管Q2集电极连接的开关引脚BKGO为高电平，显示屏关闭； 当正常机器关机或突然掉电时，保护电路接收的周期性时钟信号CLKA为低电平，此时 三极管Q1、Q2截止，此时因为+5V电源有大电容储电的原因还是高电平，那么与三极管Q2 集电极连接的开关引脚BKGO就为高电平，马上关掉了显示。 2.根据权利要求1所述的点阵式VFD显示屏保护电路，其特征在于：所述+5V电源与 三极管Q1的基极之间设有电阻R3，三极管Q1的基极与地之间设有电阻R。
6、2；三极管Q2的基 极与地之间设有电阻R6。 3.根据权利要求1所述的点阵式VFD显示屏保护电路，其特征在于：所述保护电路还 包括与外部交流电连接的开关稳压电源，所述开关稳压电源包括滤波电路和稳压电路，所 述稳压电路包括三极管Q4和两个串联的稳压二极管D1、D2，所述稳压电路与三极管Q4的 基极连接，三极管Q4的集电极与滤波电路连接，三极管Q4的发射极与点阵式VFD显示屏的 供电引脚连接；所述开关稳压电源还包括三极管Q3，三极管Q3的基极与CPU的待机信号控 制引脚STBY连接，集电极与三极管Q4的基极连接，发射极与地连接。 4.根据权利要求3所述的点阵式VFD显示屏保护电路，其特征在于：所述。
7、外部交流电 与滤波电路之间设有二极管D600、D601。 5.根据权利要求1所述的点阵式VFD显示屏保护电路，其特征在于：所述CPU为32位 高速CPU，型号为STM32F101。 权 利 要 求 书CN 102622955 A 1/3页 3 点阵式 VFD 显示屏保护电路 技术领域 0001 本发明涉及点阵式VFD显示屏，尤其是内置高压驱动的点阵式VFD显示屏，主要用 于家庭功放机的显示。 背景技术 0002 近年来家庭影院功放机功能不断发展，功能越来越多，可操作的功能也越来越多， 由于VFD具有响应速度快，对比度高的优点，目前仍然大量应用于各个领域，为了实现良好 的人机界面，目前很多家庭影。
8、院功放机都采用了点阵VFD做显示，以便于实现各种动画效 果及汉字的提示，由于点阵驱动需要很多的口线，因此这类产品基本都是内置高压驱动芯 片的形式，外部仅通过一组串行的数据口来进行控制、传送数据，内部完成显示刷新的工 作，因此在调试过程中的数据时钟停顿以及掉电过程中经常会出现短时间的高亮点，从而 烧黑荧光粉，导致显示屏的损坏，大大降低了显示屏的使用寿命。 发明内容 0003 本发明所要解决的技术问题是提供一种点阵式VFD显示屏保护电路，能够提高点 阵式VFD显示屏的使用寿命。 0004 为解决上述技术问题，本发明的技术方案是：一种点阵式VFD显示屏保护电路，包 括电阻R1、电容C1、三极管Q1、。
9、电阻R4、电容C2、电阻R5、电阻R7和三极管Q2；CPU发出的 周期性时钟信号CLKA通过电阻R1及电容C1隔直耦合电容控制三极管Q1的基极；+5V电源 与三极管Q1的发射极连接，三极管Q1的集电极通过电阻R4与电容C2连接；三极管Q1的 集电极通过电阻R4、电阻R5与三极管Q2的基极连接；+5V电源通过电阻R7与三极管Q2的 集电极连接，三极管Q2的集电极与点阵式VFD显示屏的开关引脚BKGO连接，三极管Q2的 发射极BKG与CPU的I/O脚连接； CPU通过发出的周期性时钟信号CLKA控制三极管Q1周期性导通； 三极管Q1周期性导通后，+5V电源通过三极管Q1及电阻R4给电容C2充电； 。
10、电容C2再通过电阻R5控制三极管Q2的导通； 当保护电路接收到CPU发出的CLKA信号时，CPU的I/O脚发出低电平把三极管Q2的 发射极BKG电位拉低，使与三极管Q2集电极连接的开关引脚BKGO为低电平，此时VFD屏正 常显示工作； 当机器处于待机状态时，CPU的I/0脚输出高电平，将三极管Q2的发射极BKG电位拉 高，使与三极管Q2集电极连接的开关引脚BKGO为高电平，显示屏关闭； 当正常机器关机或突然掉电时，保护电路接收的周期性时钟信号CLKA为低电平，此时 三极管Q1、Q2截止，此时因为+5V电源有大电容储电的原因还是高电平，那么与三极管Q2 集电极连接的开关引脚BKGO就为高电平，马。
11、上关掉了显示，避免因突然掉电，造成显示屏 中间出现局部常亮，从而保护VFD显示屏。 0005 作为改进，所述+5V电源与三极管Q1的基极之间设有电阻R3，三极管Q1的基极与 说 明 书CN 102622955 A 2/3页 4 地之间设有电阻R2；三极管Q2的基极与地之间设有电阻R6。 0006 作为改进，所述保护电路还包括与外部交流电连接的开关稳压电源，所述开关稳 压电源包括滤波电路和稳压电路，所述稳压电路包括三极管Q4和两个串联的稳压二极管 D1、D2，所述稳压电路与三极管Q4的基极连接，三极管Q4的集电极与滤波电路连接，三极管 Q4的发射极与点阵式VFD显示屏的供电引脚连接；所述开关稳压。
12、电源还包括三极管Q3，三 极管Q3的基极与CPU的待机信号控制引脚STBY连接，集电极与三极管Q4的基极连接，发 射极与地连接。CPU发出待机信号STBY通过电阻R11控制三极管Q3导通，三极管Q3的导 通导致三极管Q4截止，从而切断显示屏的阳极高压+45V,同时也关掉灯丝，彻底的保护显 示屏。 0007 作为改进，所述外部交流电与滤波电路之间设有二极管D600、D601，二极管的作用 是将交流电变成直流电。 0008 作为改进，所述CPU为32位高速CPU，型号为STM32F101。 0009 本发明与现有技术相比所带来的有益效果是： 利用控制点阵式VFD显示屏的时钟脚CLKA一直是稳定的周。
13、期性脉冲信号，通过判断这 条时钟线的有无结合保护电路及CPU来控制显示屏的开关引脚BKGO，从而控制显示屏的开 与关，起到保护显示屏的作用。 附图说明 0010 图1为本发明电路框架图。 0011 图2为CPU引脚示意图。 0012 图3为本发明电路原理图。 具体实施方式 0013 下面结合说明书附图对本发明作进一步说明。 0014 如图1、2所示，本实施例以日本Noritake公司的MN12864K 的点阵式VFD显示 屏为例，该显示屏是12864的点阵屏，内置高压驱动，数字信号接入，可以直接连接高速 MCU，本实施例CPU为32位高速CPU，型号为STM32F101。 0015 如图3所示。
14、，点阵式VFD显示屏保护电路包括电阻R1R7、电容C1、电容C2、三极管 Q1、三极管Q2。CPU发出的周期性时钟信号CLKA通过电阻R1及电容C1隔直耦合电容控制 三极管Q1的基极；+5V电源与三极管Q1的发射极连接，三极管Q1的集电极通过电阻R4与 电容C2连接；三极管Q1的集电极通过电阻R4、电阻R5与三极管Q2的基极连接；+5V电源 通过电阻R7与三极管Q2的集电极连接，三极管Q2的集电极与点阵式VFD显示屏的开关引 脚BKGO连接，三极管Q2的发射极BKG与CPU的I/O脚连接；所述电阻R3设置在+5V电源 与三极管Q1的基极之间；电阻R2设置在三极管Q1的基极与地之间；电阻R6设置。
15、在三极管 Q2的基极与地之间。 0016 所述保护电路还包括与外部交流电连接的开关稳压电源，所述开关稳压电源包括 滤波电路和稳压电路。所述滤波电路有并联的电容C601、C602组成，外部交流电通过二极 管D600、D601、滤波电路给稳压电路供电。所述稳压电路包括三极管Q4和两个串联的稳压 二极管D1、D2，所述稳压电路与三极管Q4的基极连接，三极管Q4的集电极与滤波电路连接， 说 明 书CN 102622955 A 3/3页 5 三极管Q4的发射极与点阵式VFD显示屏的供电引脚连接。所述开关稳压电源还包括三极 管Q3，三极管Q3的基极与CPU的待机信号控制引脚STBY连接，集电极与三极管Q4。
16、的基极 连接，发射极与地连接。 0017 本发明的工作原理如下： CPU通过发出的周期性时钟信号CLKA控制三极管Q1周期性导通； 三极管Q1周期性导通后，+5V电源通过三极管Q1及电阻R4给电容C2充电； 电容C2再通过电阻R5控制三极管Q2的导通； 当保护电路接收到CPU发出的CLKA信号时，CPU的I/O脚发出低电平把三极管Q2的 发射极BKG电位拉低，使与三极管Q2集电极连接的开关引脚BKGO为低电平，此时VFD屏正 常显示工作； 当机器处于待机状态时，CPU的I/0脚输出高电平，将三极管Q2的发射极BKG电位拉 高，使与三极管Q2集电极连接的开关引脚BKGO为高电平，显示屏关闭；同时。
17、CPU发出待机 信号STBY通过电阻R11控制三极管Q3导通，三极管Q3的导通导致三极管Q4截止，从而切 断显示屏的阳极高压+45V,同时也关掉灯丝，彻底的保护显示屏。 0018 当正常机器关机或突然掉电时，保护电路接收的周期性时钟信号CLKA为低电平， 此时三极管Q1、Q2截止，此时因为+5V电源有大电容储电的原因还是高电平，那么与三极管 Q2集电极连接的开关引脚BKGO就为高电平，马上关掉了显示，避免因突然掉电，造成显示 屏中间出现局部常亮，从而保护VFD显示屏。 0019 在机器仿真开发阶段，经常会在调试问题是中断给显示屏送数，这样也很容易造 成显示屏局部常亮导致损坏，一旦周期性时钟信号CLKA停止送数，就马上关掉显示屏显 示，从而达到保护效果。 说 明 书CN 102622955 A 1/3页 6 图1 说 明 书 附 图CN 102622955 A 2/3页 7 图2 说 明 书 附 图CN 102622955 A 3/3页 8 图3 说 明 书 附 图CN 102622955 A 。